CN113177007B - 一种基于偏差补偿的高可靠ArbiterPUF电路 - Google Patents

一种基于偏差补偿的高可靠ArbiterPUF电路 Download PDF

Info

Publication number
CN113177007B
CN113177007B CN202110550158.6A CN202110550158A CN113177007B CN 113177007 B CN113177007 B CN 113177007B CN 202110550158 A CN202110550158 A CN 202110550158A CN 113177007 B CN113177007 B CN 113177007B
Authority
CN
China
Prior art keywords
response
delay
module
arbiter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110550158.6A
Other languages
English (en)
Other versions
CN113177007A (zh
Inventor
徐元中
张月皎
汪晨
柯涛
万美琳
贺章擎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei University of Technology
Original Assignee
Hubei University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei University of Technology filed Critical Hubei University of Technology
Priority to CN202110550158.6A priority Critical patent/CN113177007B/zh
Publication of CN113177007A publication Critical patent/CN113177007A/zh
Application granted granted Critical
Publication of CN113177007B publication Critical patent/CN113177007B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Pulse Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提出的偏差补偿Arbiter PUF的电路，在原有Arbiter PUF电路中加入了一个偏差补偿模块和一个数据产生模块。响应生成阶段，当外部输入激励Ci时，控制信号S和K驱动偏差补偿模块和数据产生模块工作，从而产生响应Ri、偏移方向Di和可靠性标志位Fi；在响应重构阶段，输入相同激励信号Ci，利用辅助数据Di和Fi作为控制信号驱动偏差补偿模块工作，可以恢复出该响应Ri。

Description

一种基于偏差补偿的高可靠ArbiterPUF电路
技术领域
本发明涉及通信技术领域和信息安全领域，具体涉及一种新型的基于偏差补偿的高可靠PUF电路。
背景技术
Arbiter PUF通过提取两条对称的延迟链的延迟偏差来实现物理不可克隆函数，其结构如图1所示。当外部输入某一激励信息时，Arbiter PUF级联的多个开关延迟模块形成两条对称的延迟链，同一输入信号经过两条延迟链后到达仲裁器的先后顺序不同，决定了其输出是数字0还是数字1，从而生成PUF响应，该电路可以产生2N个CRPs。
Arbiter PUF电路是由两条完全对称的延迟通路和一个仲裁器构成的。虽然在设计上要求两条对称通路需要完全一致，但是在实际生产制造过程中其不可避免存在差异，使得当同一信号通过这两条路径的时间产生随机且不可预测的差异，最后通过仲裁器将这个先后顺序转化成一个二进制输出响应。但是当周围的工况(环境温度)发生变化时，这个设备的特性也会随之受到影响，最终使得两个通路的延迟时间也发生变化。由于所述两个通路对于温度变化的灵敏程度不一致，所以这种延迟变化也是随机且不可预测的，这就使得PUF输出的响应会随温度或电压的改变而发生变化，这样的响应就不可靠。对于这种问题，一种高效的解决方法是使用基于比特自检的Arbiter PUF电路(BST-APUF)，如图2所示。这种电路可以自动测试每一位输出响应的|ΔT|(ΔT＝T1-T2)，并为每个响应生成一个可靠标志位位标识其可靠性。当|ΔT|大于某一阈值时，将输出标记为1(可靠)，反之标记为0(不可靠)。可靠的响应可以被挑选使用，例如用于密钥生成，不可靠的响应直接舍弃，不再使用。虽然基于比特自检的Arbiter PUF电路(BST-APUF)相比较传统的Arbiter PUF电路可靠性有大幅提高，但是需要舍弃大量的不可靠的响应，这样就会造成响应利用率低，开销大等一系列的问题。
为了提升Arbiter PUF输出的可靠性，减少开销，本申请提出了一种新型的基于偏差补偿的高可靠Arbiter PUF电路，在经典的PUF中添加了一个偏差补偿模块，自动测试产生PUF响应的每个比特的延迟偏差，并为每个响应生成一个可靠标志位F和偏移方向D，以指示其可靠性，并将不可靠的响应转变为可靠响应。本申请所提出的方法可以达到100％的响应利用率，大大的降低了开销。
发明内容
本发明提出的偏差补偿Arbiter PUF的电路结构如图3所示。在原有Arbiter PUF电路中加入了一个偏差补偿模块和一个数据产生模块。
所述Arbiter PUF电路由一个N级开关延迟模块和一个仲裁器模块构成。N级开关延迟模块利用芯片在制造过程中不可避免的工艺差异生成延迟差值ΔT。仲裁器模块用于判断比较两路延迟通路的差值从而产生数字响应信息。
所述偏差补偿模块由一个附加延迟单元、两个二选二多路选择器A1、A2和两个二选一的多路选择器MUX构成。附加延迟单元可以产生时间为Tc的延迟，用来加入到上下两路延迟链，可以但不限于采用非门的级联实现。多路选择器A1用来将附加延迟模块分别接入上下两路延迟链，A2用于确保两路延迟链接入到仲裁器的端口不发生改变。MUX从两路输入中选择一路输出，经仲裁器仲裁之后，由数据产生模块产生相对应的输出。多路选择器由控制信号控制，当控制信号为0时，MUX的第1路输入接通到输出。当控制信号为1时，MUX的第2路输入接通到输出。
所述数据产生模块包括两个响应寄存器REG1和REG2、一个偏移方向寄存器REG3、一个可靠标志位寄存器REG4、两个异或逻辑模块XOR、两个1-2数据分配器和一个2-1MUX，如图5所示。数据分配器和多路选择器都受信号K和S的控制进行选择输出，控制信号为0时，从1路输出；控制信号为1时，从2路输出。
所述偏差补偿Arbiter PUF包括响应生成和响应重构两个过程，如图4所示。在响应生成阶段，当输入某一个激励Ci时，偏差补偿Arbiter PUF电路生成响应Ri、偏移方向Di和可靠标志位Fi，如图4(a)所示。Ri和Di将被保存起来，在响应重构阶段，当再次输入该激励Ci时，可以根据辅助数据Di和Fi恢复出响应Ri，如图4(b)所示，其工作过程如下所示：1、响应生成过程
当输入某一个激励Ci时，偏差补偿的Arbiter PUF电路按照如下流程分别生成可靠标志位Fi、偏差补偿方向Di和响应值Ri：
⑴产生可靠标志位Fi
可靠标志位分为三步产生：
①产生测试输出Ti1。令控制信号S＝1，K＝0，偏差补偿模块将附加延迟模块接到延迟链1中，等效电路如图6所示。假设延迟链1对输入信号的延迟时间为T1，延迟链2对输入信号的延迟时间为T2，由于附加延迟模块能够产生时间为Tc的延迟，此时延迟链1的总延迟为T1+Tc，两条延迟链的延迟差值ΔT1＝ΔT+Tc被输入到仲裁器中，产生测试输出Ti1，此时Ti1在数据产生模块内部经过DVI1的2路，再经过DVI2和MUX后输出并存储在寄存器REG4中。
②产生测试输出Ti2。改变控制信号使S＝1,K＝1，此时偏差补偿模块将附加延迟模块接到延迟链2中，等效电路如图7所示。此时两条延迟链的延迟差值ΔT2＝ΔT-Tc被输入到仲裁器中，产生测试输出Ti2。
③产生可靠标志位Fi。此时Ti2在数据产生模块内部经过DVI1的2路和DVI2的2路后，与上一轮存储在寄存器REG4的Ti1异或，产生可靠标志位Fi,Fi被存储在寄存器REG4中。当Fi＝0时，表示Ti1和Ti2相同，代表PUF电路在激励Ci下产生的响应Ri是可靠的，将不随温度和电压的变化而变化；否则，证明Ri是不可靠的，响应恢复阶段需要进行偏差补偿。
⑵生成响应Ri和偏移方向Di
再次改变控制信号使S＝0，偏差补偿模块中的两路输出T1和T2直接经过MUX1和MUX2的1路接入仲裁器(附加延迟模块并不接入电路)，产生输出响应Ri，然后再经过数据产生模块DVI1中的1路，将Ri存储在寄存器REG1中。当下一位响应Ri输入到数据产生模块以后，上一轮的响应Ri-1就被存到REG2中。
Fi用于控制寄存器REG3是否进行更新，当Fi为1时，REG1和REG2中的响应Ri和Ri-1经过异或之后得到偏移方向Di并存入寄存器REG3；当Fi为0时，寄存器REG3的数据被锁住保持不变，此时生成的偏移方向值即为上一轮生成的偏移方向值。
2、响应重构过程
响应重构过程以激励Ci为输入，根据Fi和Di的值判断是否进行偏差补偿从而可靠的恢复响应Ri:
⑴当Fi为0时，直接生成响应Ri
当Fi＝0时，证明响应Ri是可靠的，此时不需要进行偏差补偿。因此基本延迟模块的两路输出T1和T2直接经过MUX1和MUX2接入仲裁器，生成响应输出Ri，如图9所示。Ri经过数据产生模块内的DVI1直接存储到寄存器REG1中。
⑵当Fi为1时，进行偏差补偿
当Fi＝1时，证明响应Ri是不可靠的，此时需要进行偏差补偿从而提升响应的可靠性。由于偏移方向值Di由本轮的响应Ri与上一轮响应Ri-1的值异或得到，因此将Di与Ri-1进行异或得到真正的偏差补偿方向Bi，即Bi＝Di⊕Ri-1。
当Bi＝0时，偏差补偿模块将附加延迟模块接到延迟链1，输出响应Ri，如图10所示。由于附加延迟模块能够产生时间为Tc的延迟，此时延迟链1的总延迟为T1+Tc，两条延迟链的延迟差值ΔT＝T1-T2+Tc被输入到仲裁器中，生成响应Ri。Ri经过数据产生模块内的DVI1直接存储到寄存器REG1中。
当Bi＝1时，将附加延迟模块接到延迟链2，输出响应Ri，如图11所示。此时两条延迟链的延迟差值ΔT＝T1-T2-Tc被输入到仲裁器中，生成响应Ri。Ri经过数据产生模块内的DVI1直接存储到寄存器REG1中。
至此，响应Ri被可靠的进行恢复，从而避免由于温度和电压等因素的影响导致Ri发生错误，大幅提升了Arbiter PUF输出响应的可靠性。
因此，本发明提出的新型基于偏差补偿的高可靠Arbiter PUF电路，通过在经典的PUF中添加偏差补偿模块，自动测试产生PUF响应的每个比特的延迟偏差，并为每个响应生成一个可靠标志位F和偏移方向D，以指示其可靠性，并将不可靠的响应转变为可靠响应。可以达到100％的响应利用率，大大的降低了开销。
附图说明
图1为传统的Arbiter PUF电路结构。
图2为比特自检PUF。
图3为偏差补偿Arbiter PUF电路。
图4为偏差补偿PUF电路模型。
图5为数据产生模块。
图6为测试信号Ti1产生电路。
图7为测试信号Ti2产生电路。
图8为输出响应和偏移方向电路。
图9为响应Ri输出电路。
图10为响应产生电路1。
图11为响应产生电路2。
具体实施方式
本发明提出的偏差补偿Arbiter PUF的电路结构如图3所示。在原有Arbiter PUF电路中加入了一个偏差补偿模块和一个数据产生模块。
所述Arbiter PUF电路由一个N级开关延迟模块和一个仲裁器模块构成。N级开关延迟模块利用芯片在制造过程中不可避免的工艺差异生成延迟差值ΔT。仲裁器模块用于判断比较两路延迟通路的差值从而产生数字响应信息。
所述偏差补偿模块由一个附加延迟单元、两个二选二多路选择器A1、A2和两个二选一的多路选择器MUX构成。附加延迟单元可以产生时间为Tc的延迟，用来加入到上下两路延迟链，可以但不限于采用非门的级联实现。多路选择器A1用来将附加延迟模块分别接入上下两路延迟链，A2用于确保两路延迟链接入到仲裁器的端口不发生改变。MUX从两路输入中选择一路输出，经仲裁器仲裁之后，由数据产生模块产生相对应的输出。多路选择器由控制信号控制，当控制信号为0时，MUX的第1路输入接通到输出。当控制信号为1时，MUX的第2路输入接通到输出。
所述数据产生模块包括两个响应寄存器REG1和REG2、一个偏移方向寄存器REG3、一个可靠标志位寄存器REG4、两个异或逻辑模块XOR、两个1-2数据分配器和一个2-1MUX，如图5所示。数据分配器和多路选择器都受信号K和S的控制进行选择输出，控制信号为0时，从1路输出；控制信号为1时，从2路输出。
所述偏差补偿Arbiter PUF包括响应生成和响应重构两个过程，如图4所示。在响应生成阶段，当输入某一个激励Ci时，偏差补偿Arbiter PUF电路生成响应Ri、偏移方向Di和可靠标志位Fi，如图4(a)所示。Ri和Di将被保存起来，在响应重构阶段，当再次输入该激励Ci时，可以根据辅助数据Di和Fi恢复出响应Ri，如图4(b)所示，其工作过程如下所示：
1、响应生成过程
当输入某一个激励Ci时，偏差补偿的Arbiter PUF电路按照如下流程分别生成可靠标志位Fi、偏差补偿方向Di和响应值Ri：
⑴产生可靠标志位Fi
可靠标志位分为三步产生：
①产生测试输出Ti1。令控制信号S＝1，K＝0，偏差补偿模块将附加延迟模块接到延迟链1中，等效电路如图6所示。假设延迟链1对输入信号的延迟时间为T1，延迟链2对输入信号的延迟时间为T2，由于附加延迟模块能够产生时间为Tc的延迟，此时延迟链1的总延迟为T1+Tc，两条延迟链的延迟差值ΔT1＝ΔT+Tc被输入到仲裁器中，产生测试输出Ti1，此时Ti1在数据产生模块内部经过DVI1的2路，再经过DVI2和MUX后输出并存储在寄存器REG4中。
②产生测试输出Ti2。改变控制信号使S＝1,K＝1，此时偏差补偿模块将附加延迟模块接到延迟链2中，等效电路如图7所示。此时两条延迟链的延迟差值ΔT2＝ΔT-Tc被输入到仲裁器中，产生测试输出Ti2。
③产生可靠标志位Fi。此时Ti2在数据产生模块内部经过DVI1的2路和DVI2的2路后，与上一轮存储在寄存器REG4的Ti1异或，产生可靠标志位Fi，Fi被存储在寄存器REG4中。当Fi＝0时，表示Ti1和Ti2相同，代表PUF电路在激励Ci下产生的响应Ri是可靠的，将不随温度和电压的变化而变化；否则，证明Ri是不可靠的，响应恢复阶段需要进行偏差补偿。
⑵生成响应Ri和偏移方向Di
再次改变控制信号使S＝0，偏差补偿模块中的两路输出T1和T2直接经过MUX1和MUX2的1路接入仲裁器(附加延迟模块并不接入电路)，产生输出响应Ri，然后再经过数据产生模块DVI1中的1路，将Ri存储在寄存器REG1中。当下一位响应Ri输入到数据产生模块以后，上一轮的响应Ri-1就被存到REG2中。
Fi用于控制寄存器REG3是否进行更新，当Fi为1时，REG1和REG2中的响应Ri和Ri-1经过异或之后得到偏移方向Di并存入寄存器REG3；当Fi为0时，寄存器REG3的数据被锁住保持不变，此时生成的偏移方向值即为上一轮生成的偏移方向值。
2、响应重构过程
响应重构过程以激励Ci为输入，根据Fi和Di的值判断是否进行偏差补偿从而可靠的恢复响应Ri:
⑴当Fi为0时，直接生成响应Ri
当Fi＝0时，证明响应Ri是可靠的，此时不需要进行偏差补偿。因此基本延迟模块的两路输出T1和T2直接经过MUX1和MUX2接入仲裁器，生成响应输出Ri，如图9所示。Ri经过数据产生模块内的DVI1直接存储到寄存器REG1中。
⑵当Fi为1时，进行偏差补偿
当Fi＝1时，证明响应Ri是不可靠的，此时需要进行偏差补偿从而提升响应的可靠性。由于偏移方向值Di由本轮的响应Ri与上一轮响应Ri-1的值异或得到，因此将Di与Ri-1进行异或得到真正的偏差补偿方向Bi，即Bi＝Di⊕Ri-1。
当Bi＝0时，偏差补偿模块将附加延迟模块接到延迟链1，输出响应Ri，如图10所示。由于附加延迟模块能够产生时间为Tc的延迟，此时延迟链1的总延迟为T1+Tc，两条延迟链的延迟差值ΔT＝T1-T2+Tc被输入到仲裁器中，生成响应Ri。Ri经过数据产生模块内的DVI1直接存储到寄存器REG1中。
当Bi＝1时，将附加延迟模块接到延迟链2，输出响应Ri，如图11所示。此时两条延迟链的延迟差值ΔT＝T1-T2-Tc被输入到仲裁器中，生成响应Ri。Ri经过数据产生模块内的DVI1直接存储到寄存器REG1中。
至此，响应Ri被可靠的进行恢复，从而避免由于温度和电压等因素的影响导致Ri发生错误，大幅提升了Arbiter PUF输出响应的可靠性。

Claims (6)

1.一种基于偏差补偿的高可靠Arbiter PUF电路，其特征在于，包括响应生成和响应重构两个过程；在响应生成阶段，当输入某一个激励Ci时，偏差补偿Arbiter PUF电路可以生成响应Ri、偏移方向Di和可靠标志位Fi；Ri和Di被保存起来，在响应重构阶段，当再次输入该激励Ci时，可以根据辅助数据Di和Fi恢复出响应Ri；
所述基于偏差补偿的高可靠Arbiter PUF电路由一个N级开关延迟模块和一个仲裁器模块构成，还包括一个偏差补偿模块和一个数据产生模块；
所述生成可靠标志位Fi的步骤如下：
令控制信号S＝1，K＝0，产生测试输出Ti1；偏差补偿模块将附加延迟模块接到延迟链1中，假设延迟链1对输入信号的延迟时间为T1，延迟链2对输入信号的延迟时间为T2，由于附加延迟模块能够产生时间为Tc的延迟，此时延迟链1的总延迟为T1+Tc，两条延迟链的延迟差值ΔT1＝ΔT+Tc被输入到仲裁器中，产生测试输出Ti1，此时Ti1在数据产生模块内部经过DVI1的2路，再经过DVI2和MUX后输出并存储在寄存器REG4中；改变控制信号使S＝1,K＝1，产生测试输出Ti2；此时偏差补偿模块将附加延迟模块接到延迟链2中；此时两条延迟链的延迟差值ΔT2＝ΔT-Tc被输入到仲裁器中，产生测试输出Ti2；此时Ti2在数据产生模块内部经过DVI1的2路和DVI2的2路后，与上一轮存储在寄存器REG4的Ti1异或，生成可靠标志位Fi，Fi被存储在寄存器REG4中；当Fi＝0时，表示Ti1和Ti2相同，代表PUF电路在激励Ci下产生的响应Ri是可靠的，将不随温度和电压的变化而变化；否则，证明Ri是不可靠的，响应恢复阶段需要进行偏差补偿；
所述生成响应Ri和偏移方向Di的过程如下：
再次改变控制信号使S＝0，偏差补偿模块中的两路输出T1和T2直接经过MUX1和MUX2的1路接入仲裁器，产生输出响应Ri，然后再经过数据产生模块DVI1中的1路，将Ri存储在寄存器REG1中；当下一位响应Ri输入到数据产生模块以后，上一轮的响应Ri-1就被存到REG2中；Fi控制寄存器REG3是否进行更新，当Fi为1时，REG1和REG2中的响应Ri和Ri-1经过异或之后得到偏移方向Di并存入寄存器REG3；当Fi为0时，寄存器REG3的数据被锁住保持不变，此时生成的偏移方向值即为上一轮生成的偏移方向值；
所述响应重构过程如下：
当Fi＝0时，证明响应Ri是可靠的，此时不需要进行偏差补偿；因此基本延迟模块的两路输出T1和T2直接经过MUX1和MUX2接入仲裁器，产生响应输出Ri，Ri经过数据产生模块内的DVI1直接存储到寄存器REG1中；
当Fi＝1时，证明响应Ri是不可靠的，此时需要进行偏差补偿从而提升响应的可靠性；由于偏移方向值Di由本轮的响应Ri与上一轮响应Ri-1的值异或得到，因此将Di与Ri-1进行异或得到真正的偏差补偿方向Bi，即Bi＝Di⊕Ri-1；
当Bi＝0时，偏差补偿模块将附加延迟模块接到延迟链1，由于附加延迟模块能够产生时间为Tc的延迟，此时延迟链1的总延迟为T1+Tc，两条延迟链的延迟差值ΔT＝T1-T2+Tc被输入到仲裁器中，产生响应Ri，Ri经过数据产生模块内的DVI1直接存储到寄存器REG1中；
当Bi＝1时，将附加延迟模块接到延迟链2，此时两条延迟链的延迟差值ΔT＝T1-T2-Tc被输入到仲裁器中，产生响应Ri，Ri经过数据产生模块内的DVI1直接存储到寄存器REG1中。
2.根据权利要求1所述的电路，所述偏差补偿模块由一个附加延迟单元、两个二选二多路选择器A1、A2和两个二选一的多路选择器MUX构成。
3.根据权利要求2所述的电路，所述附加延迟单元可以产生时间为Tc的延迟，用来加入到上下两路延迟链。
4.根据权利要求3所述的电路，所述多路选择器A1用来将附加延迟模块分别接入上下两路延迟链，所述多路选择器A2用于确保两路延迟链接入到仲裁器的端口不发生改变，所述MUX用于从两路输入中选择一路输出，经仲裁器仲裁之后，由数据产生模块产生相对应的输出；多路选择器由控制信号控制，当控制信号为0时，MUX的第1路输入接通到输出；当控制信号为1时，MUX的第2路输入接通到输出。
5.根据权利要求4所述的电路，所述仲裁器模块用于判断比较两路延迟通路的差值从而产生数字响应信息。
6.根据权利要求1所述的电路，所述数据产生模块包括两个响应寄存器REG1和REG2、一个偏移方向寄存器REG3、一个可靠标志位寄存器REG4、两个异或逻辑模块XOR、两个1-2数据分配器和一个2-1MUX；数据分配器和多路选择器都受信号K和S的控制进行选择输出，控制信号为0时，从1路输出；控制信号为1时，从2路输出。
CN202110550158.6A 2021-05-20 2021-05-20 一种基于偏差补偿的高可靠ArbiterPUF电路 Active CN113177007B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110550158.6A CN113177007B (zh) 2021-05-20 2021-05-20 一种基于偏差补偿的高可靠ArbiterPUF电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110550158.6A CN113177007B (zh) 2021-05-20 2021-05-20 一种基于偏差补偿的高可靠ArbiterPUF电路

Publications (2)

Publication Number Publication Date
CN113177007A CN113177007A (zh) 2021-07-27
CN113177007B true CN113177007B (zh) 2023-02-21

Family

ID=76929398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110550158.6A Active CN113177007B (zh) 2021-05-20 2021-05-20 一种基于偏差补偿的高可靠ArbiterPUF电路

Country Status (1)

Country Link
CN (1) CN113177007B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114679277B (zh) * 2022-02-22 2023-05-09 湖北工业大学 一种基于sr puf的可靠性自检和可靠响应去偏方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5960213A (en) * 1995-12-18 1999-09-28 3D Labs Inc. Ltd Dynamically reconfigurable multi-function PCI adapter device
CN109063515A (zh) * 2018-07-10 2018-12-21 湖北工业大学 针对仲裁器puf的可靠性增强结构及其增强方法
CN111598727A (zh) * 2020-07-23 2020-08-28 国网江西省电力有限公司电力科学研究院 基于码相位计数法提升智能变电站计量时钟同步的方法
CN112272084A (zh) * 2020-09-27 2021-01-26 广东工业大学 抗攻击和自检特性的基于复合型puf的密钥生成系统及方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9179833B2 (en) * 2013-02-28 2015-11-10 Carl Zeiss Meditec, Inc. Systems and methods for improved ease and accuracy of gaze tracking
KR102272750B1 (ko) * 2019-01-23 2021-07-05 한국전자통신연구원 비밀 정보 생성 장치 및 그것의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5960213A (en) * 1995-12-18 1999-09-28 3D Labs Inc. Ltd Dynamically reconfigurable multi-function PCI adapter device
CN109063515A (zh) * 2018-07-10 2018-12-21 湖北工业大学 针对仲裁器puf的可靠性增强结构及其增强方法
CN111598727A (zh) * 2020-07-23 2020-08-28 国网江西省电力有限公司电力科学研究院 基于码相位计数法提升智能变电站计量时钟同步的方法
CN112272084A (zh) * 2020-09-27 2021-01-26 广东工业大学 抗攻击和自检特性的基于复合型puf的密钥生成系统及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《基于FPGA的仲裁PUF技术研究》;王若男;《中国优秀硕士学位论文全文数据库 (信息科技辑)》;20180430;全文 *
《基于比特自检的Arbiter PUF电路研究及FPGA实现》;张灵超;《中国优秀硕士学位论文全文数据库 (信息科技辑)》;20191130;全文 *

Also Published As

Publication number Publication date
CN113177007A (zh) 2021-07-27

Similar Documents

Publication Publication Date Title
CN110929299B (zh) 针对仲裁器puf的可靠性自检电路与可靠性增强方法
CN100541646C (zh) 半导体存储器装置的校正电路及其操作方法
CN109063515B (zh) 针对仲裁器puf的可靠性增强结构及其增强方法
US10511451B2 (en) Physically unclonable function (PUF) device and method of extending challenge/response pairs in a PUF device
CN103299576B (zh) 比特生成装置以及比特生成方法
CN112713894B (zh) 一种强弱混合型puf电路
JP2013148595A (ja) スキャンシフト動作中の瞬時電圧ドループを低減するためのシステム及び装置
CN113177007B (zh) 一种基于偏差补偿的高可靠ArbiterPUF电路
CN112272084B (zh) 抗攻击和自检特性的基于复合型puf的密钥生成系统及方法
US7818656B2 (en) Circuit for comparing two N-digit binary data words
US6493829B1 (en) Semiconductor device enable to output a counter value of an internal clock generation in a test mode
KR101034967B1 (ko) 반도체 메모리 소자의 데이터 입출력 제어 회로 및 이를 이용한 데이터 입출력 방법
CN112364391A (zh) 仲裁器puf可靠响应筛选系统及其偏置控制和响应筛选方法
CN112422272A (zh) 一种防功耗攻击的aes加密方法及电路
US20120072793A1 (en) Registers with Full Scan Capability
US9166795B2 (en) Device and method for forming a signature
US20230195663A1 (en) Integrated circuit having lanes interchangeable between clock and data lanes in clock forward interface receiver
KR20020037605A (ko) 다단의 상위 코드 선택기를 갖는 반도체 장치의 임피던스콘트롤 출력회로 및 그의 동작방법
CN113539334A (zh) 用于物理不可克隆函数的测量机制
US20040234010A1 (en) High-speed serial link receiver with centrally controlled offset cancellation and method
CN113946882B (zh) 基于施密特触发器的超低功耗弱物理不可克隆函数电路
JP2010232719A (ja) 電気フューズ切断制御回路および半導体装置
CN114679277A (zh) 一种基于sr puf的可靠性自检和可靠响应去偏方法
US7064571B2 (en) Multiple-select multiplexer circuit, semiconductor memory device including a multiplexer circuit and method of testing the semiconductor memory device
US11539536B2 (en) Physically unclonable function with precharge through bit lines

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant