CN113169746A

CN113169746A - △σ调制器环路内异步sar的亚稳定性补偿

Info

Publication number: CN113169746A
Application number: CN201980081745.6A
Authority: CN
Inventors: A·班德约帕得哈
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 2018-12-10
Filing date: 2019-12-09
Publication date: 2021-07-23
Anticipated expiration: 2039-12-09
Also published as: DE112019006137T5; US20210297087A1; WO2020123363A1; US11539373B2; CN113169746B; KR20210091757A

Abstract

公开了用于△Σ调制器(DSM)环路内的逐次逼近寄存器(SAR)模数转换器(ADC)的亚稳态检测器和补偿器电路的一些例子。亚稳态检测器可以在SAR ADC的输出处检测亚稳定性，并且补偿器电路可以实施补偿方案以补偿亚稳定性。亚稳定性的标识和/或亚稳定性的补偿可以避免可由SAR ADCS的亚稳定性引起的有害影响和/或DSM环路误差。

Description

△Σ调制器环路内异步SAR的亚稳定性补偿

相关申请

本公开要求于2018年12月10日提交的题为“△Σ调制器环路内异步SAR的亚稳定性补偿的方法”的美国临时申请no.62/777,288的美国优先权，其公开内容通过引用整体并入。

技术领域

本公开涉及集成电路领域，尤其涉及△Σ调制器，其可以包括异步逐次逼近寄存器模数转换器。

背景技术

在许多电子应用中，模数转换器(ADC)将模拟输入信号转换为数字输出信号，例如，以通过数字电子器件进行进一步的数字信号处理或存储。广义上讲，ADC可以转换表示电信号、信号、温度、电磁波或压力等现实现象的模拟电信号，以进行数据处理。例如，在测量系统中，传感器进行测量并生成模拟信号。然后将模拟信号提供给ADC作为输入，以生成数字输出信号以进行进一步处理。在另一个实例中，发射机使用电磁波产生模拟信号以在空中携带信息，或者发射机通过电缆发送模拟信号以携带信息。然后，将模拟信号作为输入提供给接收器处的ADC，以生成数字输出信号，例如，以供数字电子设备进行进一步处理。

由于它们在许多应用中的广泛应用，因此ADC可以在诸如宽带通信系统、音频系统、接收器系统等地方找到。ADC中的电路设计并非易事，因为每种应用在性能、功耗、成本和尺寸上可能有不同的需求。ADC具有广泛的应用，包括通信、能源、医疗保健、仪器和测量、电机和电源控制、工业自动化以及航空航天/国防。随着需要ADC的应用的增长，对快速而准确的转换的需求也越来越大。

可以使用的一种特定类型的ADC是异步逐次逼近寄存器(SAR)ADC。异步SAR SAR的功耗比其他ADC更高，并且可用于消除其他ADC所使用的高频时钟。但是，SAR ADC可能会出现亚稳定性问题，这可能会中断SAR ADC正在执行的转换过程。解决亚稳定性的一些传统方法包括添加额外的比较器和/或尝试在触发转换过程的时钟的后续时钟周期中检测亚稳定性。这些传统方法给SAR ADC增加了额外的负载，使SAR ADC的比较器(多个比较器)的功耗和面积增加、和/或增加SAR ADC转换过程的延迟。

发明内容

在某些实施方案中，提供一种用于检测逐次逼近寄存器(SAR)模数转换器(ADC)的亚稳定性的装置。该装置包括参考时钟，其中参考时钟的信号具有与SAR ADC的ADC时钟的信号相同的频率并与之偏移，该SAR ADC的ADC时钟的信号触发SAR ADC的转换。该装置还包括耦合到SAR ADC和参考时钟的触发器，其中触发器被配置为当由参考时钟的信号触发时锁存SAR ADC输出的就绪信号的值，并基于锁存的就绪信号值输出指示是否已检测到SARADC的亚稳定性的指示。

在某些实施方案中，提供△Σ调制器(DSM)环路。DSM环路包括异步SAR ADC，其中所述异步SAR ADC的转换由ADC时钟触发。DSM环路还包括耦合到所述异步SAR ADC的亚稳态检测器以接收来自异步SAR ADC的就绪信号，其中亚稳态检测器由参考时钟触发，并响应于被参考时钟触发基于就绪信号检测异步SAR ADC的亚稳定性。

在某些实施方案中，提供一种检测异步SAR ADC的亚稳定性的方法。所述方法包括：通过亚稳态检测器检测由参考时钟产生的参考信号的下降边沿；以及通过亚稳态检测器响应于检测参考信号的下降边沿，锁存SAR ADC的就绪信号的值。该方法还包括由亚稳态检测器输出基于就绪信号的锁存值是否已检测到SAR ADC的亚稳定性的指示。

附图说明

为了提供对本公开及其特征和优点的更完整的理解，结合附图参考以下描述，其中，相同的附图标记表示相同的部分，其中：

图1示出了根据本公开的一些实施例的示例DSM环路。

图2A示出了根据本公开的一些实施例的示例性异步SAR ADC 200的一部分。

图2B示出了根据本公开的一些实施例的图2A的示例性异步SAR ADC 200的另一部分。

图3示出了根据本公开的一些实施例的示例性亚稳态检测器。

图4示出了根据本公开的一些实施例的示出了亚稳态检测器的功能的时序图。

图5示出了根据本公开的一些实施例的例示亚稳态检测器的功能的时序图。

图6示出了根据本公开的一些实施例的示出了亚稳态检测器的功能的时序图。

图7示出了根据本公开的一些实施例的另一示例DSM环路。

图8示出了根据本公开的一些实施例的实现DSM环路的示例系统。

图9示出了根据本公开的一些实施例的可以由DSM环路执行的示例过程。

图10示出了根据本公开的一些实施例的由DSM环路产生的信号的图表。

具体实施方式

综述

比较器通常用于许多不同种类的模数转换器(ADC)中，包括逐次逼近寄存器(SAR)ADC。不幸的是，比较器在转换过程中可能会出现亚稳态。如果比较器在转换过程中的某些时间呈现亚稳态，则亚稳态的呈现可能会停止ADC的运行和/或引起其他问题，特别是如果在反馈系统中使用比较器时。因此，有利的是实现可以检测的亚稳态检测器和用于补偿比较器亚稳态的亚稳态补偿器。亚稳态检测器和亚稳态补偿器的一个示例应用是在异步SARADC中用作量化器、△∑调制器的一部分或任何反馈系统的一部分。

亚稳态及其对△Σ调制器/回路的影响

锁存比较器是某些ADC(例如SAR ADC和△∑ADC(包括△∑调制器/回路)的基本构建块。一般而言，锁存比较器可能会出现亚稳定性问题。当比较器尚未处于有效状态时(即比较器的输出在逻辑1和逻辑零之间，或者在逻辑1和逻辑零之间连续跳动)，可以说它处于亚稳态。当比较器在指定时间(例如时钟沿)处于亚稳态时，会发生亚稳定性。亚稳态是一种随机现象。在异步SAR ADC中，比较器的亚稳定性可能会暂停转换过程。当异步SAR ADC作为增量∑调制器反馈环路的一部分用作量化器时，这可能是有害的。本底噪声会受到影响，并可能导致ADC无法正常工作。信噪比(SNR)下降。当在最高有效位(MSB)试验期间/期间发生亚稳态时，效果更为明显。一些遗留系统试图解决亚稳定性问题，但存在局限性和权衡取舍。

环路中具有SAR ADC的△Σ调制器

图1示出了根据本公开的一些实施例的示例增量西格玛调制器(DSM)环路100。DSM环路100是过采样ADC。例如，DSM环路100在DSM环路100的输入110处接收模拟信号，并在DSM环路100的输出112处输出模拟信号的数字信号表示。

DSM环路100包括求和节点102。求和节点102被用作DSM环路100的反馈环路的一部分。特别地，求和节点102接收来自DSM环路100的输入端110的模拟信号，以及通过主数模转换器(DAC)108环回到加法节点102的模拟信号。加法节点102从经由输入110接收的模拟信号中减去从主DAC 108接收的模拟信号以产生模拟信号。求和节点102可以由提供两个模拟信号的求和的任何逻辑来实现。此外，求和节点102可以包括使从主DAC 108接收的模拟信号无效的逻辑。

由求和节点102产生的模拟信号被提供给DSM环路100的模拟环路滤波器104。模拟环路滤波器104可以包括第M阶模拟环路滤波器，其中M是正整数。模拟环路滤波器104可以过滤来自差分模拟信号的噪声，以在模拟环路滤波器104的输出端产生滤波后的差分模拟信号。可以基于在其中实现DSM环路100的应用来选择模拟环路滤波器104的类型。例如，基于实现DSM的应用，模拟环路滤波器104可以是低通滤波器、高通滤波器或带通滤波器。

由模拟环路滤波器104产生的经滤波的差分模拟信号被提供给DSM环路100的量化器106。量化器106可以包括N位量化器，其中N是正整数。滤波后的差分模拟信号由量化器106量化。特别地，量化器106可以产生表示滤波后的差分模拟信号的N位数字输出信号。在一些实施例中，量化器106包括关于图2描述的异步SAR ADC 200。

来自量化器106的数字输出信号被提供给DSM环路100的输出112和主DAC108。主DAC 108将从量化器106接收的数字输出信号转换为表示数字输出信号的模拟信号，其中将模拟信号提供给求和节点102，以便与来自输入110的模拟信号求和。此外，将来自量化器的数字输出信号提供给模拟环路滤波器104。模拟环路滤波器104可以基于数字输出信号执行过量环路延迟(ELD)补偿。从一个样本到另一个样本，数字输出上的代码更改可能只有几位。

在DSM环路的一些传统实现中，DSM环路的量化器(例如量化器106)利用闪存ADC(例如，一组比较器来生成N位)。闪存ADC可能会耗电且面积效率低，因此某些DSM环路可能会改用SAR ADC。SAR ADC是功率效率最高的ADC，使用异步SAR ADC可以消除在转换阶段进行位测试所需的高频时钟的使用。通常，量化器106必须以高于ADC时钟速率的速度进行转换，以解决诸如主DAC 108中的动态元素匹配(DEM)、主DAC 108的建立、过大的环路延迟补偿等操作。

异步SAR ADC架构

图2A示出了根据本公开的一些实施例的示例性异步SAR ADC 200的一部分。图2B示出了根据本公开的一些实施例的图2A的示例性异步SAR ADC 200的另一部分。在图2A的右侧具有断裂指示器的线可以与在图2B的底部具有断裂指示器的线耦合。在整个本公开中，图2A和图2B可统称为图2。在一些实施例中，异步SAR ADC 200包括全差分异步SAR ADC。在一些实施例中，SAR ADC 200可以在量化器106(图1)内实现。

异步SAR ADC 200包括电容性数模转换器(CAP DAC)202。CAPDAC 202耦合到异步SAR ADC 200的输入208。输入208可以耦合到模拟环路滤波器，例如模拟环路滤波器104(图1)。CAP DAC 202可以对从模拟环路滤波器接收的信号进行采样。采样可以由SAR ADC 200的SAR逻辑206的输出控制。CAPDAC 202在输出210上输出信号的采样。

SAR ADC 200还包括比较器204。在一些实施例中，比较器204可以是全动态高速比较器。比较器204的输入212耦合到CAP DAC 202的输出210，并从CAP DAC 202接收采样。比较器204比较采样并在输出214上输出比较结果(可以称为“比较器输出数据”)。比较器204进一步在比较就绪输出CRDY 216上输出是否已完成位试用的指示。特别是，当比较器204在用于该位试验的输出214上的有效位(逻辑1或逻辑0)上稳定时，该位试验可以完成。比较器204的输出214可以在指示是否已经在CRDY 216上输出了位试验已经完成之前处于亚稳态。

SAR ADC 200还包括SAR逻辑206。在一些实施例中，SAR逻辑206可以是基于定制动态锁存器的SAR逻辑。SAR逻辑206的输入218耦合到比较器204的输出214和CRDY216。SAR逻辑206锁存输出214和CRDY 216上的值。SAR逻辑206在SAR逻辑206的输出上输出锁存值。特别地，SAR逻辑206在第一比较输出220(标记为“DP[5：0]”)和第二比较输出222(标记为“DN[5：0]”)上输出比较器204的比较结果的锁存值。第一比较输出220上的值和第二比较输出222上的值控制CAP DAC 202的电容器，例如用于随后的位试验的电荷重新分配，和/或可以控制施加到CAP DAC 202的数据。此外，SAR逻辑206在就绪输出RDY 224上输出CRDY 216的锁存值。

在所示的实施例中，SAR ADC 200是6位SAR ADC。在其他实施例中，SAR ADC 200可以具有比所示出的更多或更少的位。例如，SAR ADC 200可以产生大于或小于六位的输出。

检测亚稳定性

可以在比较器204产生的任何位判决中检测到亚稳定性的检测。例如，可以在由SAR ADC 200执行的每个位尝试之后检测比较器204的输出214的亚稳性。在一些实施例中，将要执行哪个位决定检测亚稳定性可以是可编程的。例如，仅在根据编程进行某些定义的位试验之后，才可以检测比较器204的输出214的亚稳定性。如在图3中进一步描述的，可以在某个时间检测亚稳定性。可以使用异步电路本地地或从全局时钟中导出时间上的参考(例如，参考时钟)。

图3示出了根据本公开的一些实施例的示例性亚稳态检测器300。亚稳态检测器300包括触发器304。触发器304可以包括D触发器。触发器304可以在被触发时在触发器304的输入306上锁存值，并且可以在触发器304的输出308上输出该值。

触发器304的输入306耦合到SAR ADC 200(图2)的RDY 224(图2)，其中RDY 224具有指示是否已经完成位测试的锁存值。在所示的实施例中，反相器302耦合在RDY 224和触发器304之间，其中反相器302将RDY 224上的值反相。在其他实施例中，可以省略反相器302并且触发器304可以接收RDY 224上尚未反转的值。

触发器304的时钟输入310耦合到参考时钟。参考时钟的时序不同于触发SAR ADC200的位测试的ADC时钟。具体来说，参考时钟可以与ADC时钟具有相同的频率，并且参考时钟的相位偏离ADC时钟。参考时钟可以是独立于ADC时钟的时钟，也可以是源自ADC时钟的时钟。参考时钟可以触发触发器304，其中触发器304锁存输入306上的值，并且在锁存器304的输出308上输出锁存的值。时钟输入310被反相，使得参考时钟的下降沿触发触发器304。在其他实施例中，时钟输入310可以不被反转，使得参考时钟的上升沿触发触发器304。

触发器304的输出308上的锁存值是亚稳态检测器300的输出。特别地，亚稳检测器300的输出处的锁存值指示参考时钟触发触发器304时SAR ADC 200的亚稳定性。例如，亚稳态检测器300的输出处的锁存值为逻辑零(也可以称为逻辑低)，指示当触发器304已被触发时比较器204已稳定在有效状态，并且亚稳态检测器300的输出为逻辑1(也可以称为逻辑高)，指示在一些实施例中，例如当亚稳态检测器300包括反相器302时，当触发器304已经被触发时，比较器204尚未稳定在有效状态(即，处于亚稳态)。

基于由ADC时钟触发的SAR ADC 200的位试验和由参考时钟触发的亚稳检测器300的亚稳定性，从触发位测试到检测到任何亚稳定性之间的时间小于ADC时钟的时钟周期。特别地，亚稳态检测器300可以检测SAR ADC 200是否已经在参考时钟的边缘处的有效位值上稳定，该有效位值发生在触发某个位尝试的某个方向的ADC时钟的第一个边沿与触发同一个方向的ADC时钟的下一个边沿之间。参考时钟的边沿可以出现在ADC时钟的第一个边沿之后的预定时间。在少于ADC时钟的时钟周期内检测亚稳态的能力可以帮助避免可能因SARADC 200的亚稳态延长而发生的问题。

图4示出了根据本公开的一些实施例的示出了亚稳态检测器的功能的时序图400。具体而言，时序图400包括ADC时钟时序信号402和参考时钟时序信号404。ADC时钟时序信号402被提供给SAR ADC 200(图2；特别是比较器204(图2))，并且上升沿引起SAR ADC 200进行位转换。参考时钟定时信号404被提供给亚稳态检测器300(图3；特别是触发器304(图3))，并且触发由亚稳态检测器300进行的亚稳定性检测。

时序图400还包括位试用信号406。位试用信号406指示比较器204何时执行位试用(即，何时比较器204试图稳定在有效位值上)。特别地，位试用信号406指示当位试用信号406为高时比较器204何时试图稳定在有效位值上，并且指示当比较器204已经确定有效位值和/或当位试用信号406为低时没有执行位试用时。

时序图400还包括就绪信号408。就绪信号408示出了可以由RDY 224(图2)上的SARADC 200的SAR逻辑206(图2)输出的信号。就绪信号408指示何时完成位测试(即，比较器204已经确定为有效位值)。特别地，就绪信号408指示当就绪信号408为高时比较器204已经稳定在有效位值上，并且指示当就绪信号408为低时，比较器204尚未确定有效位值和/或未执行位测试。

时序图400还包括亚稳态检测器信号410。亚稳态检测器信号410示出了可以由亚稳态检测器300在输出308(图3)上输出的信号。亚稳态检测器信号410指示在亚稳态检测时SAR ADC 200何时处于亚稳态。特别地，亚稳态检测器信号410指示，当亚稳态检测器信号410为高时，当最后一次触发触发器304(图3)时，亚稳态检测器300已经检测到SAR ADC 200处于亚稳态；当亚稳态检测器信号410为低时，当最后一次触发触发器304时，亚稳态检测器300没有检测到亚稳态。

在所示的实施例中，ADC时钟时序信号402和参考时钟定时信号404具有公共频率，但是偏移了大约四分之一时钟周期。特别地，ADC时钟时序信号402在参考时钟定时信号404之后大约时钟周期的四分之一。在其他实施例中，偏移量可以与时钟周期的四分之一不同。ADC时钟时序信号402和参考时钟定时信号404的偏移量可以定义比较器204稳定在有效位值上的时间量。在一些实施例中，偏移量可以是可编程的以适合期望的应用。

ADC时钟定时信号402可以触发由比较器204执行的位试验。在所示的实施例中，ADC时钟时序信号402的上升沿触发由比较器204执行的位试验。特别地，ADC时钟时序信号402的第一上升沿412触发第一组位试验414，而ADC时钟时序信号402的第二上升沿416触发第二组位试验418。基于位试验的组，就绪信号408指示各个位试验何时完成。特别地，就绪信号408具有与第一组位试验414相对应的一组就绪指示420，其中响应于从高到低的位试验转变，出现就绪指示，这表明比较器204已确定有效位值以进行位测试。由于第二组位试验418无法从高转换为低，因此就绪信号408不具有与第二组位试验418相对应的就绪指示。

参考时钟定时信号404可以触发将由亚稳态检测器300执行的亚稳定性检测。在所示的实施例中，参考时钟定时信号404的下降沿触发将由亚稳态检测器300执行的亚稳定性检测。在触发亚稳态检测器300时，亚稳态检测器300在触发时间检查就绪信号408以获取就绪指示。特别地，亚稳态检测器300在触发器处检查就绪信号408是否为高。如果就绪信号408为高，则亚稳态检测器300确定比较器204已经稳定在有效位值上(即，不是处于亚稳态)，并且如果就绪信号408为低，则亚稳态检测器300确定比较器204尚未稳定在有效位值上(即，处于亚稳状态)。在一些实施例中，检查亚稳定性的位试验可以是可编程的。

在所示的实施例中，亚稳态检测器300在参考时钟定时信号404的第一下降沿422被触发，并在被触发时检查就绪信号408中的就绪指示(即，就绪信号408为高)。亚稳态检测器300检测与触发亚稳态检测器300同时出现的一组就绪指示420中的就绪指示之一，并根据就绪指示确定比较器204已确定有效位值(即未处于亚稳态)。基于亚稳态检测器300确定比较器204已稳定在有效位值上，亚稳态检测器300将亚稳态检测器信号410维持在低状态，以指示亚稳态检测器300未检测到亚稳定性。

在所示的实施例中，亚稳态检测器300在参考时钟定时信号404的第二下降沿424处被触发。亚稳态检测器300在被触发时检查就绪信号408中的就绪指示(即，就绪信号408为高)。亚稳态检测器300在触发亚稳态检测器300时检测到没有就绪指示(即，就绪信号408为低电平)，并根据没有就绪指示来确定比较器204尚未确定有效位值(即处于亚稳态)。基于亚稳态检测器300确定比较器204尚未稳定在有效位值上，亚稳态检测器300将亚稳态检测器信号410转变为高状态(如亚稳态检测器信号410的高部分426所示)以指示亚稳定性由亚稳态检测器300检测。

亚稳态检测器有多种选择。在某些情况下，存在可检测到位试验亚稳态的可编程性。在某些情况下，存在可编程性以检查所有或部分位的亚稳性。在某些情况下，可以在检测到每个位之前或之后将选择检查哪个位的方法实现为组合逻辑。在某些情况下，参考时钟可以本地产生，也可以是ADC的全局输入。在某些情况下，存在检查亚稳定性的持续时间的可编程性。

在亚稳性检测器300已经检测到亚稳定性之后，亚稳态检测器信号410可以保持在高状态，该高状态指示已经检测到亚稳性，直到发生导致使亚稳态检测器300被重置的事件为止。在一些实施例中，引起亚稳态检测器300被复位的事件包括ADC时钟时序信号402的上升沿的发生。在其他实施例中，引起亚稳态检测器300被复位的事件包括随后的位试验的完成，其中就绪信号408指示比较器204不再处于亚稳状态。

图5示出了根据本公开的一些实施例的示出了亚稳态检测器的功能的时序图500。特别地，时序图500示出了在亚稳态检测器300的ADC时钟的上升沿出现时被重置的亚稳态检测器300(图3)的实施例。在其他实施例中，亚稳态检测器300可以通过外部触发器被重置。外部触发器可以与ADC时钟同步，也可以与ADC时钟异步。

在所示的实施例中，亚稳态检测器300检测到第一组位试验504使比较器204(图2)进入亚稳态。第一组位试验504由ADC时钟时序信号502的第一上升沿510触发。响应于亚稳态检测器300检测到比较器204进入亚稳状态，亚稳态检测器300使亚稳态检测器信号506变为高(如亚稳态检测器信号506的高部分508所示)以指示已检测到亚稳定性。亚稳态检测器信号506可以保持在高状态，从而指示在检测到亚稳态之后已经检测到亚稳态。

在亚稳态检测器信号506处于高状态时，发生ADC时钟时序信号502的第二上升沿512，第二上升沿512在第一上升沿510之后。在所示的实施例中，第二上升沿512使亚稳态检测器300复位。重置亚稳态检测器300会使亚稳态检测器信号506转换为低状态(如亚稳态检测器信号506的下部514所示)，从而重置亚稳态检测器信号506以指示尚未检测到亚稳态，并且亚稳态检测器300再次开始监视亚稳的更多实例。一旦亚稳态检测器300已经被复位，亚稳态检测器300就可以监视在亚稳态检测器300被复位之后发生的位试验组的亚稳态。

图6示出了根据本公开的一些实施例的示出了亚稳态检测器的功能的时序图600。特别地，时序图600示出了亚稳检测器300(图3)的实施例，该亚稳态检测器300在没有亚稳态的一组位试验的完成发生时被重置。

在所示的实施例中，亚稳态检测器300检测到第一组位试验604使比较器204(图2)进入亚稳态。第一组位试验604由ADC时钟时序信号602的上升沿610触发。响应于亚稳态检测器300检测到比较器204进入亚稳状态，亚稳态检测器300使亚稳态检测器信号606变高(如亚稳态检测器信号606的高部分608所示)以指示已检测到亚稳态。在检测到亚稳态之后，亚稳态检测器信号606可以保持在高状态。

可以将亚稳态检测器信号606保持在高状态，从而指示已经检测到亚稳性，直到完成一组位试验的转换而没有进入亚稳状态。在所示的实施例中，比较器204在第二组位试验612的转换期间进入亚稳态，第二组位试验612在第一组位试验604之后发生，第一组位试验604使亚稳态检测器信号606最初变高，从而表明已检测到亚稳态。由于第二组位试验612使比较器204进入亚稳态，因此在第二组位试验612之后，亚稳态检测器信号606保持高电平。比较器204在不进入亚稳态的情况下完成第三组位试验614，第三组位试验614发生在第一组位试验604和第二组位试验612之后。就绪信号618可以指示：第三组位试验614没有使比较器204进入亚稳态。响应于在没有进入亚稳状态的情况下转换了第三组位试验614，亚稳态检测器300可以被重置，并且亚稳态检测器信号606可以变低(如亚稳态检测器信号606的低部分616所示)，从而指示尚未检测到亚稳态，并且亚稳态检测器300再次开始监视亚稳态的更多实例。亚稳态检测器信号606可以监视在重置亚稳态检测器300之后发生的一组位试验的亚稳定性。

亚稳态补偿

由于DSM环路内SAR ADC的亚稳定性会导致DSM环路内出现错误，因此补偿检测到的SAR ADC的亚稳定性可能是有益的。为了补偿检测到的亚稳定性，DSM环路可以包含一个亚稳态补偿器，该补偿器可以实现一个或多个补偿方案。图7示出了根据本公开的一些实施例的另一示例DSM环路700。特别地，DSM环路700包括可以实现一个或多个补偿方案的补偿器电路702(也可以称为“亚稳态补偿器”)。

DSM环路700包括求和节点704、模拟环路滤波器706和主DAC708。求和节点704包括求和节点102(图1)的一个或多个特征。此外，模拟环路滤波器706包括模拟环路滤波器104(图1)的一个或多个特征。主DAC 708包括主DAC 108(图1)的一个或多个特征。在一些实施例中，求和节点704、模拟环路滤波器706和主DAC 708可以分别与求和节点102、模拟环路滤波器104和主DAC 108相同，而无需修改。求和节点704耦合到DSM环路700的输入710和主DAC708的输出712，并提供从输入710上的信号减去输出712上的信号的结果。

DSM环路700还包括CAP DAC714。CAPDAC 714包括CAP DAC 202(图2)的一个或多个特征。CAP DAC 714耦合到模拟环路滤波器706的输出716和补偿器电路702的输出718。CAPDAC 714对在输出716上提供的信号进行采样，例如CAP DAC 202之类的信号例如在输入208(图2)上采样信号并重新分配电荷以进行SAR位试验。此外，补偿器电路702的输出718上的信号控制由CAP DAC 714执行的采样，诸如第一比较输出220(图2)和第二比较输出222(图2)之类的信号控制CAP DAC 202的采样。输出718本质上可以是单端或差分的。

DSM环路700还包括比较器720。比较器720包括比较器204(图2)的一个或多个特征。比较器720耦合到CAP DAC 714的输出722。比较器720比较在CAP DAC 714的输出722上接收的信号。

DSM环路700还包括ADC时钟724。ADC时钟724产生时钟信号，例如ADC时钟时序信号402(图4)。ADC时钟724耦合到比较器720，并将时钟信号提供给比较器720。由ADC时钟724提供的时钟信号触发比较器720，以开始对经由输出722输入到比较器的信号进行比较，例如位试验中进行的比较。可以在由ADC时钟724提供的时钟信号的上升沿上触发比较器720。

DSM环路700还包括SAR逻辑726。SAR逻辑726包括SAR逻辑206(图2)的一个或多个特征。SAR逻辑726耦合到比较器720的输出728。SAR逻辑726从比较器720接收输出信号(例如输出214(图2))和CRDY信号(例如CRDY 216(图2))，并且锁存输出信号和CRDY信号。

DSM环路700还包括亚稳态检测器730。亚稳态检测器730包括亚稳态检测器300(图3)的一个或多个特征。亚稳态检测器730耦合到SAR逻辑726，并从SAR逻辑726接收就绪信号(例如RDY 224(图2))，亚稳态检测器730利用该就绪信号来检测比较器720的亚稳定性。CAPDAC 714、比较器720、SAR逻辑726和亚稳态检测器730可以包括SAR ADC，例如SAR ADC200(图2)。

DSM环路700包括参考时钟732。参考时钟732可以生成时钟信号，例如参考时钟定时信号404(图4)。由参考时钟732产生的时钟信号可以与由ADC时钟724产生的时钟信号相同的频率并且与之偏移。例如，在一些实施例中，由参考时钟732产生的时钟信号可以偏移四分之一时钟周期。在其他实施例中，参考时钟732可以包括耦合到ADC时钟724的电路，其中参考时钟732产生的时钟信号是从ADC时钟724产生的时钟信号导出的。参考时钟732耦合到亚稳态检测器730，并将由参考时钟732产生的时钟信号提供给亚稳态检测器730，其中时钟信号触发亚稳定性检测器730以检测比较器720是否处于亚稳态。特别地，在一些实施例中，时钟信号的下降沿可以触发亚稳态检测器730。

DSM环路700还包括补偿器电路702。补偿器电路702耦合到SAR逻辑726和亚稳态检测器730。补偿器电路702从SAR逻辑726接收锁存的比较输出信号(例如第一比较输出220(图2)和第二比较输出222(图2))。补偿器电路702可以存储由SAR ADC的转换过程产生的某些位试验的结果、所有位试验的结果、样本(即输入到CAP DAC 714的值的完成转换的结果值)或其某种组合。补偿器电路702还接收亚稳态检测器730的输出(诸如亚稳态检测器300的输出308(图3))。取决于亚稳态检测器730的输出是否指示已检测到亚稳态，补偿器电路702确定是否应实施补偿方案。

补偿器电路702还耦合到主DAC 708、模拟环路滤波器706、CAP DAC 714和/或DSM环路700的输出734。补偿器电路702可以将值输出到主DAC 708、模拟环路滤波器706和/或CAP DAC 714来实现一个或多个补偿方案。例如，补偿器电路702可以将锁存的比较信号输出到主DAC 708、模拟环路滤波器706和/或CAP DAC 714以完成转换。此外，补偿器电路702可以在输出734上输出转换结果。

补偿器电路702可以对接收到的位试验结果和/或接收到的样本执行补偿。要实现的补偿方案可以是可编程的，以允许补偿器电路702将期望的补偿方案应用于实现了DSM环路700的应用。

在可由补偿器电路702实现的一种可能的补偿方案中，补偿器电路702可响应于检测到亚稳态而输出由补偿器电路702捕获的最后有效数据。当从亚稳态检测器730接收的输出指示未检测到亚稳定性时，最后的有效数据可以是补偿器电路702接收并存储的最后的样本。特别地，补偿器电路702存储最后的先前有效数据来代替补偿器电路702所接收的样本，对于该样本，亚稳态检测器730指示样本的一个或多个位试验呈现亚稳性。在放置最后的先前有效数据代替样本之后，补偿器电路702可以在执行进一步补偿之前等待下一个ADC转换周期。

在可以由补偿器电路702实现的另一种可能的补偿方案中，补偿器电路702可以基于一定数量的先前有效采样来输出平均值或其他统计导出的值。在一些实施例中，先前有效样本的数量可以被定义为在两个样本与五个样本之间，尽管在其他实施例中先前有效样本的数量可以不同。特别地，补偿器电路702可以平均由补偿器电路702最后存储的定义数量的先前有效样本，并且代替由补偿器电路702接收的样本存储该平均值，对于该样本，亚稳态检测器730表明在一些实施方案中样品的一个或多个位试验显示了亚稳定性。在将平均值或其他统计得出的值代替样本之后，补偿器电路702可在执行进一步补偿之前等待下一个ADC转换周期。

在可以由补偿器电路702实现的另一种可能的补偿方案中，补偿器电路702可以为与由亚稳态检测器730检测到亚稳的位试验相对应的位放置预定义的位值(逻辑零或逻辑一)。特别地，补偿器电路702可以存储预定义的位值来代替与检测到亚稳态的位试验相对应的位，并继续进行后续的位试验。补偿器电路702可以使用代替位插入的预定义位值来继续ADC转换，并且输出具有预定义位值的样本。补偿器电路702还可以使用冗余来补偿检测到亚稳定性的任何后续位试验。

在可由补偿器电路702实现的另一种可能的补偿方案中，补偿器电路702可将来自先前样本的位值放置为与由亚稳态检测器730检测到亚稳态的位试验相对应的位。特别的，补偿器电路702可以存储来自先前样本的相应位值来代替与由亚稳态检测器730检测到亚稳态的位试验相对应的位，并继续进行后续的位试验。补偿器电路702可以用来自先前样本的位值代替与检测到亚稳态的位试验相对应的位插入来继续ADC转换，并在该位置输出具有对应位的样本。补偿器电路702还可以使用冗余来补偿检测到亚稳定性的任何后续位试验。

对于使用来自先前样本的位值的补偿方案的示例，当前样本转换可能已完成转换当前样本的前两个最高有效位，从而产生值“01”。当转换位试验的第三最高有效位时，可能会检测到亚稳性。先前的样本可能已经产生了值“101100”，该值可能已经由补偿器电路702存储了。响应于检测到亚稳态，补偿器电路702识别了先前的样本的第三最高有效位的值，该值在实例中为“1”。补偿器电路702将先前采样的第三最高有效位的值放置在当前采样转换的第三最高有效位的位置，产生值“011”。当前样本转换可以用第四最高有效位继续转换，将第四最高有效位值添加到值“011”的第四最高有效位位置。

在可以由补偿器电路702实现的另一种可能的补偿方案中，补偿器电路702可以为检测到亚稳态的当前样本存储先前样本的截断值。特别地，补偿器电路702可以存储来自先前样本的对应位，用于发生亚稳性的位试验和当前样本的先前完成的位试验。补偿器电路702然后可以将截断的值施加到CAP DAC 714，并且继续进行剩余的位试验以完成当前样本的转换。补偿器电路702还可以使用冗余来补偿检测到亚稳性的任何后续位试验。

对于使用来自先前样本的截断值的补偿方案的示例，当前样本转换可以具有在位试验中针对当前样本的第四最高有效位检测到的亚稳定性。先前的样本可能已经产生了值“101100”，该值可能已经由补偿器电路702存储。响应于在位试验中检测到第四最高有效位的亚稳定性，补偿器电路702用来自先前采样的四个最高有效位来标识截断的值，本例中为“1011”。补偿器电路702将截断的值“1011”施加到CAP DAC 714，并继续进行当前采样的剩余位测试以完成当前采样的转换。

图8示出了根据本公开的一些实施例的实现DSM环路802的示例系统800。特别地，系统800可以将DSM环路100(图1)、DSM环路700(图7)或某种组合实现为DSM环路802。此外，DSM环路802可以包括亚稳态检测器(例如，亚稳态检测器300(图3)和/或亚稳态检测器730(图7))和/或补偿器电路(例如补偿器电路702(图7))。在一些实施例中，系统800可以包括感测设备，诸如低功率感测设备。

系统800包括传感器804。传感器804感测一些特性并输出指示该特性的值的模拟信号。例如，传感器804可以被配置为感测的一些特性包括温度、力、声音和/或光。应当理解，列出的特征旨在是非限制性的，并且在其他实施方式中，传感器804可以感测其他特征。

系统800还包括设备806。设备806耦合到传感器804。设备806管理与传感器804的通信，并将由传感器804产生的模拟信号转换为数字信号以进行传输和/或处理。设备806包括DSM环路802。DSM环路802包括DSM环路100和/或DSM环路700的一个或多个特征。DSM环路802可以从传感器804接收模拟信号，并从模拟信号产生数字信号。

设备806还包括控制器808。控制器808可以控制与设备806的通信，诸如从传感器804接收模拟信号并将由DSM环路802产生的数字信号提供给其他设备。控制器808可以进一步控制由DSM环路802进行的转换，从而控制将模拟信号提供给DSM环路802。控制器808可以包括片上系统、处理器、电路或其某种组合。在一些实施例中，控制器808可以包括通信电路(例如无线通信电路和/或有线通信电路)或可以与之交互，以促进与设备806的通信。

系统800还包括远程设备810。远程设备810耦合到设备806。远程设备810可以从设备806接收由DSM环路802产生的数字信号，并且执行数字信号处理和/或分析数字信号。在一些实施例中，远程设备810可以包括具有处理器的计算机设备，并且可以处理从设备806接收的数字信号。

尽管在图示的实施例中传感器804、设备806和远程设备810被示为三个单独的设备，但是应当理解，传感器804、设备806和远程设备810中的一个或多个在其他实施例中可以被包括在单个设备中。例如，在一些实施例中，传感器804和设备806可以被包括在单个设备内，诸如被包括在探针内。此外，在其他实施例中，设备806和远程设备810可以被包括在单个设备中。另外，在其他实施例中，传感器804、设备806和远程设备810可被包括在单个独立设备中，诸如被包括在智能电话内。

图9示出了根据本公开的一些实施例的可以由DSM环路执行的示例过程900。特别地，过程900可以由DSM环路100(图1)、DSM环路700(图7)、DSM环路802(图8)或其某种组合来执行。

过程900在阶段902中以DSM环路接收要转换的输入开始。特别地，DSM环路接收要转换为数字信号的模拟信号。

在阶段904中，DSM环路对在阶段902中接收的模拟信号执行逐位转换。特别地，DSM环路可以对样本执行多个位试验以产生数字信号。

在阶段906，DSM环路确定是否检测到亚稳态。特别地，亚稳态检测器(诸如亚稳态检测器300(图3)和/或亚稳态检测器730(图7))确定是否已检测到亚稳定性。DSM环路可以确定是否已针对每个位试验、对于已被DSM编程以检查亚稳定性和/或在样品完成时检测到的某些位试验，检测到亚稳态。如果检测到亚稳态，则过程900进行至阶段908。如果未检测到亚稳态，则过程900进行至阶段910。

在阶段908，DSM环路响应于检测到亚稳定性而执行补偿。特别地，DSM环路的补偿器电路(例如补偿器电路702(图7))可以执行关于图7描述的一种或多种补偿方案。在阶段908中完成补偿之后，过程900继续进行阶段910。

在阶段910，DSM环路确定转换是否已经完成。特别地，DSM环路确定是否还有其他位测试要完成以完成样本的转换。如果DSM环路确定转换尚未完成，则过程900进行到阶段904以执行样本中的剩余位试验。在执行补偿的情况下，可以使用补偿产生的值进行位测试。在尚未执行补偿的其他情况下，可以使用未补偿的值进行位测试。如果DSM环路确定转换已经完成，则过程900前进到阶段912。

在阶段912，DSM环路输出转换后的值。尤其是，DSM环路输出由DSM环路的转换产生的数字信号。DSM环路输出的值可以是已执行补偿的已补偿数字信号，也可以是未执行补偿的未补偿数字信号。

图10示出了根据本公开的一些实施例的由DSM环路产生的信号的图表1000。具体而言，图表1000显示了输入到SAR ADC(例如SAR ADC 200(图2))和/或形成SAR ADC(例如，CAP DAC 714(图7)、比较器720(图7)、SAR逻辑726(图7)、亚稳态检测器730(图7)和/或补偿器电路702(图7))的DSM环路700(图7)的元件的方波的测量数据。

第一信号1002示出了由具有补偿的DSM环路产生的信号，而第二信号1004示出了由没有补偿的DSM环路产生的信号。例如，产生第一信号1002的DSM环路包括补偿电路(例如补偿电路702(图7))，而产生第二信号1004的DSM环路不包括补偿电路。第一信号1002被覆盖在第二信号1004上，以示出信号之间的差异。可以看出，第一信号1002不具有第二信号1004所显示的振荡行为，这表明△Σ回路已经变得不稳定并且不能执行所需的模数转换。在没有振荡行为的情况下，第一信号1002的噪声比第二信号1004的噪声小，并且环路稳定并且可以执行所需的模数转换。

优点

贯穿本公开内容描述的实现亚稳态检测器和补偿器电路的DSM环路可以呈现出优于传统DSM环路的一个或多个技术优势。亚稳态检测器和补偿器电路可用于任何一位，包括最高有效位和最低有效位。此外，亚稳态检测器不会在输入到SAR ADC的信号中增加额外的负载。亚稳态检测器不会增加补偿器输出处于亚稳态的时间，因此不会增加SAR ADC由于亚稳态而出现不正确操作的机会。此外，亚稳态检测器不会向SAR ADC添加其他比较器。亚稳态检测器和补偿器电路可以高效实现，而无需在DSM环路上增加大量功率和面积。此外，亚稳态检测器和补偿器电路不会在反馈回路中增加实质性的延迟。亚稳态检测器和补偿器电路不会导致DSM环路的反馈环路不稳定。

变化和实施

注意，以上参考附图讨论的活动适用于涉及处理模拟信号并且使用一个或多个涉及比较器的ADC将模拟信号转换为数字数据的任何集成电路。各种实施例可以适用于医疗系统、科学仪器、无线和有线通信系统、雷达、工业过程控制、音频和视频设备、仪器以及其他使用ADC的系统。

本公开包括可以执行本文描述的各种方法的设备。这样的设备可以包括由附图示出并在本文中描述的电路。各种设备的部件可以包括电子电路，以执行本文描述的功能。该电路可以在模拟域、数字域或混合信号域中运行。在某些情况下，该装置的一个或多个部分可以由专门配置用于执行本文所述功能(例如，与控制有关的功能，与计时有关的功能)的处理器来提供。在某些情况下，该处理器可以是带有ADC的片上处理器。处理器可以包括一个或多个专用组件，或者可以包括被配置为执行本文描述的功能的可编程逻辑门。在某些情况下，处理器可以被配置为通过执行存储在一个或多个非暂时性计算机介质上的一个或多个指令来执行本文所述的功能。

还必须注意，本文概述的所有规格、尺寸和关系(例如，处理器的数量、逻辑运算等)仅出于示例和教导的目的而提供。在不背离本公开的精神或所附权利要求书的范围(如果有)或本文描述的示例的情况下，可以对这些信息进行相当大的改变。这些规范仅适用于一个非限制性示例，因此，它们应照此解释。在前面的描述中，已经参考特定处理器和/或组件布置描述了示例实施例。在不脱离所附权利要求书(如果有的话)或本文描述的示例的范围的情况下，可以对这样的实施例进行各种修改和改变。因此，说明书和附图应被认为是说明性的而不是限制性的。

注意，利用本文提供的众多示例，可以根据两个、三个、四个或更多个电气部件或部分来描述相互作用。但是，这样做只是出于清楚和示例的目的。应当理解，可以以任何合适的方式来合并系统。沿着类似的设计替代方案，附图中所示的任何组件、模块、框和元件可以以各种可能的配置进行组合，所有这些显然都在本公开的广泛范围内。在某些情况下，仅参考有限数量的电气元件来描述一组给定流程的一个或多个功能可能会更容易。应当理解，附图的电路及其教导易于扩展，并且可以容纳大量的组件，以及更复杂/复杂的布置和配置。因此，所提供的示例不应限制范围或抑制可能潜在地应用于无数其他架构的电子电路的广泛教导。

注意，在整个本公开中使用术语“电路”。在一些实施例中，术语“电路”可以指代耦合在一起(例如经由电线和/或电路板)的电子部件、处理器、电路元件、片上系统或其某种组合。

例子

例子1可以包括用于检测逐次逼近寄存器(SAR)的模数转换器(ADC)的亚稳定性的装置，该装置包括：参考时钟，其中参考时钟的信号具有与SAR ADC的ADC时钟的信号相同的频率并与之偏移，该SAR ADC的ADC时钟的信号触发SAR ADC的转换；和耦合到SAR ADC和参考时钟的触发器，其中触发器被配置为当由参考时钟的信号触发时锁存SAR ADC输出的就绪信号的值，并基于锁存的就绪信号值输出指示是否已检测到SAR ADC的亚稳定性的指示。

例子2可包括例子1的装置，其中触发信号由参考时钟信号的边沿或状态触发，并且其中从ADC时钟的信号触发SAR ADC转换时到参考时钟的信号触发触发器时之间的时间小于ADC时钟的时钟周期的时间。

例子3可包括例子1的装置，还包括耦合到触发器的补偿器电路，其中该补偿器电路被配置为响应于触发器指示已检测到SAR ADC的亚稳定性来实施补偿方案。

例子4可包括例子3的装置，其中补偿方案包括在触发器指示已检测到SAR ADC的亚稳定性之前，由所述补偿器电路输出由所述补偿器电路捕获的最后有效数据。

例子5可包括例子3的装置，其中补偿方案包括在触发器指示已检测到SAR ADC的亚稳定性之前，由所述补偿器电路输出由所述补偿器电路捕获的一定数量的先前有效样本的平均值。

例子6可包括例子3的装置，其中补偿方案包括存储预定义的位值来代替与位试验相对应的位，其中触发器指示已检测到SAR ADC的亚稳定性。

例子7可包括例子3的装置，其中补偿方案包括存储来自先前样本中的位值来代替与位试验相对应的位，其中触发器指示已检测到SAR ADC的亚稳定性。

例子8可包括例子3的装置，其中补偿方案包括存储先前样本的截断值用于与这样的转换相对应的当前样本并以截断值继续进行转换，对于该转换触发器指示已检测到SARADC的亚稳定性。

例子9可包括例子1的装置，其中SAR ADC是异步ADC。

例子10可包括△Σ调制器(DSM)环路，包括：异步逐次逼近寄存器(SAR)模数转换器(ADC)，其中所述异步SAR ADC的转换由ADC时钟触发；和耦合到所述异步SAR ADC的亚稳态检测器以接收来自异步SAR ADC的就绪信号，其中亚稳态检测器由参考时钟触发，并响应于被参考时钟触发基于就绪信号检测异步SAR ADC的亚稳定性。

例子11可包括例子10的DSM环路，其中触发亚稳态检测器的参考时钟的参考信号与触发异步SAR ADC转换的ADC时钟的ADC信号具有相同的频率并与之偏移，并且其中参考信号在ADC信号的时钟周期内触发亚稳态检测器。

例子12可包括例子11的DSM环路，其中亚稳态检测器包括耦合到SAR ADC的触发器以接收就绪信号，其中参考信号的边沿触发触发器以锁存就绪信号的值，并且其中触发器的输出指示是否已检测到异步SAR ADC的亚稳定性。

例子13可包括例子10的DSM环路，还包括耦合到所述亚稳态检测器的补偿器电路，其中补偿器电路响应亚稳态检测器指示已检测到异步SAR ADC的亚稳定性来实施补偿方案。

例子14可包括例子13的DSM环路，其中补偿器电路进一步耦合到SAR ADC，并且其中补偿器电路将由补偿方案产生的结果值输出到SAR ADC，以用于进一步的位试验。

例子15可包括例子13的DSM环路，其中补偿器电路耦合到DSM环路的输出，并且其中补偿器电路将由补偿方案产生的结果值输出到DSM环路的输出。

例子16可包括例子13的DSM环路，其中亚稳态检测器指示响应于检测到异步SARADC处于亚稳定状态而已检测到亚稳定性，并且其中亚稳态检测器响应于ADC时钟的后续边沿或状态而复位。

例子17可包括例子13的DSM环路，其中亚稳态检测器指示响应于检测到异步SARADC处于亚稳定状态而已检测到亚稳定性，并且其中亚稳态检测器响应于后续样本的转换来复位而无需进入亚稳态。

例子18可包括检测异步逐次逼近寄存器(SAR)模数转换器(ADC)的亚稳定性的方法，包括：通过亚稳态检测器检测参考时钟产生的参考信号的下降沿沿，通过亚稳态检测器响应于检测参考信号的下降边沿，锁存SAR ADC的就绪信号的值，和由亚稳态检测器输出基于就绪信号的锁存值是否已检测到SAR ADC的亚稳定性的指示。

例子19可包括例子18的方法，还包括通过耦合到所述亚稳态检测器的补偿器电路检测亚稳态检测器已指示已检测到SAR ADC的亚稳定性，并且通过补偿电路响应于亚稳态检测器已指示已检测到SAR ADC的亚稳定性来实施补偿方案。

例子20可包括例子19的方法，其中实施补偿方案包括影响SAR ADC输出的值，以补偿所检测到的SAR ADC的亚稳定性。

例子21可包括例子18的方法，其中指示是否已检测到SAR ADC的亚稳定亚稳态检测器性指示已检测到SAR ADC的亚稳定性，并且其中所述方法还包括：通过亚稳态检测器检测用于SAR ADC的ADC时钟的特定边沿或状态，该特定边沿或状态发生在参考信号的下降边沿之后；和通过亚稳态检测器响应于检测到ADC时钟的特定边沿或状态而复位。

例子22可包括例子18的方法，其中指示是否已检测到SAR ADC的亚稳定性指示已检测到SAR ADC的亚稳定性，，并且其中所述方法还包括：通过亚稳态检测器检测在不进入亚稳定状态的情况下检测一组位试验的完成，该组位试验在输出是否已检测到SAR ADC的亚稳定性的指示之后发生；和通过亚稳态检测器响应于检测到该组位试验而复位。

例子23可包括例子1的装置，还包括耦合在SAR ADC和触发器之间的反相器，其中该反相器将SAR ADC输出的就绪信号的值反相。

例子24可包括例子1的装置，其中参考时钟包括耦合到ADC时钟的电路，其中该电路从ADC时钟的信号生成参考时钟的信号。

例子25可包括一种用于补偿逐次逼近寄存器(SAR)模数转换器(ADC)的亚稳定性的装置，包括：耦合到SAR ADC的亚稳态检测器；所述亚稳态检测器检测SAR ADC的亚稳定性并输出指示已检测到SAR ADC的亚稳定性的指示；和耦合到所述亚稳态检测器的补偿器电路；所述补偿器电路被配置为响应于所述亚稳态检测器已检测到SAR ADC的亚稳定性的指示来实施补偿方案。

例子26可包括例子25的装置，其中补偿方案包括在由所述亚稳态检测器输出已检测到SAR ADC的亚稳定性的指示之前，由所述补偿器电路输出由所述补偿器电路捕获的一定数量的先前有效样本的平均值。

例子27可包括例子26的装置，其中所述一定数量的先前有效样本在两个先前有效样本与五个先前有效样本之间。

例子28可包括例子25的装置，其中所述补偿方案包括存储预定义的位值来代替与位试验相对应的位，其中所述亚稳态检测器指示已检测到SAR ADC的亚稳定性。

例子29可包括例子25的装置，其中所述补偿方案包括存储来自先前样本中的位值来代替与位试验相对应的位，其中所述亚稳态检测器指示已检测到SAR ADC的亚稳定性。

例子30可包括例子25的装置，其中所述补偿方案包括存储先前样本的截断值用于与这样的转换相对应的当前样本，对于该转换所述亚稳态检测器指示已检测到SAR ADC的亚稳定性。

例子31可包括例子25的装置，其中所述补偿器电路由用户可编程以选择要实施的补偿方案。

例子32可包括例子25的装置，其中SAR ADC是异步ADC。

例子33可包括△Σ调制器(DSM)环路，包括异步逐次逼近寄存器(SAR)模数转换器(ADC)，其中所述异步SAR ADC的转换由ADC时钟触发,耦合到所述异步SAR ADC的亚稳态检测器,所述亚稳态检测器检测所述异步SAR ADC的亚稳定性，和耦合到所述亚稳态检测器的补偿器电路，其中所述补偿器电路响应于所述亚稳态检测器已检测到所述异步SAR ADC的亚稳定性来实施补偿方案。

例子34可包括例子33的DSM环路，其中所述补偿方案包括在由所述亚稳态检测器检测所述异步SAR ADC的亚稳定性之前，由所述补偿器电路输出由所述补偿器电路捕获的一定数量的先前有效样本的平均值。

例子35可包括例子34的DSM环路，其中所述一定数量的先前有效样本在两个先前有效样本与五个先前有效样本之间.

例子36可包括例子33的DSM环路，其中所述补偿方案包括存储预定义的位值来代替与位试验相对应的位，其中所述亚稳态检测器指示已检测到所述异步SAR ADC的亚稳定性。

例子37可包括例子33的DSM环路，其中所述补偿方案包括存储来自先前样本中的位值来代替与位试验相对应的位，其中所述亚稳态检测器指示已检测到所述异步SAR ADC的亚稳定性。

例子38可包括例子33的DSM环路，其中所述补偿方案包括存储先前样本的截断值用于与这样的转换相对应的当前样本，对于该转换所述亚稳态检测器指示已检测到所述异步SAR ADC的亚稳定性。

例子39可包括例子33的DSM环路，其中所述补偿器电路由用户可编程以选择要实施的补偿方案。

例子40可包括一种补偿逐次逼近寄存器(SAR)模数转换器(ADC)的亚稳定性的方法，包括：由亚稳态检测器检测所述异步SAR ADC的亚稳定性,由耦合到所述亚稳态检测器的补偿器电路检测所述亚稳态检测器已经检测到所述异步SAR ADC的亚稳定性，和由补偿器电路响应于所述亚稳态检测器已检测到所述异步SAR ADC的亚稳定性来实施补偿方案。

例子41可包括例子40的方法，其中所述补偿方案包括在所述亚稳态检测器检测所述异步SAR ADC的亚稳定性之前，由所述补偿器电路输出由所述补偿器电路捕获的一定数量的先前有效样本的平均值。

例子42可包括例子40的方法，其中所述补偿方案包括存储预定义的位值来代替与位试验相对应的位，其中所述亚稳态检测器检测所述异步SAR ADC的亚稳定性。

例子43可包括例子40的方法，其中所述补偿方案包括存储来自先前样本中的位值来代替与位试验相对应的位，其中所述亚稳态检测器检测所述SAR ADC的亚稳定性。

例子44可包括例子40的方法，其中所述补偿方案包括存储先前样本的截断值用于与这样的转换相对应的当前样本，对于该转换所述亚稳态检测器检测所述异步SAR ADC的亚稳定性。

注意，在本公开中，对包括在“一个实施例”、“示例实施例”、“实施例”、“另一实施例”、“一些实施例”、“各种实施例”、“其他实施例”、“替代实施例”等中的各种特征(例如，元件、结构、模块、组件、步骤、操作、特性等)的引用旨在表示任何这样的特征包括在本公开的一个或多个实施例中，但是在相同实施例中可以或可以不必组合。同样重要的是要注意，本文描述的功能仅示出了可以由附图中示出的系统/电路执行或在附图中示出的系统/电路内执行的一些可能功能。这些操作中的一些可以在适当的地方被删除或去除，或者可以在不脱离本公开的范围的情况下对这些操作进行相当大的修改或改变。另外，这些操作的时间安排可能会大大改变。为了示例和讨论的目的，已经提供了前面的操作流程。本文描述的实施例提供了很大的灵活性，因为在不脱离本公开的教导的情况下，可以提供任何合适的布置、时序、配置和定时机制。本领域技术人员可以确定许多其他改变、替换、变化、变更和修改，并且意图是本公开涵盖落入所附权利要求书(如果有)或本文描述的示例的范围内的所有这样的改变、替换、变化、变更和修改。注意，上述装置的所有可选特征也可以相对于本文描述的方法或过程来实现，并且示例中的细节可以在一个或多个实施例中的任何地方使用。

Claims

1.一种用于补偿逐次逼近寄存器(SAR)模数转换器(ADC)的亚稳定性的装置，包括：

耦合到SAR ADC的亚稳态检测器，所述亚稳态检测器检测SAR ADC的亚稳定性并输出指示已检测到SAR ADC的亚稳定性的指示；和

耦合到所述亚稳态检测器的补偿器电路，所述补偿器电路被配置为响应于所述亚稳态检测器已检测到SAR ADC的亚稳定性的指示来实施补偿方案。

2.权利要求1所述的装置，其中所述补偿方案包括在由所述亚稳态检测器输出已检测到SAR ADC的亚稳定性的指示之前，由所述补偿器电路输出由所述补偿器电路捕获的一定数量的先前有效样本的平均值。

3.权利要求2所述的装置，其中所述一定数量的先前有效样本在两个先前有效样本与五个先前有效样本之间。

4.权利要求1所述的装置，其中所述补偿方案包括存储预定义的位值来代替与位试验相对应的位，其中所述亚稳态检测器指示已检测到SAR ADC的亚稳定性。

5.权利要求1所述的装置，其中所述补偿方案包括存储来自先前样本中的位值来代替与位试验相对应的位，其中所述亚稳态检测器指示已检测到SAR ADC的亚稳定性。

6.权利要求1所述的装置，其中所述补偿方案包括存储先前样本的截断值用于与这样的转换相对应的当前样本，对于该转换所述亚稳态检测器指示已检测到SAR ADC的亚稳定性。

7.权利要求1所述的装置，其中所述补偿器电路由用户可编程以选择要实施的补偿方案。

8.权利要求1所述的装置，其中SAR ADC是异步ADC。

9.△Σ调制器(DSM)环路，包括：

异步逐次逼近寄存器(SAR)模数转换器(ADC)，其中所述异步SAR ADC的转换由ADC时钟触发；

耦合到所述异步SARADC的亚稳态检测器，所述亚稳态检测器检测所述异步SARADC的亚稳定性；和

耦合到所述亚稳态检测器的补偿器电路，其中所述补偿器电路响应于所述亚稳态检测器已检测到所述异步SAR ADC的亚稳定性来实施补偿方案。

10.权利要求9所述的DSM环路，其中所述补偿方案包括在由所述亚稳态检测器检测所述异步SAR ADC的亚稳定性之前，由所述补偿器电路输出由所述补偿器电路捕获的一定数量的先前有效样本的平均值。

11.权利要求10所述的DSM环路，其中所述一定数量的先前有效样本在两个先前有效样本与五个先前有效样本之间。

12.权利要求9所述的DSM环路，其中所述补偿方案包括存储预定义的位值来代替与位试验相对应的位，其中所述亚稳态检测器指示已检测到所述异步SAR ADC的亚稳定性。

13.权利要求9所述的DSM环路，其中所述补偿方案包括存储来自先前样本中的位值来代替与位试验相对应的位，其中所述亚稳态检测器指示已检测到所述异步SAR ADC的亚稳定性。

14.权利要求9所述的DSM环路，其中所述补偿方案包括存储先前样本的截断值用于与这样的转换相对应的当前样本，对于该转换所述亚稳态检测器指示已检测到所述异步SARADC的亚稳定性。

15.权利要求9所述的DSM环路，其中所述补偿器电路由用户可编程以选择要实施的补偿方案。

16.一种补偿逐次逼近寄存器(SAR)模数转换器(ADC)的亚稳定性的方法，包括：

由亚稳态检测器检测异步SAR ADC的亚稳定性；

由耦合到所述亚稳态检测器的补偿器电路检测所述亚稳态检测器已经检测到所述异步SAR ADC的亚稳定性；和

由补偿器电路响应于所述亚稳态检测器已检测到所述异步SAR ADC的亚稳定性来实施补偿方案。

17.权利要求16所述的方法，其中所述补偿方案包括在所述亚稳态检测器检测所述异步SAR ADC的亚稳定性之前，由所述补偿器电路输出由所述补偿器电路捕获的一定数量的先前有效样本的平均值。

18.权利要求16所述的方法，其中所述补偿方案包括存储预定义的位值来代替与位试验相对应的位，其中所述亚稳态检测器检测所述异步SAR ADC的亚稳定性。

19.权利要求16所述的方法，其中所述补偿方案包括存储来自先前样本中的位值来代替与位试验相对应的位，其中所述亚稳态检测器检测所述SAR ADC的亚稳定性。

20.权利要求16所述的方法，其中所述补偿方案包括存储先前样本的截断值用于与这样的转换相对应的当前样本，对于该转换所述亚稳态检测器检测所述异步SAR ADC的亚稳定性。