CN113168200A - 利用修整调节的精确带隙参考 - Google Patents
利用修整调节的精确带隙参考 Download PDFInfo
- Publication number
- CN113168200A CN113168200A CN201980079131.4A CN201980079131A CN113168200A CN 113168200 A CN113168200 A CN 113168200A CN 201980079131 A CN201980079131 A CN 201980079131A CN 113168200 A CN113168200 A CN 113168200A
- Authority
- CN
- China
- Prior art keywords
- voltage
- scaled
- generate
- generating
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/463—Sources providing an output which depends on temperature
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本公开的各方面涉及利用修整调节来生成参考电压。因此,利用修整调节生成参考电压涉及使用多个可选择并联元件中的至少一个可选择并联元件生成修整电流;将修整电流输入到并联电阻器分支以生成第一缩放电压;以及将第一电压与第一缩放电压组合以生成参考电压。
Description
优先权声明
本专利申请要求于2018年12月5日提交的题为“PRECISION BANDGAP REFERENCEWITH TRIM ADJUSTMENT”的第16/211,178号申请的优先权,该申请被转让给本申请的受让人并且由此通过引用明确地并入本文。
技术领域
本公开总体上涉及参考电压生成领域,并且具体地涉及利用修整调节的精确带隙参考。
背景技术
电子电路中的参考电压是处于固定电压值的信号,其可以用于校准目的。也就是说,可以将其他信号与参考电压进行比较,或者可以从参考电压生成其他信号。参考电压应当具有高稳定性(即,抵抗环境变化的鲁棒性)和良好的准确性(即,相对于期望电压值的差异很小)。带隙参考电压源生成的参考电压在定义的电源电压和温度范围内基本恒定。集成电路(IC)应用通常依赖于该参考的准确性以实现最高系统性能。然而,由于不完美的硅制造工艺,带隙参考电压参考会遭受公差误差,这会改变包括带隙参考的晶体管和电阻器的个体器件参数。因此,需要修整过程以减轻这些不准确性并且恢复带隙参考的准确性。
发明内容
以下给出了本公开的一个或多个方面的简化概述,以便提供对这些方面的基本理解。该概述不是本公开的所有预期特征的广泛概述,并且既不旨在标识本公开的所有方面的关键或重要元素,也不旨在界定本公开的任何或所有方面的范围。其唯一目的是以简化的形式呈现本公开的一个或多个方面的一些概念,作为稍后呈现的更详细描述的序言。
在一方面,本公开提供了一种利用修整调节的精确带隙参考。因此,一种用于利用修整调节来生成参考电压的方法,该方法包括:使用多个可选择并联元件中的至少一个可选择并联元件生成修整电流;将修整电流输入到并联电阻器分支以生成第一缩放电压;以及将第一电压与第一缩放电压组合以生成参考电压。
在一个示例中,该方法还可以包括生成第一电压,其中第一电压具有负温度系数。在一个示例中,该方法还可以包括生成第二电压,其中第二电压具有正温度系数。在一个示例中,该方法还可以包括使用公共放大器来生成第二电压。在一个示例中,该方法还可以包括缩放第二电压以生成第二缩放电压,其中第二缩放电压包括电压偏移。在一个示例中,该方法还可以包括使用n位二进制字来选择多个可选择并联元件中的至少一个可选择并联元件。在一个示例中,该方法还可以包括使用二极管阵列来生成第一缩放电压。
在一个示例中,修整电流在温度范围内跟踪第二缩放电压。在一个示例中,第一缩放电压是去除电压偏移的第二缩放电压。在一个示例中,电压偏移是恒定电压偏移。在一个示例中,第一电压是互补绝对温度(CTAT)电压。在一个示例中,第二电压是比例绝对温度(PTAT)电压。在一个示例中,多个可选择并联元件在操作使用之前被选择以供使用。在一个示例中,多个可选择并联元件被加权。
本公开的另一方面提供了一种用于利用修整调节来生成参考电压的装置,该方法包括:用于使用多个可选择并联元件中的至少一个可选择并联元件生成修整电流的模块;用于将修整电流输入到并联电阻器分支以生成第一缩放电压的模块;以及用于将第一电压与第一缩放电压组合以生成参考电压的模块。
在一个示例中,该装置还可以包括用于生成第一电压的模块,其中第一电压具有负温度系数。在一个示例中,该装置还可以包括用于生成第二电压的模块,其中第二电压具有正温度系数。在一个示例中,该装置还可以包括用于生成第二电压的公共放大器。在一个示例中,该装置还可以包括用于缩放第二电压以生成第二缩放电压的模块,其中第二缩放电压包括电压偏移。在一个示例中,该装置还可以包括用于从第二缩放电压中去除电压偏移以生成第一缩放电压的模块。在一个示例中,该装置还可以包括用于选择多个可选择并联元件中的至少一个可选择并联元件的n位二进制字,以及用于生成第一缩放电压的二极管阵列。在一个示例中,第一电压是互补绝对温度(CTAT)电压,并且第二电压是比例绝对温度(PTAT)电压。
本公开的另一方面提供了一种用于利用修整调节来生成参考电压的电路,该方法包括:跨导增益级,用于使用多个可选择并联元件中的至少一个可选择并联元件生成修整电流,并且用于将修整电流输入到并联电阻器分支以生成第一缩放电压;互补绝对温度(CTAT)电路,用于生成第一电压,其中第一电压具有负温度系数;以及比例绝对温度(PTAT)电路,用于将第一电压与第一缩放电压组合以生成参考电压。
在一个示例中,该电路还可以包括用于选择多个可选择并联元件中的至少一个可选择并联元件的n位二进制字。在一个示例中,该电路还可以包括用于生成第一缩放电压的二极管阵列。
在一个示例中,比例绝对温度(PTAT)电路生成具有正温度系数的第二电压。在一个示例中,比例绝对温度(PTAT)电路包括用于生成第二电压的公共放大器。在一个示例中,比例绝对温度(PTAT)电路缩放第二电压以生成具有电压偏移的第二缩放电压。在一个示例中,比例绝对温度(PTAT)电路从第二缩放电压中去除电压偏移以生成第一缩放电压。
本公开的另一方面提供了一种存储计算机可执行代码的计算机可读介质,其在包括至少一个处理器和耦合到至少一个处理器的至少一个存储器的设备上可操作,其中至少一个处理器被配置为利用修整调节来生成参考电压,该计算机可执行代码包括:用于引起计算机使用多个可选择并联元件中的至少一个可选择并联元件生成修整电流的指令;用于引起计算机将修整电流输入到并联电阻器分支以生成第一缩放电压的指令;以及用于引起计算机将第一电压与第一缩放电压组合以生成参考电压的指令。
通过阅读下面的详细描述,将更加充分地理解本公开的这些和其他方面。在结合附图阅读以下对本发明的具体示例性实现的描述之后,本公开的其他方面、特征和实现对于本领域技术人员将变得很清楚。尽管可以相对于下面的某些实现和附图讨论本发明的特征,但是本发明的所有实现可以包括本文中讨论的一个或多个有利特征。换言之,尽管可以将一个或多个实现讨论为具有某些有利特征,但是根据本文中讨论的本发明的各个实现,也可以使用一个或多个这样的特征。以类似的方式,尽管下面可以将示例性实现作为设备、系统或方法实现进行讨论,但是应当理解,这样的示例性实现可以在各种设备、系统和方法中实现。
附图说明
图1示出了利用修整的电压电路的第一示例。
图2示出了利用修整的电压电路的第二示例。
图3示出了用于生成参考电压的负反馈回路的示例。
图4示出了具有平行指状元件的数字修整电路的示例。
图5示出了参考电压生成系统的顶级框图的示例。
图6示出了用于利用修整调节生成精确带隙参考的流程图的示例。
图7示出了假定标称半导体载流子迁移率的相对于温度的示例参考电压曲线。
图8示出了假定快速半导体载流子迁移率的相对于温度的示例参考电压曲线。
图9示出了假定缓慢半导体载流子迁移率的相对于温度的示例参考电压曲线。
具体实施方式
以下结合附图阐述的详细描述旨在作为对各种配置的描述,而不意图表示可以实践本文中描述的概念的唯一配置。为了提供对各种概念的透彻理解,详细描述包括特定细节。然而,对于本领域技术人员将很清楚的是,可以在没有这些具体细节的情况下实践这些概念。在某些情况下,以框图形式示出了众所周知的结构和组件,以避免使这些概念模糊。
尽管为了简化说明的目的,将方法示出和描述为一系列动作,但是应当理解并且认识到,方法不受动作顺序的限制,因为某些动作可能根据一个或多个方面以与本文中示出和描述的不同的顺序和/或与其他动作同时发生。例如,本领域技术人员将理解并且认识到,方法可以替代地表示为一系列相互关联的状态或事件,诸如在状态图中。此外,根据一个或多个方面,实现一种方法可能并不需要所有示出的动作。
本公开公开了一种用于产生参考电压的带隙参考电压电路,该参考电压使由于器件错误跟踪而引起的公差误差最小化。还希望参考电压相对于环境条件并且随时间稳定。同样,期望参考电压是准确的;也就是说,其电压值应当接近期望电压值。诸如片上系统(SOC)等集成电路(IC)可能需要具有高稳定性和良好准确性的参考电压,以供内部电路使用。在一方面,可以通过使用带隙参考电压来获取这种参考电压。在一方面,带隙参考电压依赖于半导体物理学(特别是在零开尔文(0K)时硅的1.22eV带隙电压)来为电子电路提供明确定义的参考电压。在一个示例中,带隙参考电压可以通过组合(例如,求和)互补绝对温度(CTAT)电压和比例绝对温度(PTAT)电压来生成。
图1示出了利用修整的电压电路100的第一示例。电压电路100包括运算放大器110、晶体管120、级联电阻器网络130和多个开关140。在一个示例中,运算放大器110具有被提供给反相(负)端子111的参考电压VREF和被提供给非反相(正)端子112的反馈电压。运算放大器110的输出113被提供给晶体管120的栅极端子121。偏置电压VDD 124被提供给晶体管120的源极端子122,并且晶体管120的漏极端子123连接到级联电阻器网络130。
在一个示例中,级联电阻器网络130包括多个串联连接的电阻器:R2 n 131、……、R1 133、R0 134。虽然在图1的示例中,在级联电阻器网络130中明确示出了四个电阻器,但是本领域技术人员将理解,电阻器的数量不是限制性的,并且级联电阻器网络130中的电阻器的更多或更少数量都在本公开的范围和精神内。
另外,每个电阻器包括连接到开关的一个端子,其中开关是表示为SW2 n 141、……、SW2 143、SW1 144的多个开关140的一部分。在一个示例中,多个开关140中的每个可以用于接合或脱离级联电阻器网络130的每个电阻器,以有助于反馈电压。在一个示例中,多个开关140用于提供参考电压的修整。
图2示出了利用修整的电压电路200的第二示例。在一个示例中,电压电路200包括修整电路210。在一个示例中,修整电路210将第一电流源211用作电阻器R2 213的输入,并且将第二电流源212用作电阻器R2 213的输出。
图3示出了结合有用于生成参考电压的负反馈回路的带隙电压参考电路300的示例。在一个示例中,带隙电压参考电路包括差分误差放大器310、跨导(例如,电压输入、电流输出)增益级320、第一电阻器分支330、第二电阻器分支340和二极管阵列(DARRAY)350。在一个示例中,第一电阻器分支330和第二电阻器分支340形成两个并联电阻器分支。
在一个示例中,差分误差放大器310(例如,运算放大器)提供的电压Vout 313与第一放大器输入fbp 311和第二放大器输入fbn 312之间的电压差成比例。在一个示例中,差分误差放大器310具有从差电压到放大器输出Vout 313的开环增益G。例如,放大器输出可以表示为Vout=G(fbp-fbn)。
在一个示例中,差分误差放大器310是结合有负反馈的带隙电压参考电路300的一部分,其中差分误差放大器310接受两个输入,即,来自第一电阻器分支的第一放大器输入fbp 311和来自第二电阻器分支的第二放大器输入fbn 312。差分误差放大器310的输出313向跨导增益级320的输入提供电压,跨导增益级320继而使用电流输出323和324向两个电阻器分支(第一电阻器分支330和第二电阻器分支340)相等地提供偏置电流。与跨导增益级320的电流输出324相对应的跨导增益是可调的(例如,可修整的),由trim<2:0>矢量输入设置的状态来确定。与跨导增益级320的电流输出323相对应的跨导增益不通过输入trim<2:0>矢量输入来调节。此外,电流输出323和324都与差分误差放大器310的输出电压成比例,其中仅输出324的比例增益由trim<2:0>矢量输入设置。
在一个示例中,跨导增益级320使用n位二进制命令“trim<n-1:0>”323来控制对n个并行指状元件的选择或取消选择,如图4中对于n=3的特定情况详细所示。本领域技术人员将理解,以n=3作为示例,并且n的其他数量也在本公开的范围和精神内。在一个示例中,可以在制造时设置n位二进制命令以调节电压,使得带隙电压Vbgap 360达到期望目标电压。
在一个示例中,带隙电压Vbgap 360通过组合(例如,求和)互补绝对温度(CTAT)电压和比例绝对温度(PTAT)电压来设置。CTAT电压是从具有负温度系数的双极结型晶体管的基极发射极结电压Vbe中导出的。PTAT电压是根据经典等式从二极管阵列350中相等地偏置的二极管分支(1和N)的阳极之间施加的ΔVbe电压中导出的:
ΔVbe=(kT/q)lnN
其中
k=玻尔兹曼常数=1.38×10-23J/K,
T=绝对温度,K
q=电子电荷=1.6×10-19C
ln=自然对数函数
N=发射极面积比。
在一个示例中,第一电阻器分支330由串联连接的两个电阻器331、332组成,该第一电阻器分支330还通过节点333连接到二极管阵列350中的单个(1)二极管分支。第二电阻器分支电压340包括三个串联连接的电阻器341、342和344,该第二电阻器分支电压340还连接到二极管阵列350中的N个二极管分支。
在一个示例中,差分误差放大器310是结合有负反馈的带隙电压参考电路300的一部分,其中差分误差放大器310接受两个输入,即,来自第一电阻器分支330的第一放大器输入fbp 311和来自第二电阻器分支340的第二放大器输入fbn312。具体地,差分误差放大器310的输入fbp 311连接到第一电阻器分支330中的节点333,而输入fbn 312连接到第二电阻器分支340中的节点343。这些连接包括将差分误差放大器310的输入fbp 311和fbn 312驱动到相同电压的反馈路径,假定负反馈路径的开环增益足够高。结果,本领域技术人员将认识到,在二极管阵列350中的相等地偏置的二极管分支(1和N)的阳极之间施加的相同ΔVbe电压现在也跨第二电阻器分支340中的电阻器344被施加。因为电阻器344的电压降通过反馈被控制为ΔVbe电压(PTAT电压),因此在第一电阻器分支330和第二电阻器分支340中流动的电流也是PTAT。此外,如果电阻器331、341、333和342具有相等电阻,则在第一电阻器分支330和第二电阻器分支340中流动的电流具有相等大小。对跨任一电阻器分支中的每个电阻器的PTAT电压降与该分支的对应CTAT Vbe求和得出Vbgap电压360,该Vbgap电压360可以被调谐为很大程度上与温度无关(通过将具有PTAT的CTAT的适当置零)。在一个示例中,带隙电压可以由以下等式表示:
Vbgap=[(1+R1/R2)*(ΔVBE-Vos)]+VBE
其中:
R1=电阻器341和342的电阻之和
R2=电阻器344的电阻
ΔVBE=介于1:N的比例晶体管基极发射极电压之间的差量电压
Vos=在输入311和312之间施加的输入参考偏置电压
VBE=二极管连接的N晶体管的基极发射极(阳极)电压
根据以下等式,在每个电阻器分支中流动的电流由ΔVBE与电阻器344的电阻之比确定:
I_branch=ΔVBE/R344
其中:
I_branch=在电阻器分支330和340中流动的电流的大小
ΔVBE=介于1:N的比例晶体管基极发射极电压之间的差量电压
R344=电阻器344的电阻
在一个示例中,跨导增益级320使用由输入trim<2:0>控制的二进制加权开关并联晶体管段来设置与电流输出324相对应的跨导增益。与电流输出323相对应的跨导增益是固定的,并且不受输入trim<2:0>的控制。此外,电流输出323和324都与差分误差放大器310的输出电压成比例,并且在温度、电源电压和制造过程范围内精确地跟踪。由反馈回路控制的差分误差放大器310的输出确定对跨导增益级320的适当输入电压,该跨导增益级320将从将差分误差放大器310的输入fbp 311和fbn 312驱动到相同电压所需要的电流输出323和324两者中获取正确量的IPTAT。
图4示出了跨导增益级320的一个可能实施例的示例400。差分误差放大器310的输出在输入410上施加电压信号,该电压信号然后被分配给与PFET电流源元件的多个栅极连接。元件420是固定几何PFET电流源,其向输出421提供输出电流,如由输入410信号确定的。在一方面,示例400包括可以是二进制加权或非二进制加权的可选择并联元件。在一个示例中,可选择并联元件是如图4所示的并联连接的电流源元件430、440、450。
在一个示例中,并联连接的电流源元件430、440和450形成数字可修整网络,该数字可修整网络由可切换PFET电流源段组成,该可切换PFET电流源段将输出电流提供给输出490,如由输入410信号确定的。PFET几何电流源元件430、440和450是二进制加权的,即,并联电流源元件与个体几何比例因子相结合,这些因子是2的整数幂。在一个示例中,数字可修整网络使用n位二进制编码矢量“trim<2:0>”460来控制对n个二进制加权电流源元件的选择或取消选择。
在一个示例中,图4示出了n=3个二进制加权并联电流源元件的特定情况。例如,trim<0>431可以以20(即,单位1)的相对权重来控制第一电流源元件430;trim<1>441可以以21(即,2)的相对权重来控制第二电流源元件440;trim<2>451可以以22(即,4)的相对权重来控制第三电流源元件450。例如,n位二进制命令“trim<n-1:0>420”可以用于实现所选择的电流源元件的二进制加权叠加S,其中
S=trim<n-1>*2n-1+...+trim<2>*22+trim<1>*21+trim<0>*20
图5示出了参考电压生成系统500的顶级框图的示例。差分误差放大器510接收第一输入fbp 511和第二输入fbn 512以产生放大器输出Vout 513。在一个示例中,放大器输出Vout 513经由差分误差放大器等式与第一和第二放大器输入511、512相关:
Vout=G(fbp-fbn),
其中G=开环放大器增益。在一个示例中,G>>1并且差分误差放大器510以反馈配置进行操作。
在一个示例中,反馈配置是负反馈配置。在一个示例中,负反馈配置将第一放大器输入fbp 511和第二放大器输入fbn 512驱动为相等(即,fbp=fbn)。
在一个示例中,放大器输出Vout 513分为两个路径,即,具有初级跨导放大器520的初级信号路径和具有次级跨导放大器530的次级信号路径。在一个示例中,初级信号路径和次级信号路径在温度范围内成比例地相互跟踪。在一个示例中,初级信号路径和次级信号路径连接到负反馈路径570的第一电流分支540和第二电流分支550两者。在一个示例中,负反馈路径570是PTAT电路。
在一个示例中,来自初级跨导放大器520的初级输出521连接到负反馈路径570的第一电流分支540的第一节点541和第二电流分支550。在一个示例中,来自次级跨导放大器530的次级输出531连接到第一电流分支540的第一修整节点542和第二电流分支550。
在一个示例中,次级跨导放大器530的次级信号路径是用于负反馈路径570的修整电流的源。在一个示例中,修整电流使用可选择并联元件来选择。在一个示例中,可选择并联元件是二进制加权的。例如,二进制加权的可选择并联元件可以使用n位二进制编码矢量来选择。在一个示例中,可选择并联元件在制造测试期间以及在操作使用之前被选择。
在一个示例中,二极管阵列560采用多个晶体管(未示出)。在一个示例中,一个二极管连接的晶体管连接在阵列560的输入561与接地参考之间,而N个并联二极管连接的晶体管连接在阵列560的输入562与接地参考之间。假定进入阵列560的输入561和562的每个电流的电流大小相等,在输入561和562之间施加有电压偏移ΔVbe,其本质上是PTAT。在一个示例中,阵列560具有正向电压降,该正向电压降是互补绝对温度(CTAT)电压。
在一个示例中,在第一和第二电流分支540和550中具有相等偏置的电流大小的负反馈路径570包括差分电压ΔVbe,该差分电压ΔVbe与绝对温度T(以开尔文度为单位)成比例并且取决于二极管连接的晶体管比率N。例如,
ΔVbe=(kT/q)In N
其中:
k=玻尔兹曼常数=1.38×10-23J/K,
T=绝对温度,K
q=电子电荷=1.6×10-19C
ln=自然对数函数
N=发射极面积比。
在一个示例中,第一电流分支540的第一反馈节点543连接到第一放大器输入fbp511。在一个示例中,第二电流分支550的第二反馈节点553连接到第二放大器输入fbn 512。
在一个示例中,第一电流分支540的第一底部节点544连接到二极管阵列(例如,阵列560)的第一输入561。在一个示例中,第二电流分支550的第二底部节点554连接到二极管阵列(例如,阵列560)的第二输入562。
在一个示例中,第一电流分支540的各个节点使用电阻器互连。在一个示例中,第二电流分支550的各个节点使用电阻器互连。在一个示例中,电流分支540和550中的所有电阻均由公共匹配的单位单元(相同的物理几何)结构组成,以在温度范围内提供最佳比率匹配。
在一个示例中,从初级跨导放大器520的输出521和次级跨导放大器530的输出531流出的电流之和必须等于流入阵列560的输入544和554的电流之和。此外,如果没有电流从次级跨导放大器530的输出531流出,则初级跨导放大器520的输出521必须提供流入阵列560的输入544和554的所有电流。此外,流入阵列560的输入544和554的电流是恒定的,这是通过将跨电阻器855的ΔVbe设置为恒定来通过负反馈路径570的操作来设置的。在一个示例中,输入544与输入554之间的差是比例绝对温度(PTAT)电压。在一个示例中,输入544是相对于地的互补绝对温度(CTAT)电压,并且输入554是相对于地的CTAT电压。
在一个示例中,流过电阻器581的电流之和等于从跨导放大器520的输出521流出的电流减去从跨导放大器530的输出531流出的电流。根据以下等式,这种差电流跨电阻器581施加I*R电压降:
V_581=I_delta*R581
其中:
V_581=跨电阻581施加的电压降
I_delta=放大器输出521和531之间的电流差
在一个示例中,跨电阻器581施加的I*R电压降是可调节的(可修整的),并且由二进制编码的输入矢量trim<(n-1):0>控制。输入矢量trim<(n-1):0>通过控制二进制编码的并联电流源元件的数目来控制从跨导放大器530的输出531流出的电流,这些并联电流源元件以组合方式向输出531提供电流。在一个示例中,带隙输出参考电压可以根据以下等式进行调节:
Vbgap=(1+(2*R581+R584)/R585)ΔVbe+I2*R581+Vbe
其中:
ΔVbe=差量Vbe电压(PTAT)
Vbe=二极管连接晶体管(CTAT)的基极发射极电压
I2=跨导放大器530的输出531的电流
R581=电阻器581的电阻
R584=电阻器584的电阻
R585=电阻器585的电阻
在一个示例中,二极管阵列阵列560的PTAT电压和CTAT电压的组合提供带隙电压Vbgap 590,该带隙电压Vbgap 590在温度范围内稳定并且具有减小的电压偏移。在一个示例中,带隙电压Vbgap 590是参考电压。
图6示出了用于利用修整调节来生成精确带隙参考的流程图600的示例。在框610中,生成具有负温度系数的第一电压。在一个示例中,第一电压可以由双极结型晶体管(BJT)生成。在一个示例中,第一电压是互补绝对温度(CTAT)电压。
在框620中,使用公共放大器生成具有正温度系数的第二电压。在一个示例中,第二电压可以由具有N:1的发射极面积比的一对晶体管生成。在一个示例中,具有N:1发射极面积比的多个晶体管是二极管阵列(例如,上述二极管阵列(例如,阵列560))的一部分。在一个示例中,第二电压是比例绝对温度(PTAT)电压。
在框630中,缩放第二电压以生成第一缩放电压,其中第一缩放电压包括电压偏移。在一个示例中,电压偏移是恒定电压偏移。在一个示例中,第一缩放电压使用差分误差放大器(例如,图5所示的差分误差放大器510)来生成。在一个示例中,第一缩放电压使用二极管阵列来生成。
在框640中,使用多个可选择并联元件中的至少一个可选择并联元件生成修整电流。在一个示例中,多个可选择并联元件被二进制加权。在一个示例中,多个可选择并联元件中的至少一个可选择并联元件使用n位二进制字来选择以供使用。在一个示例中,多个可选择并联元件中的至少一个可选择并联元件在操作使用之前被选择以供使用。在一个示例中,修整电流在温度范围内跟踪第一缩放电压。
在框650中,将修整电流输入到并联电阻器分支以生成第二缩放电压。在一个示例中,第二缩放电压是电压偏移减小的第一缩放电压。在一个示例中,修整电流可以被输入到多个并联电阻器分支以生成第二缩放电压。
在框660中,将第一电压与第二缩放电压组合以生成参考电压。在一个示例中,参考电压是带隙电压。在一个示例中,参考电压在温度变化范围内是稳定的。
图7示出了假定标称半导体载流子迁移率的相对于温度的示例参考电压曲线700。在图7的示例中,横轴表示以摄氏度为单位的温度,纵轴表示以伏特为单位的电压。例如,相对于温度的参考电压曲线在-40摄氏度至120摄氏度的温度范围内显示出良好的稳定性。
图8示出了假定快速半导体载流子迁移率的相对于温度的示例参考电压曲线800。在图8的示例中,横轴表示以摄氏度为单位的温度,纵轴表示以伏特为单位的电压。例如,相对于温度的参考电压曲线在-40摄氏度至120摄氏度的温度范围内显示出良好的稳定性。
图9示出了假定缓慢半导体载流子迁移率的相对于温度的示例参考电压曲线900。在图9的示例中,横轴表示以摄氏度为单位的温度,纵轴表示以伏特为单位的电压。例如,相对于温度的参考电压曲线在-40摄氏度至120摄氏度的温度范围内显示出良好的稳定性。
在一方面,图6中的用于利用修整调节来生成精确带隙参考的步骤中的一个或多个步骤可以由一个或多个处理器执行,该一个或多个处理器可以包括硬件、软件、固件等。在一方面,图6中的步骤中的一个或多个步骤可以由一个或多个处理器执行,该一个或多个处理器可以包括硬件、软件、固件等。例如,一个或多个处理器可以用于执行进行图6的流程图中的步骤所需要的软件或固件。软件应当广义地解释为指代指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行文件、执行线程、过程、函数等,无论是被称为软件、固件、中间件、微码、硬件描述语言还是其他形式。
软件可以驻留在计算机可读介质上。计算机可读介质可以是非暂态计算机可读介质。非暂态计算机可读介质例如包括磁存储设备(例如,硬盘、软盘、磁条)、光盘(例如,光学压缩盘(CD)或数字多功能盘(DVD))、智能卡、闪存设备(例如,卡、棒或钥匙驱动器)、随机存取存储器(RAM)、只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除PROM(EEPROM)、寄存器、可移动磁盘、以及用于存储可以由计算机访问和读取的软件和/或指令的任何其他合适的介质。例如,计算机可读介质还可以包括载波、传输线、以及用于传输可以由计算机访问和读取的软件和/或指令的任何其他合适的介质。计算机可读介质可以驻留在处理系统中,在处理系统外部,或者分布在包括处理系统的多个实体之间。计算机可读介质可以体现在计算机程序产品中。例如,计算机程序产品可以包括包装材料中的计算机可读介质。计算机可读介质可以包括用于利用修整调节来生成精确带隙参考的软件或固件。本领域技术人员将认识到如何取决于特定和强加于整个系统的总体设计约束来最佳地实现贯穿本公开而呈现的所描述的功能。
处理器中包括的任何电路系统被提供仅作为示例,并且用于执行所描述的功能的其他模块可以被包括在本公开的各个方面内,包括但不限于存储在计算机可读介质中的指令、或者本文中描述的并且利用例如与示例流程图有关的本文中描述的过程和/或算法的任何其他合适的装置或模块。
在本公开中,词语“示例性”用于表示“用作示例、实例或说明”。本文中描述为“示例性”的任何实现或方面都不必被解释为比本公开的其他方面优选或有利。同样,术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。本文中使用的术语“耦合”是指两个物体之间的直接或间接耦合。例如,如果对象A物理触摸对象B,而对象B触摸对象C,则即使对象A和C彼此不直接物理接触,它们仍然可以被视为彼此耦合。例如,即使第一管芯从不直接与封装中的第二管芯物理接触,第一管芯也可以耦合到第二管芯。术语“电路”和“电路系统”被广泛地使用,并且旨在包括电气设备和导体的硬件实现,其在被连接和配置时使得能够实现本公开中描述的功能,而不受电子电路的类型以及信息和指令的软件实现的限制,这些信息和指令在由处理器执行时能够执行本公开中描述的功能。
附图中所示的组件、步骤、特征和/或功能中的一个或多个可以重新布置和/或组合成单个组件、步骤、特征或功能,或者体现为几个组件、步骤或功能。在不脱离本文中公开的新颖特征的情况下,还可以添加附加的元素、组件、步骤和/或功能。附图中所示的装置、设备和/或组件可以被配置为执行本文中描述的方法、特征或步骤中的一个或多个。本文中描述的新颖算法也可以有效地以软件实现和/或嵌入在硬件中。
应当理解,所公开的方法中的步骤的特定顺序或层次是示例性过程的图示。应当理解,基于设计偏好,可以重新布置方法中的步骤的特定顺序或层次。所附的方法权利要求以示例顺序呈现了各个步骤的要素,并且并不表示限于所呈现的特定顺序或层次,除非在其中具体叙述。
提供先前的描述以使得本领域的任何技术人员能够实践本文中描述的各个方面。对这些方面的各种修改对于本领域技术人员将是很清楚的,并且本文中定义的一般原理可以应用于其他方面。因此,权利要求书不意图限于本文中示出的方面,而是应当被赋予与权利要求书的语言相一致的完整范围,其中以单数形式提及元素并非意图表示“一个且仅一个”,除非特别说明,否则表示“一个或多个”。除非另有特别说明,术语“一些”是指一个或多个。提及项目列表中的“至少一个”的短语是指这些项目的任何组合,包括单个成员。例如,“a、b或c中的至少一个”旨在涵盖:a;b;c;a和b;a和c;b和c;以及a、b和c。本领域普通技术人员已知或以后将知道的,贯穿本公开内容所描述的各个方面的元素的所有结构和功能等同物均通过引用明确地并入本文,并且意在由权利要求书涵盖。而且,无论在权利要求书中是否明确叙述了本文中公开的内容,都不打算将其公开给公众。任何权利要求要素不得根据美国法典第35条第112节第六段的规定来解释,除非该要素使用短语“用于……的手段”明确表述,或者在方法权利要求的情况下,该要素使用短语“用于……的步骤”进行陈述。
Claims (30)
1.一种用于利用修整调节来生成参考电压的方法,所述方法包括:
使用多个可选择并联元件中的至少一个可选择并联元件生成修整电流;
将所述修整电流输入到并联电阻器分支,以生成第一缩放电压;以及
将第一电压与所述第一缩放电压组合,以生成所述参考电压。
2.根据权利要求1所述的方法,还包括生成所述第一电压,其中所述第一电压具有负温度系数。
3.根据权利要求2所述的方法,还包括生成第二电压,其中所述第二电压具有正温度系数。
4.根据权利要求3所述的方法,还包括使用公共放大器来生成所述第二电压。
5.根据权利要求2所述的方法,还包括缩放所述第二电压以生成第二缩放电压,其中所述第二缩放电压包括电压偏移。
6.根据权利要求5所述的方法,其中所述修整电流在温度范围内跟踪所述第二缩放电压。
7.根据权利要求5所述的方法,其中所述第一缩放电压是去除所述电压偏移的所述第二缩放电压。
8.根据权利要求5所述的方法,其中所述电压偏移是恒定电压偏移。
9.根据权利要求1所述的方法,其中所述第一电压是互补绝对温度(CTAT)电压。
10.根据权利要求9所述的方法,其中所述第二电压是比例绝对温度(PTAT)电压。
11.根据权利要求1所述的方法,其中所述多个可选择并联元件在操作使用之前被选择以供使用。
12.根据权利要求11所述的方法,其中所述多个可选择并联元件被加权。
13.根据权利要求12所述的方法,还包括使用n位二进制字来选择所述多个可选择并联元件中的所述至少一个可选择并联元件。
14.根据权利要求1所述的方法,还包括使用二极管阵列来生成所述第一缩放电压。
15.一种用于利用修整调节来生成参考电压的装置,所述方法包括:
用于使用多个可选择并联元件中的至少一个可选择并联元件生成修整电流的模块;
用于将所述修整电流输入到并联电阻器分支以生成第一缩放电压的模块;以及
用于将第一电压与所述第一缩放电压组合以生成所述参考电压的模块。
16.根据权利要求15所述的装置,还包括用于生成所述第一电压的模块,其中所述第一电压具有负温度系数。
17.根据权利要求16所述的装置,还包括用于生成第二电压的模块,其中所述第二电压具有正温度系数。
18.根据权利要求17所述的装置,还包括用于生成所述第二电压的公共放大器。
19.根据权利要求18所述的装置,还包括用于缩放所述第二电压以生成第二缩放电压的模块,其中所述第二缩放电压包括电压偏移。
20.根据权利要求19所述的装置,还包括用于从所述第二缩放电压中去除所述电压偏移以生成所述第一缩放电压的模块。
21.根据权利要求20所述的装置,还包括用于选择所述多个可选择并联元件中的所述至少一个可选择并联元件的n位二进制字,以及用于生成所述第一缩放电压的二极管阵列。
22.根据权利要求19所述的装置,其中所述第一电压是互补绝对温度(CTAT)电压,并且所述第二电压是比例绝对温度(PTAT)电压。
23.一种用于利用修整调节来生成参考电压的电路,所述方法包括:
跨导增益级,用于使用多个可选择并联元件中的至少一个可选择并联元件生成修整电流,并且用于将所述修整电流输入到并联电阻器分支以生成第一缩放电压;
互补绝对温度(CTAT)电路,用于生成第一电压,其中所述第一电压具有负温度系数;以及
比例绝对温度(PTAT)电路,用于将所述第一电压与所述第一缩放电压组合以生成所述参考电压。
24.根据权利要求23所述的电路,还包括用于选择所述多个可选择并联元件中的所述至少一个可选择并联元件的n位二进制字。
25.根据权利要求24所述的电路,还包括用于生成所述第一缩放电压的二极管阵列。
26.根据权利要求25所述的电路,其中所述比例绝对温度(PTAT)电路生成具有正温度系数的第二电压。
27.根据权利要求26所述的电路,其中所述比例绝对温度(PTAT)电路包括用于生成所述第二电压的公共放大器。
28.根据权利要求27所述的电路,其中所述比例绝对温度(PTAT)电路缩放所述第二电压以生成具有电压偏移的第二缩放电压。
29.根据权利要求28所述的电路,其中所述比例绝对温度(PTAT)电路从所述第二缩放电压中去除所述电压偏移,以生成所述第一缩放电压。
30.一种存储计算机可执行代码的计算机可读介质,所述计算机可执行代码在包括至少一个处理器和耦合到所述至少一个处理器的至少一个存储器的设备上可操作,其中所述至少一个处理器被配置为利用修整调节来生成参考电压,所述计算机可执行代码包括:
用于引起计算机使用多个可选择并联元件中的至少一个可选择并联元件生成修整电流的指令;
用于引起所述计算机将所述修整电流输入到并联电阻器分支以生成第一缩放电压的指令;以及
用于引起所述计算机将第一电压与所述第一缩放电压组合以生成所述参考电压的指令。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/211,178 | 2018-12-05 | ||
US16/211,178 US10838443B2 (en) | 2018-12-05 | 2018-12-05 | Precision bandgap reference with trim adjustment |
PCT/US2019/057590 WO2020117386A1 (en) | 2018-12-05 | 2019-10-23 | Precision bandgap reference with trim adjustment |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113168200A true CN113168200A (zh) | 2021-07-23 |
CN113168200B CN113168200B (zh) | 2022-09-27 |
Family
ID=68542826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980079131.4A Active CN113168200B (zh) | 2018-12-05 | 2019-10-23 | 利用修整调节的精确带隙参考 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10838443B2 (zh) |
EP (1) | EP3891575A1 (zh) |
CN (1) | CN113168200B (zh) |
TW (1) | TWI750534B (zh) |
WO (1) | WO2020117386A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11088699B1 (en) * | 2020-06-05 | 2021-08-10 | Texas Instruments Incorporated | Piecewise compensation method for ultra-low temperature drift |
US11598795B1 (en) * | 2021-08-12 | 2023-03-07 | Texas Instruments Incorporated | Two-temperature trimming for a voltage reference with reduced quiescent current |
US11940832B2 (en) * | 2021-10-28 | 2024-03-26 | Nxp B.V. | Predicting a bandgap reference output voltage based on a model to trim a bandgap reference circuit |
US11940831B2 (en) | 2021-12-07 | 2024-03-26 | Infineon Technologies LLC | Current generator for memory sensing |
CN114115423B (zh) * | 2021-12-17 | 2022-12-20 | 贵州振华风光半导体股份有限公司 | 一种带数字控制的带隙基准电流源电路 |
US11983026B2 (en) | 2022-03-16 | 2024-05-14 | Apple Inc. | Low output impedance voltage reference circuit |
TWI792977B (zh) * | 2022-04-11 | 2023-02-11 | 立錡科技股份有限公司 | 具有高次溫度補償功能的參考訊號產生電路 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030006747A1 (en) * | 2001-06-29 | 2003-01-09 | Jaussi James E. | Trimmable bandgap voltage reference |
US20050127987A1 (en) * | 2003-12-16 | 2005-06-16 | Yukio Sato | Reference voltage generating circuit |
US20050194957A1 (en) * | 2004-03-04 | 2005-09-08 | Analog Devices, Inc. | Curvature corrected bandgap reference circuit and method |
US20080074172A1 (en) * | 2006-09-25 | 2008-03-27 | Analog Devices, Inc. | Bandgap voltage reference and method for providing same |
US20080116875A1 (en) * | 2006-11-16 | 2008-05-22 | Fan Yung Ma | Systems, apparatus and methods relating to bandgap circuits |
US20110227636A1 (en) * | 2010-03-19 | 2011-09-22 | Fujitsu Semiconductor Limited | Reference voltage circuit and semiconductor integrated circuit |
CN102216868A (zh) * | 2008-11-18 | 2011-10-12 | 密克罗奇普技术公司 | 用于使用双极二极管元件修整带隙偏移的系统及方法 |
CN202929513U (zh) * | 2011-12-20 | 2013-05-08 | 爱特梅尔公司 | 用于产生参考带隙电压的电路 |
US8710898B1 (en) * | 2012-10-17 | 2014-04-29 | Lattice Semiconductor Corporation | Triple-trim reference voltage generator |
US9261415B1 (en) * | 2014-09-22 | 2016-02-16 | Infineon Technologies Ag | System and method for temperature sensing |
US20170115677A1 (en) * | 2015-10-21 | 2017-04-27 | Silicon Laboratories Inc. | Low noise reference voltage generator and load regulator |
CN107066023A (zh) * | 2015-11-16 | 2017-08-18 | 德州仪器德国股份有限公司 | 低电压电流模式带隙电路及方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7259543B2 (en) * | 2005-10-05 | 2007-08-21 | Taiwan Semiconductor Manufacturing Co. | Sub-1V bandgap reference circuit |
JP4808069B2 (ja) * | 2006-05-01 | 2011-11-02 | 富士通セミコンダクター株式会社 | 基準電圧発生回路 |
TW200743917A (en) * | 2006-05-23 | 2007-12-01 | Phison Electronics Corp | Programmable detection adjustor |
US7913012B2 (en) | 2007-12-31 | 2011-03-22 | Silicon Laboratories, Inc. | System and method for connecting a master device with multiple groupings of slave devices via a LINBUS network |
US8149047B2 (en) * | 2008-03-20 | 2012-04-03 | Mediatek Inc. | Bandgap reference circuit with low operating voltage |
US8547165B1 (en) * | 2012-03-07 | 2013-10-01 | Analog Devices, Inc. | Adjustable second-order-compensation bandgap reference |
US20140203794A1 (en) | 2013-01-24 | 2014-07-24 | Stefano Pietri | Methods and structures for dynamically calibrating reference voltage |
US9246479B2 (en) * | 2014-01-20 | 2016-01-26 | Via Technologies, Inc. | Low-offset bandgap circuit and offset-cancelling circuit therein |
US20160266598A1 (en) | 2015-03-10 | 2016-09-15 | Qualcomm Incorporated | Precision bandgap reference |
-
2018
- 2018-12-05 US US16/211,178 patent/US10838443B2/en active Active
-
2019
- 2019-10-23 CN CN201980079131.4A patent/CN113168200B/zh active Active
- 2019-10-23 EP EP19802428.3A patent/EP3891575A1/en active Pending
- 2019-10-23 WO PCT/US2019/057590 patent/WO2020117386A1/en unknown
- 2019-11-18 TW TW108141774A patent/TWI750534B/zh active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030006747A1 (en) * | 2001-06-29 | 2003-01-09 | Jaussi James E. | Trimmable bandgap voltage reference |
US20050127987A1 (en) * | 2003-12-16 | 2005-06-16 | Yukio Sato | Reference voltage generating circuit |
US20050194957A1 (en) * | 2004-03-04 | 2005-09-08 | Analog Devices, Inc. | Curvature corrected bandgap reference circuit and method |
US20080074172A1 (en) * | 2006-09-25 | 2008-03-27 | Analog Devices, Inc. | Bandgap voltage reference and method for providing same |
US20080116875A1 (en) * | 2006-11-16 | 2008-05-22 | Fan Yung Ma | Systems, apparatus and methods relating to bandgap circuits |
CN102216868A (zh) * | 2008-11-18 | 2011-10-12 | 密克罗奇普技术公司 | 用于使用双极二极管元件修整带隙偏移的系统及方法 |
US20110227636A1 (en) * | 2010-03-19 | 2011-09-22 | Fujitsu Semiconductor Limited | Reference voltage circuit and semiconductor integrated circuit |
CN202929513U (zh) * | 2011-12-20 | 2013-05-08 | 爱特梅尔公司 | 用于产生参考带隙电压的电路 |
US8710898B1 (en) * | 2012-10-17 | 2014-04-29 | Lattice Semiconductor Corporation | Triple-trim reference voltage generator |
US9261415B1 (en) * | 2014-09-22 | 2016-02-16 | Infineon Technologies Ag | System and method for temperature sensing |
US20170115677A1 (en) * | 2015-10-21 | 2017-04-27 | Silicon Laboratories Inc. | Low noise reference voltage generator and load regulator |
CN107066023A (zh) * | 2015-11-16 | 2017-08-18 | 德州仪器德国股份有限公司 | 低电压电流模式带隙电路及方法 |
Also Published As
Publication number | Publication date |
---|---|
US10838443B2 (en) | 2020-11-17 |
US20200183440A1 (en) | 2020-06-11 |
TW202026790A (zh) | 2020-07-16 |
WO2020117386A1 (en) | 2020-06-11 |
TWI750534B (zh) | 2021-12-21 |
CN113168200B (zh) | 2022-09-27 |
EP3891575A1 (en) | 2021-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113168200B (zh) | 利用修整调节的精确带隙参考 | |
US8648648B2 (en) | Bandgap voltage reference circuit, system, and method for reduced output curvature | |
US8922190B2 (en) | Band gap reference voltage generator | |
US10190922B2 (en) | Method and apparatus for calibrating a sensor | |
US10642305B2 (en) | High-accuracy CMOS temperature sensor and operating method | |
US10648870B2 (en) | Temperature sensor and calibration method thereof having high accuracy | |
US20070296392A1 (en) | Bandgap reference circuits | |
US10367518B2 (en) | Apparatus and method for single temperature subthreshold factor trimming for hybrid thermal sensor | |
US20080061865A1 (en) | Apparatus and method for providing a temperature dependent output signal | |
CN110895423B (zh) | 用于与绝对温度成比例电路的系统和方法 | |
CN109828192B (zh) | 半导体器件和半导体系统 | |
EP2207073A2 (en) | Circuit for adjusting the temperature coefficient of a resistor | |
EP3663735B1 (en) | Temperature detection circuitry | |
EP3721314B1 (en) | Programmable temperature coefficient analog second-order curvature compensated voltage reference and trim techniques for voltage reference circuits | |
US20080164937A1 (en) | Band gap reference circuit which performs trimming using additional resistor | |
CN113424447A (zh) | 温度变化时开关电平精度提高的上电复位电路的阈值检测器 | |
US10120399B1 (en) | Trim techniques for voltage reference circuits | |
US7071673B2 (en) | Process insensitive voltage reference | |
EP3136199B1 (en) | Fractional bandgap with low supply voltage and low current | |
US9921601B2 (en) | Fractional bandgap circuit with low supply voltage and low current | |
TW202329132A (zh) | 用於記憶體感測的電流產生器 | |
CN116067516A (zh) | 高准确性快速电压和温度传感器电路 | |
Pertijs et al. | Ratiometric temperature measurement using bipolar transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |