CN113162566A - 一种可编程高精度高动态范围的时间放大器 - Google Patents

一种可编程高精度高动态范围的时间放大器 Download PDF

Info

Publication number
CN113162566A
CN113162566A CN202110535029.XA CN202110535029A CN113162566A CN 113162566 A CN113162566 A CN 113162566A CN 202110535029 A CN202110535029 A CN 202110535029A CN 113162566 A CN113162566 A CN 113162566A
Authority
CN
China
Prior art keywords
circuit
time
signal
input
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110535029.XA
Other languages
English (en)
Other versions
CN113162566B (zh
Inventor
尹勇生
郭围围
龚号
庞高远
孟煦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei University of Technology
Original Assignee
Hefei University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei University of Technology filed Critical Hefei University of Technology
Priority to CN202110535029.XA priority Critical patent/CN113162566B/zh
Publication of CN113162566A publication Critical patent/CN113162566A/zh
Application granted granted Critical
Publication of CN113162566B publication Critical patent/CN113162566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种可编程高精度高动态范围的时间放大器电路，包括：相位检测电路、时间预处理电路、轨对轨电压比较器、3‑8译码器、电流偏置电路；其中相位检测电路提取阶跃输入信号的时间间隔，生成脉冲信号DN；时间预处理电路根据脉冲信号DN控制电流源对电容充放电生成两组斜坡信号；轨对轨电压比较器根据输入的两组斜坡信号实现全电压范围的比较；3‑8译码器为时间预处理电路的电容控制开关提供控制信号；电流偏置电路为时间预处理电路和轨对轨电压比较器提供基准电流偏置。本发明能精准地放大输入的时间间隔，同时满足对高输入范围的时间间隔放大，并实现放大倍数可编程的功能，有效地提升流水线TDC的分辨率和量化输入范围。

Description

一种可编程高精度高动态范围的时间放大器
技术领域
本发明属于时间-数字转换器集成电路设计领域，具体涉及一种流水线式高分辨率时间-数字转换器中的时间放大器电路。
背景技术
随着社会科技的需求增加，飞行测量(TOF)、雷达等领域迎来了高速发展，对时间测量有着更高的性能需求。时间数字转换器(Time-To-Digital Converter，TDC)作为一种时间间隔的量化电路，可以将时间间隔信号转换成二进制的数字信号。流水式TDC根据多级量化的特性，具有量化精度高、量化速度快的优势。时间放大器作为流水线式TDC中最重要的模块，其性能指标决定着流水线式TDC的分辨率和测量范围。增加放大倍数的可编程功能使得所发明的时间放大器亦灵活地适用于两步式TDC中，在原有的基础上进一步地提升分辨能力。
传统的基于受控放电原理的时间放大器虽然对于低输入范围内的时间间隔有着精准地放大，但对于高输入范围的时间间隔则不起放大作用，严重制约着两步式TDC工作性能。传统的基于SR-latch放大器虽然有着良好的高输入范围的时间间隔放大能力，但无法实现可编程，适用范围有限。因此，受到时间放大器性能因素影响其应用往往有很大的局限性。
发明内容
本发明为克服现有技术存在的缺点，提出一种可编程高精度高动态范围的时间放大器，以期能精准地放大输入信号的时间间隔，同时实现输入时间间隔的动态范围大和放大倍数具有可编程性的特性，有效地提升流水线TDC的分辨率和量化输入范围，从而更适用于流水线TDC和两步式TDC中。
本发明为解决技术问题采用如下技术方案：
本发明一种可编程高精度高动态范围的时间放大器电路的特点在于，包括：相位检测电路、时间预处理电路、轨对轨电压比较器、3-8译码器、电流偏置电路；
所述相位检测电路提取所输入的START-STOP阶跃信号的时间间隔，并产生脉冲宽度与时间间隔相对应的脉冲信号DN，从而对所输入的START-STOP阶跃信号进行整形，得到期望的脉冲信号DN；
所述时间预处理电路根据所述脉冲信号DN控制电流源开关导通或断开以对电容充放电，使得两条支路上的充电电流恒定且相等，并在两条支路上产生两组斜坡信号，再根据所述3-8译码器发送的逻辑控制信号调节其中一条支路上的充放电电容C1-C8大小，以改变相应支路上的一组斜坡信号的变化斜率，从而对两条支路上电压相等时所需的充电时间进行控制；
所述轨对轨电压比较器在偏置信号Vp的作用下，对改变后的两组斜坡信号进行全电压范围比较，得到的比较输出信号即为时间放大器的放大结果；
所述3-8译码器对3位二进制的输入信号进行译码并生成8位温度码Y1-Y8，从而为所述时间预处理电路的电容控制开关K1-K8提供逻辑控制信号；
所述电流偏置电路对所输入的基准电压转换成基准电流，并分别为所述时间预处理电路和所述轨对轨电压比较器提供恒定的偏置信号Vb和Vp。
本发明所述的可编程高精度高动态范围的时间放大器电路的特点也在于：
所述相位检测电路的两个PMOS管MP1、MP2以及两个NMOS管MN1、MN2串联构成双端反相器，用于确定输入信号START或STOP上升沿到来时的时间节点；
所述相位检测电路设置有两个首尾串连的反相器INV1与INV2并用于调节所述相位检测电路的死区时间，第一反相器INV1输入端接收双端反相器确定的时间节点，第一反相器INV1的输出端与第三反相器INV3的输入端相连，所述第三反相器INV3用于对第一反相器INV1的输出信号进行反相；
所述相位检测电路设置有第一缓冲器BUF1并用于接收所述第三反相器INV3反相后的信号，以增强驱动能力；
所述相位检测电路设置有两个与门AND1、AND2并分别将输入信号START与第一缓冲器BUF1的输出信号以及输入信号STOP与第一缓冲器BUF1的输出信号进行与逻辑操作，第二缓冲器BUF2、第三缓冲器BUF3的输入端分别接收两个与门AND1、AND2的输出信号，以增强驱动能力；
所述相位检测电路输出的脉冲信号DN作为时间预处理电路的输入信号。
所述时间预处理电路的输入端与所述相位检测电路的输出端相连；
所述时间预处理电路的三个通道共同接收所述脉冲信号DN；其中，在第一个通道中，所述脉冲信号DN与高电平进行逻辑与操作，输出的信号Tin作为第四PMOS管MP6的输入；在第二个通道中，所述脉冲信号DN作为两个D触发器DRR1和DRR2的CK端的输入信号，从而实现对VDD高电平进行采样，两个D触发器DRR1和DRR2的输出端分别连接两个与门AND4和AND5的一端；在第三个通道中，所述脉冲信号DN分别输入到两个与门AND4和AND5的另一端，两个与门AND4和AND5的输出端分别作为第三PMOS管MP5和两个NMOS管MN3、MN4的输入端；
所述时间预处理电路中的逻辑开关K9处于常导通状态；
所述时间预处理电路中的两个PMOS管MP5-MP6以及两个NMOS管MN3-MN4控制所述时间预处理电路中内部的恒流源以对电容C1-C9的充放电，并产生电容C1-C9上的极板电压Vtp和Vtn；其中，第九电容C9为所述时间预处理电路中另一条支路上的充放电电容。
所述时间预处理电路的输出作为轨对轨电压比较器的输入；
所述轨对轨电压比较器接收所述电流偏置电路的偏置信号Vp，从而为所述轨对轨电压比较器中的高电平比较电路、低电平比较电路、放大电路提供恒流源偏置；
所述高电平比较电路接收所述时间预处理电路输出的极板电压Vtp和Vtn，用于对处于高电平段时的极板电压Vtp和Vtn进行比较；
所述低电平比较电路也接收所述时间预处理电路输出的极板电压Vtp和Vtn，用于对处于低电平段时的极板电压Vtp和Vtn进行比较；
所述放大电路中的电流拷贝A模块拷贝所述高电平比较电路的负载电流；
所述放大电路中的电流拷贝B模块拷贝所述低电平比较电路的负载电流；
所述放大电路中的Cascode电流镜对所述电流拷贝A模块的所拷贝的负载电流进行镜像；
所述放大电路中的电流作差电路用于对所述电流拷贝A模块和电流拷贝B模块的所拷贝的负载电流进行线性处理，并产生变化的电压；
所述放大电路中的二级CS放大器接收所述电流作差电路产生的变化电压。
所述3-8译码器的输入端接收外界输入的控制信号D2-D0；其中，控制信号D0-D1、D1-D2、D0-D2分别连接所述3-8译码器中的三个与门AND6、AND7、AND8；
两个与门AND7和AND8的输出端连接第四与门AND9的输入端；
所述3-8译码器中的第一或门OR1的三个输入端均接高电平；第一或门OR1的输出信号Y1始终置为高电平；其余七个或门OR2-OR8的输入端与所述控制信号D2-D0、四个AND6-AND9的输出端进行逻辑连接；
八个或门OR1-OR8的输出端Y1-Y8分别作为3-8译码器的输出端，所述3-8译码器的输出端连接所述电容控制开关K1-K8，以控制电容C1-C8连接状态。
所述电流偏置电路中运算放大器的负端接收外界提供的基准电压Vref，运算放大器的正端接收反馈网络中电阻R上的电压，运算放大器的输出端连接第一PMOS管MP21的栅极；
所述第一PMOS管MP21作为功率管，并连接所述电阻R以产生恒定电流，所述第一PMOS管MP21上栅压作为偏置信号Vb并为所述时间预处理电路提供恒定的电流偏置；
所述电流偏置电路中第二PMOS管MP22的栅极连接所述第一PMOS管MP21的栅极，用于镜像拷贝所述第一PMOS管MP21上的电流；
所述电流偏置电路中的两个NMOS管MN24、MN25组合成电流镜，用于镜像所述第二PMOS管MP22上的电流，并产生偏置信号Vp，从而为所述轨到轨电压比较器提供恒定的电流偏置。
与现有技术相比，本发明的有益效果在于：
1.本发明可编程高精度高动态范围的时间放大器针对在低输入范围的时间间隔放大时，放大倍数存在偏差的情况，在前级加入相位检测电路，对输入时间间隔增加固定的时间宽度，即相位检测电路的死区时间。相位检测电路输出脉冲宽度是输入的时间间隔与相位检测电路的死区时间之和，有效地将输入范围平移扩大，可实现对低输入时间间隔的精准放大。
2.本发明可编程高精度高动态范围的时间放大器利用相位检测电路巧妙地将两个输入阶跃信号时间间隔，转换成一个脉冲信号的形式，脉冲信号的脉冲宽度对应于阶跃信号的时间间隔，便于时间预处理电路生成斜坡信号。
3.本发明中时间预处理电路的电容C1-C9的控制开关会引入寄生电容和寄生电阻，为消除此影响，对电容C9加入相同的开关，此开关处于常导通状态，以匹配两路的电容之比呈整倍数关系，从而时间放大器实现整数倍放大。
4.本发明中电压比较电路采用轨对轨电压比较器结构，传统比较电路的电压失调严重，当输入电压较低或较高时存在电压比较盲区，采用轨对轨电压比较器有效地对全电压域进行比较，降低了电压失调。
5.本发明中3-8译码器将3位二进制码转成8位温度码，控制时间预处理电路中的电容充电速率，以调整Vtn与Vtp充电达到相等所需的时间间隔，进而实现了时间放大器的放大倍数可编程。
附图说明
图1是本发明的整体结构示意图；
图2是本发明的相位检测电路结构示意图；
图3是本发明的时间预处理电路结构示意图；
图4是本发明的时间预处理电路时序示意图；
图5是本发明的轨对轨电压比较器结构示意图；
图6是本发明的3-8译码器电路结构示意图；
图7是本发明的电流偏置电路结构示意图；
图8是未采用本技术的时间放大器示意图；
图9是两种时间放大器瞬态仿真波形图；
图10是本发明的时间放大器可编程仿真波形图。
具体实施方式
本实施例中，如图1所示，一种可编程高精度高动态范围的时间放大器结构，包括用于实现START-STOP时间间隔提取的相位检测电路，该电路能保证精准提取出START-STOP阶跃信号的时间间隔，并生成相应的脉冲信号，其脉冲信号宽度相对于START-STOP阶跃信号的时间间隔增加一个死区时间；用于对脉冲信号处理产生三个附加信号的时间预放大电路，该结构的三个输入信号控制开关管对电容充放电，产生与脉冲信号的脉冲宽度相关的电压值；用于比较电容产生电压大小的轨对轨电压比较器，该结构采用高/低电平比较电路可实现全量程电压比较；用于控制于时间预处理电路电容逻辑控制开关的3-8译码器，接收输入3位二进制信号生成8位逻辑控制信号；用于提供电流恒流偏置的电流偏置电路，将外界的基准电压转成基准电流；
如图2所示，相位检测电路是由两对CMOS管MP1-MP2，MN1-MN2、三个反相器INV1-INV3、三个缓冲器BUF1-BUF3和两个与门AND1-AND2组成；
相位检测电路中的两个PMOS管MP1、MP2以及两个NMOS管MN1、MN2串联构成双端反相器，用作接收输入信号START或STOP上升沿到来的时间点；三个反相器INV1、INV2、INV3中INV1与INV2首尾相串连，INV1的输入端接收双端反相器的确定时间节点信号，INV1的输出端与INV3的输入端相连，INV1与INV2用于调节相位检测电路的死区时间，INV3用于对INV1的输出信号反相；缓冲器BUF1接收INV3反相后的信号，并增强驱动能力；与门AND1、AND2分别将输入信号START、STOP同缓冲器BUF1的输出信号作与逻辑操作，输出连接缓冲器BUF2、BUF3的输入端，用于增强驱动性；相位检测电路的输出DN作为时间预处理电路的接收信号；
如图3所示，时间预处理电路是由一对恒流偏置管MP3-MP4、一对开关管MP5-MP6、一对控制管MN3-MN4、三个与门AND3-AND5、两个D触发器DRR1-DRR2、九个控制开关K1-K9和九个充放电电容C1-C9组成；
时间预处理电路的输入端与相位检测电路输出DN相连，时间预处理电路三个端口共同连接相位检测电路输出端DN；DN连接方式共三种，其一：DN与高电平作逻辑与操作，输出作为PMOS管MP6的输入；其二：DN作为触发器DRR1和DRR2的CK端输入，对高电平进行采样，触发器DRR1和DRR2输出分别连接与门AND4和AND5的一端；其三：DN连接与门AND4和AND5的另一端，与门AND4和AND5的输出分别作为PMOS管MP5和NMOS管MN3-MN4的输入；偏置信号Vb连接PMOS管MP3与MP4的输入端，为电容充电时提供恒定的电流源；控制开关K1-K8分别控制着电容C1-C8连接状态；控制开关K9处于常导通状态；MOS管MP5-MP6、MN3-MN4控制着恒流源对电容C1-C9的充放电，产生极板电压Vtp和Vtn；时间预处理电路的输出作为轨对轨电压比较器的输入；
如图4所示，时间预处理电路时序图中DN是相位检测电路的输出信号，其脉冲宽度为相位检测电路的输入START-STOP信号的时间间隔与相位检测电路的死区时间之和，其中相位检测电路的死区时间为固定值；接收DN信号有三条通路，分别产生Tin、Tip、CLK信号；信号Tip与CLK产生方式一致；
CLK信号控制着MN3管和MN4管，在预处理时为低电平，MN3管和MN4管断开，预处理结束后，CLK信号为高电平，MN3管和MN4管导通，电容C1-C9上的电荷全部经MN3管和MN4管释放至地端，清空电容C1-C9中的电荷，极板电压Vtn和Vtp置为0；
Tin控制着PMOS管MP6、Tip控制着PMOS管MP5，CLK处于低电平时，Tin和Tip均处于低电平，MP5管和MP6管导通，分别对输出电容C1-C8和C9充电，电容C1-C8上的电压和电容C9上的电压线性递增；电容C1-C8上的电压Vtn与电容C9上的电压Vtp充电速率分别与电容值大小有关；开关K1-K8在不同状态时，电容C1-C8连接方式存在着不同状态(Kx导通时，Cx连接输出接口；Kx断开时，Cx与输出接口断开)，电容C1-C8上的电压Vtn充电速率呈现不同状态；
如图5所示，具体实施中轨对轨电压比较器由偏置电路、高电平比较电路、放大电路和低电平比较电路组成；
偏置电路PMOS管MP7接收电流偏置电路的Vp信号，通过PMOS管MP7与MP8和MP15构成两路电流镜为高电平比较电路、低电平比较电路、放大电路产生恒流源偏置；NMOS管MN6与偏置电路NMOS管MN5构成电流镜；NMOS管MN23与NMOS管MN5构成电流镜；
NMOS管MN6作为高电平比较电路的尾电流源，从而为高电平比较电流提供恒定的电流偏置；NMOS管MN7和MN8作为高电平比较电路的输入对管，连接时间预处理电路的输出信号Vtp和Vtn；PMOS管MP9和MP10作为高电平比较电路的负载管，PMOS管MP9与MP11，MP10与MP12组合成两组电流镜结构，MP11管和MP12管漏极分别连接MP9管和MP10管的漏极，构成正反馈网络，调节高电平比较电路的比较速度；高电平比较器路用作对极板电压Vtp和Vtn处于为高电平段时进行比较；
PMOS管MP15作为低电平比较电路的尾电流源，从而为低电平比较电路提供恒定的电流偏置；PMOS管MP16和MP17作为低电平比较电路的输入对管，连接时间预处理电路的输出信号Vtp和Vtn；NMOS管MN17和MN18作为低电平比较电路的负载管，NMOS管MN17与MN19，MN18与MN20组合成两组电流镜结构，MN19管和MN20管漏极分别连接MN17管和MN18管的漏极，构成正反馈网络，调节低电平比较电路的比较速度；低电平比较器路用作对极板电压Vtp和Vtn处于为低电平段时进行比较；
PMOS管MP13和MP14分别与MP10管和MP9管构成电流镜结构，即电流拷贝A模块，拷贝高电平比较电路两端支路电流；NMOS管MN9-MN12和MN13-MN16分别构成Cascode电流镜，接收MP13管和MP14管拷贝的支路电流，并镜像至电流作差器模块中；NMOS管MN21和MP22分别与MN17管和MN18管构成电流镜结构，即电流拷贝B模块，拷贝低电平比较电路两端支路电流，镜像至电流作差器模块中；对于PMOS管MP18和MP19构成电流镜对高/低电平比较电路中的支路电流进行线性处理；PMOS管MP20和NMOS管MN23组成二级CS放大器，放大高/低电平比较电路的比较结果；
如图6所示，3-8译码器由4个双端与门AND6-AND9、8个三端或门OR1-OR8组成；
3-8译码器的输入端连接外界输入控制信号D0-D2，3-8译码器的输出端分别与时间与放大电路的8个逻辑控制开关K1-K8相连；输入控制信号D0-D1、D1-D2、D0-D2分别连接三个与门AND6、AND7、AND8；两个与门AND7和AND8输出作为AND9的输入端；或门OR1三端输入均接高电平，输出信号Y1始终置位高电平；其余七个或门OR2-OR8的输入端与控制信号D0-D2、四个AND6-AND9的输出端进行逻辑连接；所述8个或门OR2-OR8的输出Y1-Y8分别作为3-8译码器的输出接口，并作为时间预处理电路的8个控制逻辑开关的输入接收端；
如图7所示，电流偏置电路由一个运算放大器、两个PMOS管MP21-MP22、两个NMOS管MN24-MN25和一个电阻组成；
电流偏置电路中运算放大器的负端接收外界的基准电压Vref，正端接收反馈网络中电阻R上的电压，输出端连接PMOS管MP1；PMOS管MP21用作功率管，连接电阻R以产生电流，MP21上栅压作为输出端Vb为时间预处理电路提供恒定的偏压；PMOS管MP22连接PMOS管MP21，镜像拷贝PMOS管MP21上的电流；NMOS管MN24-MN25组合成电流镜，镜像PMOS管MP25上电流，输出Vp为轨到轨比较器提供恒定的电流偏置；
接下来将对本发明的可编程高精度高动态范围的时间放大器电路各模块的功能和工作原理进行描述。
该可编程高精度高动态范围的时间放大器电路的相位检测电路模块将输入START-STOP信号时间间隔转换为脉冲信号DN，其脉冲宽度是START-STOP信号的时间间隔和相位检测电路的死区时间之和，其中相位检测电路死区时间为固定值；
相位检测电路模块根据外部输入START-STOP信号时间间隔不同，产生脉冲宽度与输入START-STOP信号时间间隔呈线性关系的脉冲信号DN，DN信号提供给时间预处理电路模块；
相位检测电路模块的工作原理是：采用信号相位跟随技术，可根据外部输入START信号和STOP信号的时间间隔不同，产生相应的脉冲信号。
具体地，设置第一NMOS管MN1和第二NMOS管MN2的宽长比相等，设置第一PMOS管MP1和第二PMOS管MP2的宽长比相等，PMOS管PN1-PN2宽长比是NMOS管MN1-MN2宽长比1.8倍。当输入端START和STOP同时为低电平时，MP1管和MP2管导通，MN1和MN2断开，输出为高电平。当输入端START和STOP同时为高电平时MP1管和MP2管断开，MN1管和MN2管导通，输出为低电平。当输入端START和STOP电平高低不一致时，输出保持上一阶段状态。
设置INV1和INV2中的NMOS管宽长比相等，INV1和INV2中的PMOS管宽长比相等，PMOS管宽长比是NMOS管宽长比1.8倍，调节INV1或INV2中NMOS管和PMOS管的宽长比以修改相位检测电路的死区时间。
BUF2的输出端DN作为时间预处理电路输入信号，AND2和BUF3作为AND1和BUF2的匹配电路，实际中的输出端DP作为空端，不作为其他模块的输入连接端。
相位检测电路有效地改善了在输入信号START-STOP的时间间隔处于较小范围内，比较器放大失真的问题。对时间预处理电路接收信号的时间间隔进行拉宽处理，从而时间放大器对低输入范围内的时间间隔有着更精准的放大。
时间预处理电路模块根据相位检测电路输出的脉冲DN信号和3-8译码器模块输出的逻辑控制Y1-Y8信号，产生Tin，Tip，CLK三个内部信号，调节充放电电容的大小，固定充放电电流的情况，改变电流对电容充放电速率，产生不同的Vtp变化斜率，使Vtp变化斜率随着电容值降低而增大。脉冲信号DN控制电流源开关控制对电容充放电时间，从而控制电容上Vtn和Vtp的电压值，电压Vtn和Vtp随DN脉冲宽度增大在一定范围内呈线性增大；
时间预处理电路模块的工作原理是：根据外部输入控制信号Y1-Y8，改变支路上电容的大小，进而改变极板电压的充电速率，从而实现时间放大器的放大倍数可编程。
DN信号由低电平跳变到高电平时，Tin，Tip，CLK信号随后一起由低电平跳变到高电平，DN信号由高电平跳变到低电平时，Tin随后发生由低电平跳到高电平，Tip和CLK是在固定的时间间隔由低电平跳变到低电平，设定固定的时间间隔T＝6*TinMAX(TinMAX为最大的输入动态范围时间)。
电容C1-C8上的电压Vtn与电容C9上的电压Vtp充电速率分别与电容值大小有关，逻辑控制开关K1-K8处于不同状态时，电容C1-C8连接到地存在着不同状态，电容C1-C8上的电压Vtn充电速率呈现不同状态。在相同的电流源输入时，Vtp与Vtn充电时变化的斜率比＝(Y1C1+Y2C2+…+Y8C8)/Y9C9。其中，Y1-8为高电平时取1，为低电平时取0。(例如，开关管K1导通，电容C1会作用于充放电支路中。Y9设定为高电平，开关K9处于一直导通状态。电容C1-C8并联连接，总电容C为开关导通时对应的电容值之和)。
引入放大倍数可编程技术的另一个好处是使输入信号时间间隔能够随着动态可调。在放大倍数比较低的情况下，能够满足更宽范围的输入时间间隔的信号放大。
轨对轨电压比较器电路模块采用高电平比较和低电平比较双模式。在Vtn信号和Vtp信号处于低电平段时，低电平比较电路占主导；在Vtn信号和Vtp信号处于高电平段时，高电平比较电路占主导，实现对输入信号全电压段比较。另一方面，轨对轨电压比较电路误差低，响应速度快。轨对轨电压比较器输出为脉冲信号Out，且脉冲宽度为是DN信号脉宽宽度的整数倍，放大的倍数由3-8译码器的输出Y1-Y9决定；
轨对轨电压比较模块的工作原理是：根据极板电压Vtn和Vtp的不同，对极板电压Vtn和极板电压Vtp的大小进行比较，产生比较后的输出信号Out。
具体地，设置MP7管与MP8管的宽长比相等，设置MP15管的宽长比是MP7管的5倍，设置MN6管的宽长比是MN5管的5倍，设置MN23管与MN5管的宽长比相等。设置MP13管与MP10管的宽长比相等，设置MP14管与MP9管的宽长比相等，设置MN9-MN16管的宽长比相等，设置MN22管与MN18管的宽长比相等，设置MN21管与MN17管的宽长比相等，设置MP18管与MP20管的宽长比相等。
当极板电压Vtn大于极板电压Vtp，轨对轨电压比较器输出Out为低电平，当极板电压Vtn小于极板电压Vtp时，轨对轨电压比较器的输出Out为高电平。时间预处理电路输出Vtn和Vtp信号在充电状态时，Vtp信号的充电速率大于Vtn，极板电压Vtp大于极板电压Vtn，比较器的输出Out为高电平。在Tin由低电平到高电平突变后，极板电压Vtp保持不变，Tip为低电平继续对电容C1-C8充电，当极板电压Vtn大于极板电压Vtp时，比较器的输出Out为低电平。
比较器最终产生一个脉冲输出信号Out，其脉冲宽度为极板电压Vtn从电压为0到Vtp所需的时间宽度，即为时间放大器的放大后的输出时间宽度。
本发明在实现时间放大倍数可调的同时，利用恒定电流源对电容充电线性度高的特性，实现了放大倍数高精度的要求。因此本发明更适用于高分辨率量化的流水线式TDC。
接下来将对本发明的可编程高精度高动态范围的时间放大器电路仿真结果进行描述。另外，对图8所示的未应用本发明所用技术的时间放大器电路也进行了相同条件下的仿真，以对照说明，从而体现本发明所用技术的优势。仿真时，图8所示的时间放大器电路与本发明仿真环境和电路工艺均被设置为相同条件。
使用Cadence Specrte仿真器，设定输入START信号和STOP信号时间间隔从0ns到4ns，本发明技术电路仿真设定3-8译码器输入D2-D0＝100，放大倍数设定为4，Trans仿真波形如图9所示。Tin是输入START信号和STOP信号的时间间隔，Tout是输出的脉冲信号脉宽宽度。图中上部实线表示本发明电路的波形，下部实线表示未使用本发明技术电路的波形。仿真结果显示，在时间间隔Tin为0ns～1ns情况下，本发明技术电路的放大倍数稳定时是4倍，而未使用本发明技术电路的放大倍数稳定在2倍，在时间间隔Tin为1ns～4ns情况下，未采用本发明技术电路随着时间间隔增大，放大倍数出现严重失真，采用本发明技术电路放大倍数继续保持不失真。在保证放大倍数不失真下，本发明技术电路的输入时间间隔是未使用本发明技术电路的400％，提升效果明显。本发明技术电路适用于高动态范围输入的时间放大。
设定3-8译码器输入D2-D0分别为010，100，110。设定输入START-STOP时间间隔从0ns到4ns，未采用本技术时间放大器无法实现时间放大增益可编程功能，仅对采用本技术电路进行Trans仿真，仿真波形如图10所示。当3-8译码器输入D2-D0为010、100、110时，采用本技术电路的放大倍数分别为2、4、6。在110情况下放大倍数大，有效地放大输入间隔范围有所降低，其范围为0ns-2.6ns。
本发明提出的可编程高精度高动态范围的时间放大器电路可以用于流水线式TDC和两步式TDC中。

Claims (6)

1.一种可编程高精度高动态范围的时间放大器电路，其特征在于，包括：相位检测电路、时间预处理电路、轨对轨电压比较器、3-8译码器、电流偏置电路；
所述相位检测电路提取所输入的START-STOP阶跃信号的时间间隔，并产生脉冲宽度与时间间隔相对应的脉冲信号DN，从而对所输入的START-STOP阶跃信号进行整形，得到期望的脉冲信号DN；
所述时间预处理电路根据所述脉冲信号DN控制电流源开关导通或断开以对电容充放电，使得两条支路上的充电电流恒定且相等，并在两条支路上产生两组斜坡信号，再根据所述3-8译码器发送的逻辑控制信号调节其中一条支路上的充放电电容C1-C8大小，以改变相应支路上的一组斜坡信号的变化斜率，从而对两条支路上电压相等时所需的充电时间进行控制；
所述轨对轨电压比较器在偏置信号Vp的作用下，对改变后的两组斜坡信号进行全电压范围比较，得到的比较输出信号即为时间放大器的放大结果；
所述3-8译码器对3位二进制的输入信号进行译码并生成8位温度码Y1-Y8，从而为所述时间预处理电路的电容控制开关K1-K8提供逻辑控制信号；
所述电流偏置电路对所输入的基准电压转换成基准电流，并分别为所述时间预处理电路和所述轨对轨电压比较器提供恒定的偏置信号Vb和Vp。
2.如权利要求1所述的可编程高精度高动态范围的时间放大器电路，其特征在于：
所述相位检测电路的两个PMOS管MP1、MP2以及两个NMOS管MN1、MN2串联构成双端反相器，用于确定输入信号START或STOP上升沿到来时的时间节点；
所述相位检测电路设置有两个首尾串连的反相器INV1与INV2并用于调节所述相位检测电路的死区时间，第一反相器INV1输入端接收双端反相器确定的时间节点，第一反相器INV1的输出端与第三反相器INV3的输入端相连，所述第三反相器INV3用于对第一反相器INV1的输出信号进行反相；
所述相位检测电路设置有第一缓冲器BUF1并用于接收所述第三反相器INV3反相后的信号，以增强驱动能力；
所述相位检测电路设置有两个与门AND1、AND2并分别将输入信号START与第一缓冲器BUF1的输出信号以及输入信号STOP与第一缓冲器BUF1的输出信号进行与逻辑操作，第二缓冲器BUF2、第三缓冲器BUF3的输入端分别接收两个与门AND1、AND2的输出信号，以增强驱动能力；
所述相位检测电路输出的脉冲信号DN作为时间预处理电路的输入信号。
3.如权利要求1所述的可编程高精度高动态范围的时间放大器电路，其特征在于：
所述时间预处理电路的输入端与所述相位检测电路的输出端相连；
所述时间预处理电路的三个通道共同接收所述脉冲信号DN；其中，在第一个通道中，所述脉冲信号DN与高电平进行逻辑与操作，输出的信号Tin作为第四PMOS管MP6的输入；在第二个通道中，所述脉冲信号DN作为两个D触发器DRR1和DRR2的CK端的输入信号，从而实现对VDD高电平进行采样，两个D触发器DRR1和DRR2的输出端分别连接两个与门AND4和AND5的一端；在第三个通道中，所述脉冲信号DN分别输入到两个与门AND4和AND5的另一端，两个与门AND4和AND5的输出端分别作为第三PMOS管MP5和两个NMOS管MN3、MN4的输入端；
所述时间预处理电路中的逻辑开关K9处于常导通状态；
所述时间预处理电路中的两个PMOS管MP5-MP6以及两个NMOS管MN3-MN4控制所述时间预处理电路中内部的恒流源以对电容C1-C9的充放电，并产生电容C1-C9上的极板电压Vtp和Vtn；其中，第九电容C9为所述时间预处理电路中另一条支路上的充放电电容。
4.如权利要求1所述的可编程高精度高动态范围的时间放大器电路，其特征在于：
所述时间预处理电路的输出作为轨对轨电压比较器的输入；
所述轨对轨电压比较器接收所述电流偏置电路的偏置信号Vp，从而为所述轨对轨电压比较器中的高电平比较电路、低电平比较电路、放大电路提供恒流源偏置；
所述高电平比较电路接收所述时间预处理电路输出的极板电压Vtp和Vtn，用于对处于高电平段时的极板电压Vtp和Vtn进行比较；
所述低电平比较电路也接收所述时间预处理电路输出的极板电压Vtp和Vtn，用于对处于低电平段时的极板电压Vtp和Vtn进行比较；
所述放大电路中的电流拷贝A模块拷贝所述高电平比较电路的负载电流；
所述放大电路中的电流拷贝B模块拷贝所述低电平比较电路的负载电流；
所述放大电路中的Cascode电流镜对所述电流拷贝A模块的所拷贝的负载电流进行镜像；
所述放大电路中的电流作差电路用于对所述电流拷贝A模块和电流拷贝B模块的所拷贝的负载电流进行线性处理，并产生变化的电压；
所述放大电路中的二级CS放大器接收所述电流作差电路产生的变化电压。
5.如权利要求1所述的可编程高精度高动态范围的时间放大器电路，其特征在于：
所述3-8译码器的输入端接收外界输入的控制信号D2-D0；其中，控制信号D0-D1、D1-D2、D0-D2分别连接所述3-8译码器中的三个与门AND6、AND7、AND8；
两个与门AND7和AND8的输出端连接第四与门AND9的输入端；
所述3-8译码器中的第一或门OR1的三个输入端均接高电平；第一或门OR1的输出信号Y1始终置为高电平；其余七个或门OR2-OR8的输入端与所述控制信号D2-D0、四个AND6-AND9的输出端进行逻辑连接；
八个或门OR1-OR8的输出端Y1-Y8分别作为3-8译码器的输出端，所述3-8译码器的输出端连接所述电容控制开关K1-K8，以控制电容C1-C8连接状态。
6.如权利要求1所述的可编程高精度高动态范围的时间放大器电路，其特征在于：
所述电流偏置电路中运算放大器的负端接收外界提供的基准电压Vref，运算放大器的正端接收反馈网络中电阻R上的电压，运算放大器的输出端连接第一PMOS管MP21的栅极；
所述第一PMOS管MP21作为功率管，并连接所述电阻R以产生恒定电流，所述第一PMOS管MP21上栅压作为偏置信号Vb并为所述时间预处理电路提供恒定的电流偏置；
所述电流偏置电路中第二PMOS管MP22的栅极连接所述第一PMOS管MP21的栅极，用于镜像拷贝所述第一PMOS管MP21上的电流；
所述电流偏置电路中的两个NMOS管MN24、MN25组合成电流镜，用于镜像所述第二PMOS管MP22上的电流，并产生偏置信号Vp，从而为所述轨到轨电压比较器提供恒定的电流偏置。
CN202110535029.XA 2021-05-17 2021-05-17 一种可编程高精度高动态范围的时间放大器 Active CN113162566B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110535029.XA CN113162566B (zh) 2021-05-17 2021-05-17 一种可编程高精度高动态范围的时间放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110535029.XA CN113162566B (zh) 2021-05-17 2021-05-17 一种可编程高精度高动态范围的时间放大器

Publications (2)

Publication Number Publication Date
CN113162566A true CN113162566A (zh) 2021-07-23
CN113162566B CN113162566B (zh) 2022-12-06

Family

ID=76876165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110535029.XA Active CN113162566B (zh) 2021-05-17 2021-05-17 一种可编程高精度高动态范围的时间放大器

Country Status (1)

Country Link
CN (1) CN113162566B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113595554A (zh) * 2021-07-26 2021-11-02 合肥工业大学 一种高精度的电压-时间转换器
CN114267395A (zh) * 2021-11-19 2022-04-01 成都博尔微晶科技有限公司 编程脉宽调节电路、调节方法、编程电路及快闪存储器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120026028A1 (en) * 2010-07-29 2012-02-02 Industry-Academic Cooperation Foundation, Yonsei University Time-to-digital converter and operating method
US20130249627A1 (en) * 2012-03-23 2013-09-26 Postech Academy- Industry Foundation Time difference amplifier and amplification method using slew rate control
US9285778B1 (en) * 2015-08-18 2016-03-15 Cadence Design Systems, Inc. Time to digital converter with successive approximation architecture
US20170194972A1 (en) * 2014-12-25 2017-07-06 Kabushiki Kaisha Toshiba Time to digital converter, phase difference pulse generator, radio communication device, and radio communication method
CN107659280A (zh) * 2017-11-14 2018-02-02 睿力集成电路有限公司 一种时间放大器和半导体存储器
CN107968649A (zh) * 2017-11-13 2018-04-27 东南大学 一种高精度数字时间转换器及其控制方法
CN109450398A (zh) * 2018-09-30 2019-03-08 南京邮电大学 一种可编程时间放大器
CN111030698A (zh) * 2019-12-08 2020-04-17 复旦大学 具有离散增益之电压时间转换器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120026028A1 (en) * 2010-07-29 2012-02-02 Industry-Academic Cooperation Foundation, Yonsei University Time-to-digital converter and operating method
US20130249627A1 (en) * 2012-03-23 2013-09-26 Postech Academy- Industry Foundation Time difference amplifier and amplification method using slew rate control
US20170194972A1 (en) * 2014-12-25 2017-07-06 Kabushiki Kaisha Toshiba Time to digital converter, phase difference pulse generator, radio communication device, and radio communication method
US9285778B1 (en) * 2015-08-18 2016-03-15 Cadence Design Systems, Inc. Time to digital converter with successive approximation architecture
CN107968649A (zh) * 2017-11-13 2018-04-27 东南大学 一种高精度数字时间转换器及其控制方法
CN107659280A (zh) * 2017-11-14 2018-02-02 睿力集成电路有限公司 一种时间放大器和半导体存储器
CN109450398A (zh) * 2018-09-30 2019-03-08 南京邮电大学 一种可编程时间放大器
CN111030698A (zh) * 2019-12-08 2020-04-17 复旦大学 具有离散增益之电压时间转换器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Z. WANG等: "A pipeline time-to-digital converter with a programmable time amplifier", 《2018 IEEE SYMPOSIUM ON COMPUTER APPLICATIONS & INDUSTRIAL ELECTRONICS (ISCAIE)》 *
魏星 陈柱佳 李威 黄志洪 杨海钢: "基于新型时间放大器流水线时间数字转换器", 《太赫兹科学与电子信息学报》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113595554A (zh) * 2021-07-26 2021-11-02 合肥工业大学 一种高精度的电压-时间转换器
CN113595554B (zh) * 2021-07-26 2023-06-16 合肥工业大学 一种高精度的电压-时间转换器
CN114267395A (zh) * 2021-11-19 2022-04-01 成都博尔微晶科技有限公司 编程脉宽调节电路、调节方法、编程电路及快闪存储器

Also Published As

Publication number Publication date
CN113162566B (zh) 2022-12-06

Similar Documents

Publication Publication Date Title
KR100377064B1 (ko) 적응바이어서회로및공통모드궤환회로를갖는완전차동폴디드캐스코드씨모오스(ｃｍｏｓ)오피앰프(ｏｐａｍｐ)회로
CN113162566B (zh) 一种可编程高精度高动态范围的时间放大器
CN112448576A (zh) 一种正负电压电荷泵电路、芯片及通信终端
US11095300B2 (en) Reduced noise dynamic comparator for a successive approximation register analog-to-digital converter
US20200067499A1 (en) Comparison circuit
CN105187039A (zh) 一种cmos栅压自举开关电路
CN110568896B (zh) 比较器、集成电路和方法
CN109428567B (zh) 一种实现占空比调整的装置
JP3597812B2 (ja) 擬似差動増幅回路及び擬似差動増幅回路を使用したａ／ｄ変換器
TW201622346A (zh) 取樣電路與取樣方法
CN114257222A (zh) 一种单时钟控制高速比较器电路
CN112910447A (zh) 一种低功耗的轨至轨输入摆幅的比较器电路
CN117214514A (zh) 过零检测电路
US9755588B2 (en) Signal output circuit
CN117215361A (zh) 一种斜坡电压产生电路及波形数字化系统
Megawer et al. An adaptive slew rate and dead zone ring amplifier
US20210203277A1 (en) Highly linear time amplifier with power supply rejection
CN113644901B (zh) 一种高速比较器电路
CN112953420B (zh) 一种输入管处于线性区的动态运算放大器电路
CN113422594B (zh) 一种动态比较器
CN215682235U (zh) 电路和比较器
TWI322565B (en) Automatic-gain control circuit
Gharabaghlo et al. High resolution CMOS voltage comparator for high speed SAR ADCs
CN113595554B (zh) 一种高精度的电压-时间转换器
Gaude et al. Design and Simulation of Comparator Architectures for Various ADC Applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant