CN113161383A - 一种三维相变存储器及其制备方法 - Google Patents

一种三维相变存储器及其制备方法 Download PDF

Info

Publication number
CN113161383A
CN113161383A CN202110334457.6A CN202110334457A CN113161383A CN 113161383 A CN113161383 A CN 113161383A CN 202110334457 A CN202110334457 A CN 202110334457A CN 113161383 A CN113161383 A CN 113161383A
Authority
CN
China
Prior art keywords
phase change
change memory
conductive line
constant value
sidewalls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110334457.6A
Other languages
English (en)
Other versions
CN113161383B (zh
Inventor
鞠韶复
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority to CN202110334457.6A priority Critical patent/CN113161383B/zh
Publication of CN113161383A publication Critical patent/CN113161383A/zh
Application granted granted Critical
Publication of CN113161383B publication Critical patent/CN113161383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种三维相变存储器及其制备方法，三维相变存储器包括：沿第一方向延伸的第一导电线，沿与第一方向相交的第二方向延伸的第二导电线，以及沿第三方向设置于第一导电线和第二导电线相交处的相变存储组件；第三方向垂直于第一方向和第二方向；相变存储组件包括：相变存储单元和定值电阻单元，其中，相变存储单元包括：在第一导电线和第二导电线之间沿第三方向上依次堆叠分布的选通元件和相变存储元件，其中，相变存储元件用于基于第一导电线和第二导电线之间的电压差发生相变而存储数据，选通元件用于控制相变存储元件与第一导电线和第二导电线之间的导电连接；定值电阻单元与相变存储元件并联连接。

Description

一种三维相变存储器及其制备方法
技术领域
本发明涉及存储器技术领域，尤其涉及一种应用于深度神经网络计算的三维相变存储器及其制备方法。
背景技术
人工智能神经网络是由大量处理单元互联组成的非线性、自适应信息处理系统。目前，深度神经网络大多在冯·诺依曼架构上运行。在冯·诺依曼架构中，计算单元与存储单元分离，信息处理过程数据在存储单元与计算单元来回传输，在当内存容量指数级增加以后，CPU与内存之间的数据传输带宽将成为瓶颈。因此，基于相变存储器(PCM)的非冯·诺依曼架构应运而生。
非冯·诺依曼架构没有将存储和计算过程分开，因此能耗更低。其利用相变材料在晶态、非晶态之间相互转换时表现出的导电性差异来存储数据，具有存储速度快、可靠性高的优势。随着深度神经网络技术对集成度和数据存储密度需求的不断提高，普通的二维存储器件越来越难以满足要求，这使得能够在三维空间垂直堆叠的三维(3D)存储器逐渐成为本领域的重要研究方向。
发明内容
有鉴于此，本发明实施例为解决背景技术中存在的至少一个问题而提供一种三维相变存储器。
为达到上述目的，本发明的技术方案是这样实现的：
上述方案中，所述相变存储元件的形状为矩形柱且所述矩形柱的侧壁沿所述第三方向延伸，所述侧壁包括垂直于所述第二方向的第一组侧壁以及垂直于所述第一方向的第二组侧壁，所述定值电阻单元包括位于所述第一组侧壁外侧的第一组定值电阻元件和位于所述第二组侧壁外侧的第二组定值电阻元件。
上述方案中，所述第一组定值电阻元件的上表面与所述第二导电线的下表面接触，所述第二组定值电阻元件包括延伸至所述第二导电线的侧壁的连接部，且所述第二组定值电阻元件通过连接部与所述第二导电线的侧壁接触。
上述方案中，所述定值电阻单元的材料包括金属氮化物。
上述方案中，所述金属氮化物包括氮化钛、氮化钨或氮化钽中的一种或多种。
上述方案中，所述定值电阻单元沿垂直于所述侧壁所在平面的方向上的厚度为1-10nm。
上述方案中，还包括：衬垫层，所述衬垫层包括位于所述第一组侧壁与所述第一组定值电阻元件之间的第一组衬垫元件和位于所述第二组侧壁与所述第二组定值电阻元件之间的第二组衬垫元件，所述第二组衬垫元件的上表面所在的位置低于所述第二导电线的上表面所在的位置，且不低于所述相变存储元件的上表面所在的位置。
本发明实施例还提供了一种三维相变存储器的制备方法，所述方法包括：
形成沿第一方向延伸的第一导电线；
形成相变存储组件，所述相变存储组件包括相变存储单元和定值电阻单元，所述相变存储单元包括在所述第三方向上堆叠分布的选通元件和相变存储元件；
形成沿第二方向延伸的第二导电线；其中，
所述相变存储元件用于基于所述第一导电线和所述第二导电线之间的电压差发生相变而存储数据；所述选通元件用于控制所述相变存储层与所述第一导电线和所述第二导电线之间的导电连接；所述定值电阻单元与所述相变存储元件在所述第二导电线与所述选通元件之间并联连接。
上述方案中，所述形成相变存储组件，包括：
形成所述相变存储元件与第一组定值电阻元件，所述相变存储元件的形状为矩形柱且所述矩形柱的侧壁沿所述第三方向延伸，所述侧壁包括垂直于所述第二方向的第一组侧壁以及垂直于所述第一方向的第二组侧壁，所述第一组定值电阻元件位于所述第一组侧壁外侧；
形成第二组定值电阻元件，所述第二组定值电阻元件位于所述第二组侧壁外侧，所述第一组定值电阻元件与所述第二组定值电阻元件构成所述定值电阻元件；
形成选通元件，所述选通元件与所述相变存储元件在所述第三方向上堆叠分布。
上述方案中，所述定值电阻单元的材料包括金属氮化物。
上述方案中，所述金属氮化物包括氮化钛、氮化钨或氮化钽中的一种或多种。
上述方案中，所述定值电阻单元沿垂直于所述矩形柱的侧壁所在平面的方向上的厚度为1-10nm。
上述方案中，还包括：
形成衬垫层，所述衬垫层包括位于所述第一组侧壁与所述第一组定值电阻元件之间的第一组衬垫元件和位于所述第二组侧壁与所述第二组定值电阻元件之间的第二组衬垫元件，所述第二组衬垫元件的上表面所在的位置低于所述第二导电线的上表面所在的位置，且不低于所述相变存储层的上表面所在的位置。
本发明实施例所提供的三维相变存储器，包括：沿第一方向延伸的第一导电线，沿与所述第一方向相交的第二方向延伸的第二导电线，以及沿第三方向设置于所述第一导电线和所述第二导电线相交处的相变存储组件；所述第三方向垂直于所述第一方向和所述第二方向；所述相变存储组件包括相变存储单元和定值电阻单元，所述相变存储单元包括在所述第三方向上堆叠分布的选通元件和相变存储元件，所述相变存储元件用于基于所述第一导电线和所述第二导电线之间的电压差发生相变而存储数据，所述选通元件用于控制所述相变存储元件与所述第一导电线和所述第二导电线之间的导电连接；其中，所述定值电阻单元与所述相变存储元件在所述第二导电线与所述选通元件之间并联连接。
如此，采用上述三维相变存储器结构，能够实现低干扰信号敏感度、更快读写速度以及更大的存储密度，从而承载更高级别的人工智能神经网络计算；此外，采用上述三维相变存储器结构，选通元件能够同时控制相变存储元件与定值电阻单元，定值电阻单元不需要额外的控制，避免了复杂的器件结构与操作工艺。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1为本发明实施例提供的三维相变存储器的结构示意图；
图2A-2B分别为本发明实施例提供的三维相变存储器分别沿XX’和YY’的垂直剖面图；
图3为本发明实施例提供的三维相变存储器沿ZZ’的水平剖面结构示意图；
图4为本发明实施例提供的三维相变存储器的制备方法的流程示意图；
图5为本发明实施例提供的三维相变存储器的制备方法中部分步骤的具体工艺流程的示意图；
图6为本发明另一实施例提供的三维相变存储器的制备方法的流程示意图；
图7A-7N为图6对应的三维相变存储器的制备方法中各工艺环节的结构示意图；
图8A-8D为第一组衬垫元件预层与第一组定值电阻元件预层的具体形成工艺示意图；
图9A-9B为第一组侧墙元件预层的具体形成工艺示意图；
图10A-10E为第二组衬垫元件和第二组定值电阻元件的具体形成工艺示意图；
图11A-11B为第二组侧墙元件的具体形成工艺示意图；
图12为本发明实施例提供的三维相变存储器的整体架构示意图。
各附图标记对应的部件名称：
100三维相变存储器，101第一导电线，102第二导电线，130相变存储组件，131相变存储单元，110选通元件，120相变存储元件，132定值电阻单元，160衬垫层，170侧墙层，191第一填充层，192第二填充层。
具体实施方式
下面将参照附图更详细地描述本发明公开的示例性实施方式。虽然附图中显示了本发明的示例性实施方式，然而应当理解，可以以各种形式实现本发明，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本发明，并且能够将本发明公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本发明必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
在下文的描述中使用的，术语“三维存储器”是指具有如下存储单元的半导体器件：所述存储单元垂直布置在横向取向的衬底上，以使得所述存储单元的数量在垂直方向上相对于衬底提高。如本文使用的，术语“垂直/垂直地”表示标称地垂直于衬底的横向表面。
人工智能神经网络计算需要针对超大数据量进行准确、快速的计算，其对于干扰信号异常敏感。三维相变存储器在10E4赫兹的工作频率以下的低频干扰信号以及阻值波动等均限制了三维相变存储器在人工智能神经网络计算中的应用。
本发明实施例提供了一种三维相变存储器100，图1为本发明实施例提供的三维相变存储器100的结构示意图。如图1所示，所述三维相变存储器100包括：沿第一方向延伸的第一导电线101，沿与所述第一方向相交的第二方向延伸的第二导电线102，以及沿第三方向设置于所述第一导电线和所述第二导电线相交处的相变存储组件130；所述第三方向垂直于所述第一方向和所述第二方向；所述相变存储组件130包括相变存储单元131和定值电阻单元132，所述相变存储单元131包括在所述第三方向上堆叠分布的选通元件110和相变存储元件120，所述相变存储元件120用于基于所述第一导电线101和所述第二导电线102之间的电压差发生相变而存储数据，所述选通元件110用于控制所述相变存储元件120与所述第一导电线101和所述第二导电线102之间的导电连接；其中，所述定值电阻单元132与所述相变存储元件120在所述第二导电线102与所述选通元件110之间并联连接。
在一些实施例中，如图1所示，所述相变存储元件120包括相变存储层121，所述相变存储层121可以基于对其所做的加热和淬火，发生晶相与非晶相之间的转换，进而利用上述非晶相与晶相的电阻率之差，实现0和1两种存储状态。所述选通元件110包括选通层112，所述选通层112与所述相变存储层121沿第三方向串联连接，所述选通层112用于控制相变存储层121与第一导电线101和第二导电线102之间的导电连接。
所述定值电阻单元132在三维存储器的存储过程中阻值是恒定不变的。在进行读操作时，并联连接于所述相变存储元件120两端的定值电阻单元132，提供非晶状态下相变存储层的替代导电通路。这样的设置能够弱化相变存储层的阻值波动、低频干扰信号等对读操作的影响，进而满足人工智能神经网络计算要求。
在一些实施例中，如图1所示，所述相变存储元件120包括沿第三方向堆叠分布的相变存储层121和上电极122，所述上电极122位于所述相变存储层121与所述第二导电线102之间，所述上电极122用于电连接所述相变存储层121与所述第二导电线102。在一些实施例中，如图1所示，所述选通元件110包括沿第三方向堆叠分布的下电极111、选通层112和中间电极113，所述下电极111和中间电极113分别用于电连接所述选通层112与所述第一导电线101和所述选通层112与所述相变存储层121。
在实际操作中，所述相变存储层121的材料可以为硫族化合物，例如可以为锗-锑-碲(Ge-Sb-Te，GST)材料或铟-锑-碲(In-Sb-Te，IST)材料等等，具体的，例如，相变存储层的材料可以为Ge2Sb2Te5、Ge1Sb4Te7、In2Sb2Te5或In1Sb2Te4等等。所述选通层112的材料可以为硫系材料，示例性的，例如，所述选通层的材料可以为Ge-Se、Si-Te、C-Te、B-Te、Ge-Te、Al-Te、Ge-Sb-Te、Ge-Sb、Bi-Te、As-Te、Sn-Te、Ge-Te-Pb或Ge-Se-Te等等。所述上电极、中间电极和下电极中的每者可以包括导电材料，所述导电材料包括但不限于W、Co、Cu、Al、碳、多晶硅、掺杂硅、硅化物或其任何组合。在一些实施例中，上电极、中间电极和下电极中的每者包括碳，例如非晶碳(a-C)、碳纳米管等。
在上述实施例中，所述选通元件和所述相变存储元件为沿第三方向按照选通元件、相变存储元件的顺序堆叠串联，应当理解，上述串联方式仅为一种可行的实施方式的举例，实际上，所述选通元件和所述相变存储元件也可以沿第三方向按照相变存储元件、选通元件的顺序堆叠串联。
图2A和图2B分别为本发明实施例提供的三维相变存储器沿X-X’和沿Y-Y’的垂直剖面结构示意图(第一填充层191未示出)，下面结合图2A和图2B对本发明实施例提供的三维相变存储器100的结构进行进一步说明。如图2A-2B所示，所述相变存储元件120的形状为矩形柱且所述矩形柱的侧壁沿所述第三方向延伸，所述矩形柱的侧壁包括垂直于所述第二方向的第一组侧壁151(示于图2A中)以及垂直于所述第一方向的第二组侧壁152(示于图2B中)，所述定值电阻单元132包括位于所述第一组侧壁151外侧的第一组定值电阻元件132-1(示于图2A中)和位于所述第二组侧壁152外侧的第二组定值电阻元件132-2(示于图2B)。
在一些实施例中，如图2A所示，所述第一组定值电阻元件132-1的上表面与所述第二导电线102的下表面接触，如图2B所示，所述第二组定值电阻元件132-2包括延伸至所述第二导电线102的侧壁的连接部CT，且所述第二组定值电阻元件132-2通过连接部CT与所述第二导电线102的侧壁接触。
在一些实施例中，所述定值电阻单元132的材料包括金属氮化物，在一些具体的实施例中，所述第一组定值电阻元件132-1和/或所述第二组定值电阻元件132-2的材料包括金属氮化物。在实际操作中，所述定值电阻单元132的材料包括氮化钛、氮化钨或氮化钽中的一种或多种。
在实际操作中，若定值电阻单元与所述相变存储元件的阻值比例过大，其弱化相变存储单元阻值波动、低频干扰信号的能力将难以达到人工智能应用的要求，若定值电阻单元比例过小将会影响正常的存储功能，甚至于导致存储功能失效。
定值电阻单元132沿垂直于所述相变存储元件120的侧壁所在的平面的方向上的厚度以及所述相变存储元件120的宽度大小直接影响相变存储元件120和定值电阻单元132的并联等效电阻的大小。在一优选实施例中，所述相变存储元件120采用20nm线宽掩膜刻蚀形成，也即所述定值电阻单元132的宽度为20nm×20nm的矩形柱，所述定值电阻单元132沿垂直所述相变存储元件120侧壁所在平面的方向上的厚度为1-10nm。在一更优实施例中，所述定值电阻单元132沿垂直所述相变存储元件120侧壁所在平面的方向上的厚度为2-5nm。
在一些实施例中，如图1、2A-2B所示，所述三维相变存储器100还包括：衬垫层160，所述衬垫层160包括位于所述第一组侧壁151与所述第一组定值电阻元件132-1之间的第一组衬垫元件160-1和位于所述第二组侧壁152与所述第二组定值电阻元件132-2之间的第二组衬垫元件160-2，所述第二组衬垫元件160-2的上表面所在的位置低于所述第二导电线102的上表面所在的位置，且不低于所述相变存储元件120的上表面所在的位置。在一些实施例中，如图2A所示，所述第一组衬垫元件160-1的上表面与所述第一组定值电阻元件132-1的上表面齐平。
所述衬垫层160用于电隔离所述相变存储元件120与所述定值电阻单元132。这里，所述衬垫层160的材料包括绝缘材料，例如氧化硅、氮化硅、氮氧化硅、聚合物材料等。在一具体实施例中，所述衬垫层包括二氧化硅层/氮化硅层(SiO2/SiN)的双层结构(图中未示出)，其中二氧化硅层位于氮化硅层与所述相变存储元件120之间。
在一些实施例中，如图1、2A-2B所示，所述三维相变存储器100还包括：侧墙层170，所述侧墙层170包括第一组侧墙元件170-1和第二组侧墙元件170-2。所述第一组侧墙元件170-1位于所述第一组侧壁151外侧，且覆盖所述第一组定值电阻元件132-1的侧壁和所述选通元件110垂直于所述第二方向的侧壁；所述第二组侧墙元件170-2位于所述第二组侧壁152外侧，且覆盖所述第二组定值电阻元件132-2的侧壁和所述选通元件110垂直于所述第一方向的侧壁。
所述侧墙层170用于保护所述选通元件110与所述定值电阻单元132，避免材料污染及部件损伤导致的器件稳定性差和失效问题。在一具体实施例中，所述侧墙层170包括二氧化硅层/氮化硅层(SiO2/SiN)的双层结构(图中未示出)，其中二氧化硅层位于氮化硅层与所述第一组定值电阻元件132-1和所述选通元件110之间。
在一些具体的实施例中，如图2A-2B所示，所述上电极122包括沿第三方向堆叠分布的第一子上电极122-1和第二子上电极122-2，其中，所述第一子上电极122-1的材料包括金属材料，所述第二子上电极122-2的材料包括含碳材料；所述中间电极113包括沿第三方向堆叠分布的第一子中间电极113-1和第二子中间电极113-2，其中，所述第一子中间电极113-1的材料包括含碳材料，所述第二子中间电极113-2的材料包括金属材料。
在实际操作中，所述金属材料包括但不限于钨，所述含碳材料包括但不限于无定形碳、碳纳米管或石墨烯等等，示例性的，在一些具体实施例中，所述第二子上电极和所述第一子中间电极的材料为无定形碳，所述第一子上电极和所述第二子中间电极的材料为钨。通过上述双层电极的设置，一方面，包括含碳材料的所述第二子上电极和所述第一子中间电极，能够将热量尽量封锁在相变存储层附近，降低热扩散以及相应带来的热串扰，另一方面，包括金属材料的第一子上电极和第二子中间电极的设置，能够阻挡第二子上电极和第一子中间电极中的杂质扩散进入相变存储层引起器件性能的恶化。
图3为本发明实施例提供的三维相变存储器100的沿ZZ’的水平剖面图(第一填充层191未示出)。如图3所示，所述第二组定值电阻元件132-2覆盖连接于同一条第二导电线102的多个相变存储元件120的第一组侧壁151，所述第一定值电阻元件132-1覆盖单个所述相变存储元件120的第二组侧壁152。
具体的，所述第二组定值电阻元件132-2包括两个对置且沿所述第二方向延伸的电阻墙，所述第一组定值电阻元件132-1位于所述第二组定值电阻元件132-2的两个电阻墙之间。
相应的，所述第二组衬垫元件160-2包括两个对置且沿所述第二方向延伸的衬垫墙体，所述第二组衬垫元件160-2覆盖连接于同一条所述第二导电线102的多个相变存储元件120的第二组侧壁152，所述第一组衬垫元件160-1位于所述第二组衬垫元件160-2的两个衬垫墙体之间。所述第二组侧墙元件170-2包括两个对置且沿所述第二方向延伸的侧墙墙体，所述第一组侧墙元件170-1位于两个所述侧墙墙体之间。
本发明实施例还提供了一种三维相变存储器的制备方法，图4为本发明实施例提供的三维相变存储器的制备方法的流程示意图。如图4所示，所述方法包括：
步骤S401、形成沿第一方向延伸的第一导电线；
步骤S402、形成相变存储组件，所述相变存储组件包括相变存储单元和定值电阻单元，所述相变存储单元包括在所述第三方向上堆叠分布的选通元件和相变存储元件；
步骤S403、形成沿第二方向延伸的第二导电线；其中，所述相变存储元件用于基于所述第一导电线和所述第二导电线之间的电压差发生相变而存储数据；所述选通元件用于控制所述相变存储元件与所述第一导电线和所述第二导电线之间的导电连接；所述定值电阻单元与所述相变存储元件在所述第二导电线与所述选通元件之间并联连接。
在一些实施例中，如图5所示，所述形成相变存储组件，包括：
步骤S501、形成相变存储元件与第一组定值电阻元件，所述相变存储元件的形状为矩形柱且所述矩形柱的侧壁沿所述第三方向延伸，所述侧壁包括垂直于所述第二方向的第一组侧壁以及垂直于所述第一方向的第二组侧壁，所述第一组定值电阻元件位于所述第一组侧壁的外侧；
步骤S502、形成第二组定值电阻元件，所述第二组定值电阻元件位于所述第二组侧壁的外侧，所述第一组定值电阻元件与所述第二组定值电阻元件构成所述定值电阻单元；
步骤S503、形成选通元件，所述选通元件与所述相变存储元件在所述第三方向上堆叠分布。
应当理解，本发明实施例提供的上述方法中所示的操作并非排他的，也可以在所示操作中的任何操作之前、之后或之间执行其他操作。此外，所述操作中的一些可以是同时执行的或者可以是按照不同于图4、图5所示的顺序执行的。
例如，在一些实施例中，所述第二导电线与所述相变存储组件中的相变存储元件和第一组定值电阻元件可以在同一步骤中同时形成，其具体工艺流程示于图6中：
步骤S601、形成沿第一方向延伸的第一导电线；
步骤S602、形成第二导电线、相变存储元件、第一组定值电阻元件，所述第二导电线沿与第一方向正交的第二方向延伸，所述相变存储元件的形状为矩形柱且所述矩形柱的侧壁沿所述第三方向延伸，所述侧壁包括垂直于所述第二方向的第一组侧壁以及垂直于所述第一方向的第二组侧壁，所述第一组定值电阻元件位于所述第一组侧壁外侧；
步骤S603、形成第二组定值电阻元件，所述第二组定值电阻元件位于所述第二组侧壁外侧，所述第一组定值电阻元件与所述第二组定值电阻元件构成所述定值电阻单元；
步骤S604、形成选通元件，所述选通元件与所述相变存储元件在所述第三方向上堆叠分布；其中，所述定值电阻单元与所述相变存储元件在所述第二导电线与所述选通元件之间并联连接。
上述实施例中，第二导电线与相变存储元件和第一组定值电阻元件同一步骤中同时形成，相比于第二导电线在单独的步骤中形成的实施方案，节约了单独形成第二导电线所需要的掩膜，另外，第二导电线与相变存储元件和第一组定值电阻元件同时形成，还避免了单独形成第二导电线时额外的对准步骤，起到了简化工艺、降低工艺难度的技术效果。下面，结合附图7A至7L示出的各工艺流程阶段的三维相变存储器结构示意图具体阐述图6对应的制备方法以及相关技术效果。
首先，方法开始于步骤S601，如图7A-7D所示，形成沿第一方向延伸的第一导电线101。
在实际工艺中，可以首先提供衬底Sub，所述衬底Sub位于工艺执行面的下方，从而为工艺的进行提供支撑作用。这里，所述衬底包括半导体衬底，并且可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。在一些实施例中，所述衬底Sub包括半导体基底和位于所述半导体基底上的介质层，所述介质层包括二氧化硅、氮化硅、TEOS等材料的一种或多种。
而后在所述衬底Sub上形成第一导电线材料层101’、选通元件材料层110’、相变存储元件材料层120’和保护层材料层180’。在一些实施例中，所述形成选通元件材料层110’包括形成沿第三方向堆叠分布的下电极材料层111’、选通层材料层112’和上电极材料层122’，所述形成相变存储元件材料层120’包括形成沿第三方向堆叠分布的相变存储层材料层121’和上电极材料层122’。这里，所述第一导电线材料层101’的材料可以包括导电材料，所述导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。所述相变存储层材料层121’的材料包括硫族化合物，例如可以为锗-锑-碲(Ge-Sb-Te，GST)材料或铟-锑-碲(In-Sb-Te，IST)材料等等，具体的，例如，相变存储层材料层的材料可以为Ge2Sb2Te5、Ge1Sb4Te7、In2Sb2Te5或In1Sb2Te4等等。所述选通层材料层的材料可以包括硫系材料，示例性的，例如，所述选通层材料层的材料可以为Ge-Se、Si-Te、C-Te、B-Te、Ge-Te、Al-Te、Ge-Sb-Te、Ge-Sb、Bi-Te、As-Te、Sn-Te、Ge-Te-Pb或Ge-Se-Te等等。所述上电极材料层、所述中间电极材料层和所述下电极材料层的材料包括含碳材料，所述含碳材料包括但不限于无定形碳、碳纳米管或石墨烯等等，在一具体实施例中，例如所述含碳材料为无定形碳。所述保护层材料层180’的材料包括介电材料，如氮化硅、氮氧化硅等。
接着，如图7B所示，沿第一方向从上到下刻蚀所述保护层180和所述相变存储元件材料层120’，形成沿第一方向延伸的多个第一相变结构体I，所述相变存储层材料层121’形成沿第一方向延伸的相变存储层预层121”，所述上电极材料层122’形成沿第一方向延伸的上电极预层122”，所述保护层材料层”形成沿第一方向延伸的保护层预层180”。所述第一相变结构体I包括沿第一方向延伸的相变存储层预层121”、上电极预层122”和保护层预层180”叠层。
在实际操作中，可以在所述保护层材料层180’上形成光致抗蚀剂掩膜(未示出)，通过曝光、显影对光致抗蚀剂掩膜进行图案化。基于所述光致抗蚀剂掩膜或者基于光致抗蚀剂掩膜进行图案化的硬掩膜对所述保护层材料层180’和所述相变存储元件材料层120’进行刻蚀(在后续工艺步骤中涉及的其他材料层的刻蚀均可以采用上述刻蚀方法)。该步骤中，可以控制刻蚀过程使得刻蚀停止于选通元件材料层110’的上表面。
接着，如图7C所示，在所述第一相变结构体I的垂直于所述第二方向的侧壁上形成第一组衬垫元件预层160-1”和第一组定值电阻元件预层132-1”，所述第一组衬垫元件预层160-1”覆盖所述第一相变结构体I的侧壁，且所述第一组定值电阻元件预层132-1”覆盖所述第一组衬垫层预层160-1”的侧壁。
为清楚说明上述步骤的具体形成方式，图8A-8D为形成第一组衬垫元件预层160-1”和第一组定值电阻元件预层132-1”的步骤的相关剖面结构示意图。如图8A所示，在形成图7B所示的结构之后，形成第一组衬垫元件材料层160-1’，而后，如图8B所示，刻蚀所述第一组衬垫元件材料层160-1’，仅保留覆盖所述第一相变结构体I的侧壁的第一组衬垫元件材料层160-1’，形成第一组衬垫元件预层160-1”。接着，如图8C所示，形成第一组定值电阻元件材料层132-1’，而后，如图8D所示，刻蚀所述第一组定值电阻元件材料层132-1’，保留覆盖所述第一组衬垫元件预层160-1”侧壁的第一组定值电阻元件预层132-1”。
在实际操作中，所述第一组衬垫元件材料层的材料例如可以为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、聚合物材料等。在一具体实施例中，所述第一组衬垫元件材料层包括二氧化硅/氮化硅(SiO2/SiN)的双层结构，其中二氧化硅层位于氮化硅层与所述第一相变结构体I之间。所述第一组定值电阻元件材料层的材料包括金属氮化物，例如，所述第一组定值电阻元件材料层的材料可以包括氮化钛、氮化钨或氮化钽中的一种或多种。(后续工艺中涉及的第二组衬垫元件材料层、第二组定值电阻元件材料层的材料可分别采用上述第一组衬垫元件材料层和上述第一组定值电阻元件材料层的材料种类)
接下来，如图7D所示，沿所述第一定值电阻元件预层132-1”的侧壁继续刻蚀所述选通元件材料层110’以及所述第一导电线材料层101’，形成沿第一方向延伸的第二相变结构体II，所述第一导电线材料层101’形成沿第一方向延伸的第一导电线101，工艺至此，完成沿第一方向延伸的第一导电线101的形成步骤。且在上述步骤中，所述选通元件材料层110’形成沿第一方向延伸的选通元件预层110”，所述选通元件预层110”包括第三方向延伸的下电极预层111”、选通层预层112”和中间电极预层113”，所述第二相变结构体II包括第一导电线101、选通元件预层110”、相变存储元件预层120”以及第一组衬垫元件预层160-1”和第一组定值电阻元件预层132-1”。
接下来，工艺执行至步骤S602，如图7E-7J所示，形成第二导电线102、相变存储元件120、第一组定值电阻元件132-1，所述第二导电线102位于所述相变存储元件120上且沿与第一方向正交的第二方向延伸，所述相变存储元件120的形状为矩形柱且所述矩形柱的侧壁150沿所述第三方向延伸，所述侧壁150包括垂直于所述第二方向的第一组侧壁151以及垂直于所述第一方向的第二组侧壁152，所述第一组定值电阻元件132-1位于所述第一组侧壁151的外侧。
在一些实施例中，如图7E所示，为保护所述选通元件预层110”与所述第一定值电阻元件预层132-1”避免污染和损伤，可以先在所述第二相变结构体II的侧壁上形成第一组侧墙元件预层170-1”。具体的，如图9A-9B所示，可以首先在图7D所示结构的基础上形成第一组侧墙元件材料层170-1’，而后刻蚀所述第一组侧墙元件材料层170-1’，保留位于所述第二相变结构体II侧壁上的第一组侧墙元件材料层170-1’，从而得到第一组侧墙元件预层170-1”。在实际操作中，所述第一组侧墙元件材料层170-1’的材料例如可以为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、聚合物材料等。在一具体实施例中，所述第一组侧墙元件材料层170-1’包括二氧化硅/氮化硅(SiO2/SiN)的双层结构，其中二氧化硅层位于氮化硅层与所述第二相变结构体II之间。
接下来，如图7F所示，去除所述保护层预层180”。在实际操作中，所述去除所述保护层预层可以采用湿法或干法刻蚀工艺实现。
接着，如图7G所示，对所述第一组衬垫元件预层160-1”、所述第一组定值电阻元件预层132-1”和所述第一组侧墙元件预层170”进行平坦化工艺，使得所述第一组衬垫元件预层160-1”和所述第一组定值电阻元件预层132-1”和所述第一组侧墙元件预层170”的上表面与所述相变存储元件预层的上表面齐平。此时，所述三维存储器结构形成为包括衬底Sub和位于所述衬底Sub上的多个沿第一方向延伸的第三相变结构体III。这里，所述平坦化工艺例如可以采用化学机械抛光(CMP)实现。
接着，如图7H所示，为增加三维相变存储器的结构稳定性，可以采用第一填充层191填充相邻第三相变结构体III之间的空隙。在一些实施例中，也可以不进行该填充步骤而直接进行后续工艺。
而后，如图7I所示，在所述第三相变结构体III和所述第一填充层191上形成第二导电线材料层102’。这里，所述第二导电线材料层102’的材料可以包括导电材料，所述导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。接下来，如图7J所示，沿第二方向刻蚀所述第二导电线材料层102’、第三相变结构体III和第一填充层191，刻蚀可以停止于所述选通元件预层110”的上表面，将所述选通元件预层110”的上表面以上的第三相变结构体III和所述第二导电线材料层102’和所述第一填充层191刻蚀为多个沿第二方向延伸的第四相变结构体IV。相应的，所述第二导电线材料层102’成为沿第二方向延伸的第二导电线102，所述相变存储元件预层120”成为相变存储元件120，其中，所述相变存储层预层121”成为相变存储层121，所述上电极预层122”成为上电极122。所述第一组衬垫元件预层160-1”、所述第一组定值电阻元件预层132-1”和所述第一组侧墙元件预层170-1”成为第一组衬垫元件160-1、第一组定值电阻元件132-1和第一组侧墙元件170-1。
工艺步骤执行至此，完成第二导电线、相变存储元件和第一组定值电阻元件的制备。根据附图7J所示的结构，所述第二导电线102位于所述相变存储元件120上且沿与第一方向正交的第二方向延伸，所述相变存储元件120的形状为矩形柱且所述矩形柱的侧壁150沿所述第三方向延伸，所述侧壁150包括垂直于所述第二方向的第一组侧壁151以及垂直于所述第一方向的第二组侧壁152，所述第一组定值电阻元件132-1位于所述第一组侧壁151的外侧。
在上述步骤中，所述第二导电线、相变存储元件和第一组定值电阻元件采用统一掩膜，在同一刻蚀步骤中形成，相比于第二导电线在工艺最后单独形成的技术方案来说，节约了制备第二导电线所需要的掩膜，且也避免了对准所述第二导电线与相变存储元件的额外对准步骤，简化了工艺。
接下来，如图7K所示，工艺执行至步骤S603，形成第二组定值电阻元件132-2，所述第二组定值电阻元件132-2位于所述第二组侧壁152外侧，所述第一组定值电阻元件132-1与所述第二组定值电阻元件132-2构成所述定值电阻单元132。具体的制备过程如图10A-10E所示，下面结合附图10A-10E作具体阐述。
如图10A所示，在附图7J所示结构的基础上，首先形成第二组衬垫元件材料层160-2’，所述第二组衬垫元件材料层160-2’覆盖所述第四相变结构体IV的侧壁和未被刻蚀的所述第三相变结构体III和第一填充层191暴露的上表面；接着，参照图10B，刻蚀所述第二组衬垫元件材料层160-2’，保留位于第四相变结构体IV侧壁上的部分，从而形成第二组衬垫元件预层160-2”。接下来，如图10C所示，回刻所述第二组衬垫元件预层160-2”，控制刻蚀过程使得所述第二组衬垫元件预层160-2”的上表面降低，以至于低于所述第二导电线102的上表面且不低于所述相变存储元件120的上表面，从而形成第二组衬垫元件160-2，所述第二导电线102的侧壁至少部分暴露于所述第二组衬垫元件160-2的顶端。所述第二组衬垫元件160-2与所述第一组衬垫元件160-1共同构成衬垫层160。而后，如图10D所示，形成第二组定值电阻元件材料层132-2’，接着，参照图10E，刻蚀所述第二组定值电阻元件材料层132-2’，保留位于所述第二导电线102和所述第二组衬垫元件160-2的侧壁上的部分，从而形成图7K所示的第二组定值电阻元件132-2。所述第二组定值电阻元件132-2的顶端具有连接部CT，所述第二组定值电阻元件132-2通过连接部CT与所述第二导电线102接触。
工艺执行至此，完成第二组定值电阻元件132-2的制备，由于第一组定值电阻元件132-1和第二组定值电阻元件132-2共同构成定值电阻单元132，故工艺执行至此，定值电阻元件132也完成制备。
接下来，如图7L所示，工艺执行至步骤S604、形成选通元件110，所述选通元件110与所述相变存储元件120在所述第三方向上堆叠分布；其中，所述定值电阻单元132与所述相变存储元件120在所述第二导电线102与所述选通元件110之间并联连接。
具体的，如图7L所示，沿所述第二定值电阻元件132-2的侧壁继续刻蚀所述第三相变结构体III，刻蚀停止于所述第三相变结构体III中的第一导电线101的上表面，形成沿第二方向延伸的第五相变结构体V。在该步刻蚀中，所述选通元件预层110”成为选通元件110，其中，所述下电极预层111”、选通层预层112”和中间电极预层113”分别成为下电极111、选通层112和中间电极113。根据7L所示的结构，所述选通元件110与所述相变存储元件120在所述第三方向上堆叠分布。
由于所述第一组定值电阻元件132-1的上表面与所述第二导电线102的下表面接触，所述第二定值电阻元件132-1的下表面与所述选通元件110的上表面接触，所述第二定值电阻元件132-2的顶端通过连接部CT与所述第二导电线102的侧壁接触，所述第二定值电阻元件132-2的下表面与所述选通元件110的上表面接触，且所述相变存储元件120与所述第一组定值电阻元件132-1和所述第二组定值电阻元件132-2通过衬垫层160电隔离，因此所述定值电阻单元132与所述相变存储元件120在所述第二导电线102与所述选通元件110之间并联连接。
工艺执行至此，完成选通元件的制备，也完成本发明实施例所述的三维相变存储器的制备。
本发明上述所有实施例提供的三维相变存储器的制备方法，将定值电阻单元的制备结合到三维相变存储器的侧墙制备工艺中，与现有的工艺方法和设备兼容，能够低成本地完成本发明实施例提供的三维相变存储器的制备。
在一些实施例中，如图7M所示，为保护所述选通元件110与所述定值电阻单元132，可以在所述第五相变结构体V的侧壁上形成第二组侧墙元件170-2，所述第二组侧墙元件170-2至少覆盖所述第二组定值电阻元件132-2和所述选通元件110的垂直于所述第一方向的侧壁。在实际工艺中，如图11A-11B所示，可以首先形成第二组侧墙元件材料层170-2’，刻蚀所述第二组侧墙元件材料层170-2’，保留位于所述第五相变结构体V的侧壁上的第二组侧墙元件材料层，从而形成第二组侧墙元件170-2。这里，所述第二组侧墙元件材料层170-2’的材料例如可以为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、聚合物材料等。在一具体实施例中，所述第二组侧墙元件材料层可以包括二氧化硅/氮化硅(SiO2/SiN)的双层结构，其中二氧化硅层位于氮化硅层与所述第五相变结构体V之间。
在一些实施例中，为增加三维相变存储器的结构稳定性，如图7N所示，所述方法还可以包括采用第二填充层192填充相邻第二组侧墙元件170-2之间的空隙。在一些实施例中，也可以不进行该填充步骤。
图12为本发明提供的三维相变存储器的整体结构示意图，如图12所示，本发明提供的三维相变存储器为三维交叉点架构的三维相变存储器。本发明所述三维相变存储器中的所述第一导电线101与所述第二导电线102可以分别作为字线(wordlines)或位线(bitlines)使用，相变存储组件130位于所述字线和位线的交叉点处。
在一些实施例中，所述定值电阻单元132的材料包括金属氮化物，在一些具体的实施例中，所述第一组定值电阻元件132-1和/或所述第二组定值电阻元件132-2的材料包括金属氮化物。在实际操作中，所述定值电阻单元132的材料包括氮化钛、氮化钨或氮化钽中的一种或多种。
在实际操作中，若定值电阻单元与所述相变存储元件的阻值比例过大，其弱化相变存储单元阻值波动、低频干扰信号的能力将难以达到人工智能应用的要求，若定值电阻单元比例过小将会影响正常的存储功能，甚至于导致存储功能失效。
定值电阻单元132沿垂直于所述相变存储元件120的侧壁所在的平面的方向上的厚度以及所述相变存储元件120的宽度大小直接影响相变存储元件120和定值电阻单元132的电阻值大小。在一优选实施例中，所述相变存储元件120采用20nm线宽掩膜刻蚀形成，也即所述定值电阻单元132的宽度为20nm×20nm的矩形柱，所述定值电阻单元132沿垂直所述相变存储元件120侧壁所在平面的方向上的厚度为1-10nm。在一更优实施例中，所述定值电阻单元132沿垂直所述相变存储元件120侧壁所在平面的方向上的厚度为2-5nm。
应当理解，上述实施例并非限制所述相变存储元件和定值电阻单元的必须与所述选通元件和第二导电线物理接触，实际上，还可以为电接触而非物理接触。
需要说明的是，本发明提供的三维相变存储器实施例与三维相变存储器的制备方法实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种三维相变存储器，其特征在于，包括：
沿第一方向延伸的第一导电线，沿与所述第一方向相交的第二方向延伸的第二导电线，以及沿第三方向设置于所述第一导电线和所述第二导电线相交处的相变存储组件；所述第三方向垂直于所述第一方向和所述第二方向；
所述相变存储组件包括：相变存储单元和定值电阻单元，其中，所述相变存储单元包括：在所述第一导电线和所述第二导电线之间沿所述第三方向上依次堆叠分布的选通元件和相变存储元件，其中，所述相变存储元件用于基于所述第一导电线和所述第二导电线之间的电压差发生相变而存储数据，所述选通元件用于控制所述相变存储元件与所述第一导电线和所述第二导电线之间的导电连接；其中，
所述定值电阻单元与所述相变存储元件并联连接。
2.根据权利要求1所述的三维相变存储器，其特征在于，所述相变存储元件的形状为矩形柱且所述矩形柱的侧壁沿所述第三方向延伸，所述侧壁包括垂直于所述第二方向的第一组侧壁以及垂直于所述第一方向的第二组侧壁，所述定值电阻单元包括位于所述第一组侧壁外侧的第一组定值电阻元件和位于所述第二组侧壁外侧的第二组定值电阻元件。
3.根据权利要求2所述的三维相变存储器，其特征在于，所述第一组定值电阻元件的上表面与所述第二导电线的下表面接触，所述第二组定值电阻元件包括延伸至所述第二导电线的侧壁的连接部，且所述第二组定值电阻元件通过连接部与所述第二导电线的侧壁接触。
4.根据权利要求1所述的三维相变存储器，其特征在于，所述定值电阻单元的材料包括金属氮化物。
5.根据权利要求4所述的三维相变存储器，其特征在于，所述金属氮化物包括氮化钛、氮化钨或氮化钽中的一种或多种。
6.根据权利要求2所述的三维相变存储器，其特征在于，所述定值电阻单元沿垂直于所述侧壁所在平面的方向上的厚度为1-10nm。
7.根据权利要求2所述的三维相变存储器，其特征在于，还包括：衬垫层，所述衬垫层包括位于所述第一组侧壁与所述第一组定值电阻元件之间的第一组衬垫元件和位于所述第二组侧壁与所述第二组定值电阻元件之间的第二组衬垫元件，所述第二组衬垫元件的上表面所在的位置低于所述第二导电线的上表面所在的位置，且不低于所述相变存储元件的上表面所在的位置。
8.一种三维相变存储器的制备方法，其特征在于，包括：
形成沿第一方向延伸的第一导电线；
形成相变存储组件，所述相变存储组件包括相变存储单元和定值电阻单元，所述相变存储单元包括在所述第三方向上堆叠分布的选通元件和相变存储元件；
形成沿第二方向延伸的第二导电线；其中，
所述相变存储元件用于基于所述第一导电线和所述第二导电线之间的电压差发生相变而存储数据；所述选通元件用于控制所述相变存储层与所述第一导电线和所述第二导电线之间的导电连接；所述定值电阻单元与所述相变存储元件在所述第二导电线与所述选通元件之间并联连接。
9.根据权利要求8所述的方法，其特征在于，所述形成相变存储组件，包括：
形成所述相变存储元件与第一组定值电阻元件，所述相变存储元件的形状为矩形柱且所述矩形柱的侧壁沿所述第三方向延伸，所述侧壁包括垂直于所述第二方向的第一组侧壁以及垂直于所述第一方向的第二组侧壁，所述第一组定值电阻元件位于所述第一组侧壁外侧；
形成第二组定值电阻元件，所述第二组定值电阻元件位于所述第二组侧壁外侧，所述第一组定值电阻元件与所述第二组定值电阻元件构成所述定值电阻元件；
形成选通元件，所述选通元件与所述相变存储元件在所述第三方向上堆叠分布。
10.根据权利要求8所述的方法，其特征在于，所述定值电阻单元的材料包括金属氮化物。
11.根据权利要求10所述的方法，其特征在于，所述金属氮化物包括氮化钛、氮化钨或氮化钽中的一种或多种。
12.根据权利要求9所述的方法，其特征在于，所述定值电阻单元沿垂直于所述矩形柱的侧壁所在平面的方向上的厚度为1-10nm。
13.根据权利要求9所述的方法，其特征在于，所述方法还包括：
形成衬垫层，所述衬垫层包括位于所述第一组侧壁与所述第一组定值电阻元件之间的第一组衬垫元件和位于所述第二组侧壁与所述第二组定值电阻元件之间的第二组衬垫元件，所述第二组衬垫元件的上表面所在的位置低于所述第二导电线的上表面所在的位置，且不低于所述相变存储层的上表面所在的位置。
CN202110334457.6A 2021-03-29 2021-03-29 一种三维相变存储器及其制备方法 Active CN113161383B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110334457.6A CN113161383B (zh) 2021-03-29 2021-03-29 一种三维相变存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110334457.6A CN113161383B (zh) 2021-03-29 2021-03-29 一种三维相变存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN113161383A true CN113161383A (zh) 2021-07-23
CN113161383B CN113161383B (zh) 2023-04-07

Family

ID=76885566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110334457.6A Active CN113161383B (zh) 2021-03-29 2021-03-29 一种三维相变存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN113161383B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165904A (ja) * 2010-02-10 2011-08-25 Hitachi Ltd 半導体装置およびその製造方法
JP2012074542A (ja) * 2010-09-29 2012-04-12 Hitachi Ltd 不揮発性記憶装置およびその製造方法
CN107123661A (zh) * 2016-02-25 2017-09-01 三星电子株式会社 可变电阻存储器件及半导体器件
US10050194B1 (en) * 2017-04-04 2018-08-14 Sandisk Technologies Llc Resistive memory device including a lateral air gap around a memory element and method of making thereof
CN109216542A (zh) * 2017-07-03 2019-01-15 三星电子株式会社 可变电阻存储器件及其制造方法
CN110634907A (zh) * 2018-06-21 2019-12-31 旺宏电子股份有限公司 具有局限单元的三维存储器和制造集成电路的方法
KR20200002584A (ko) * 2018-06-29 2020-01-08 삼성전자주식회사 가변 저항 메모리 장치
US10763307B1 (en) * 2019-04-10 2020-09-01 International Business Machines Corporation Stackable cross-point phase-change material memory array with a resistive liner
CN111739904A (zh) * 2020-08-13 2020-10-02 长江先进存储产业创新中心有限责任公司 三维相变存储器的制备方法及三维相变存储器
US20200411754A1 (en) * 2019-06-26 2020-12-31 Western Digital Technologies, Inc. Multi-level phase change memory cells and method of making the same
CN112234140A (zh) * 2020-12-11 2021-01-15 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法、读取方法
CN112234141A (zh) * 2020-12-11 2021-01-15 长江先进存储产业创新中心有限责任公司 相变存储器以及相变存储器的制造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165904A (ja) * 2010-02-10 2011-08-25 Hitachi Ltd 半導体装置およびその製造方法
JP2012074542A (ja) * 2010-09-29 2012-04-12 Hitachi Ltd 不揮発性記憶装置およびその製造方法
CN107123661A (zh) * 2016-02-25 2017-09-01 三星电子株式会社 可变电阻存储器件及半导体器件
US10050194B1 (en) * 2017-04-04 2018-08-14 Sandisk Technologies Llc Resistive memory device including a lateral air gap around a memory element and method of making thereof
CN109216542A (zh) * 2017-07-03 2019-01-15 三星电子株式会社 可变电阻存储器件及其制造方法
CN110634907A (zh) * 2018-06-21 2019-12-31 旺宏电子股份有限公司 具有局限单元的三维存储器和制造集成电路的方法
KR20200002584A (ko) * 2018-06-29 2020-01-08 삼성전자주식회사 가변 저항 메모리 장치
US10763307B1 (en) * 2019-04-10 2020-09-01 International Business Machines Corporation Stackable cross-point phase-change material memory array with a resistive liner
US20200411754A1 (en) * 2019-06-26 2020-12-31 Western Digital Technologies, Inc. Multi-level phase change memory cells and method of making the same
CN111739904A (zh) * 2020-08-13 2020-10-02 长江先进存储产业创新中心有限责任公司 三维相变存储器的制备方法及三维相变存储器
CN112234140A (zh) * 2020-12-11 2021-01-15 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法、读取方法
CN112234141A (zh) * 2020-12-11 2021-01-15 长江先进存储产业创新中心有限责任公司 相变存储器以及相变存储器的制造方法

Also Published As

Publication number Publication date
CN113161383B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
JP7345567B2 (ja) ３次元相変化メモリデバイス
JP7394881B2 (ja) ３次元相変化メモリデバイスを形成するための方法
US7569845B2 (en) Phase-change memory and fabrication method thereof
KR101350091B1 (ko) 크로스-포인트 메모리 구조체, 및 메모리 어레이 형성 방법
US7067837B2 (en) Phase-change memory devices
US7613027B2 (en) Semiconductor memory device with dual storage node and fabricating and operating methods thereof
EP2062307B1 (en) Method for controlled formation of the resistive switching material in a resistive switching device and devices obtained thereof
US20100270527A1 (en) Phase-change memory device and method of manufacturing the phase-change memory device
US8604457B2 (en) Phase-change memory element
CN112234141B (zh) 相变存储器以及相变存储器的制造方法
US8218359B2 (en) Phase change random access memory and methods of manufacturing and operating same
CN112234140B (zh) 相变存储器及其制造方法、读取方法
CN113161383B (zh) 一种三维相变存储器及其制备方法
CN114446983A (zh) 半导体器件和包括该半导体器件的海量数据存储系统
KR20220139988A (ko) 메모리 디바이스의 제조 방법 및 이를 통해 제조된 메모리 디바이스
CN113437212B (zh) 一种三维相变存储器及其制备方法
CN112951991B (zh) 相变存储器及其制备方法
CN113871413A (zh) 相变存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant