CN113131904A - 一种双上升沿触发脉冲发生电路和系统 - Google Patents

Abstract

本发明提供了一种双上升沿触发脉冲发生电路和系统，其中，电路包括：触发器模块、第一逻辑门模块、第二逻辑门模块；触发器模块包括第一触发器模块与第二触发器模块；第一触发器模块的输入端接收外部输入的第一触发信号，第一触发器模块的复位信号端与第一逻辑门模块的输出端连接，第一触发器模块的反相位输出端与第二逻辑门模块的输入端连接，第一触发器模块的同相位输出端与第二触发器模块的复位信号端连接；第二触发器模块的输入端接收外部输入的第二触发信号，第二触发器模块的同相位输出端与第一逻辑门模块的输入端连接。本发明解决了现有技术具有时间边沿抖动的问题，并且可以得到稳定的时间差目标脉冲与高速分辨率宽度目标脉冲。

Description

一种双上升沿触发脉冲发生电路和系统

技术领域

本发明涉及数字电路技术领域，尤其是涉及一种双上升沿触发脉冲发生电路和系统。

背景技术

D触发器在数字系统和计算机中有着广泛的应用，触发器具有两个稳定状态，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，常见的两种信号的触发方式：a)上升沿触发；b)下降沿触发。

现有技术中，采用单片机或者现场可编程门阵列(Field Programmable GateArray，FPGA)处理双脉冲沿变触发，都具有时间边沿抖动大，脉冲宽度不精确等特点，并且对于单片机而言，很难捕获得到纳秒级别时间。

基于此，亟需对现有技术做出改进，解决脉冲时间边沿抖动问题，以得到双上升沿时间差的高速脉冲信号与高速分辨率宽度脉冲信号。

发明内容

有鉴于此，本发明的目的在于提供一种双上升沿触发脉冲发生电路和系统，以解决现有技术双脉冲沿变触发具有时间边沿抖动的技术问题。

第一方面，本发明实施例提供了一种双上升沿触发脉冲发生电路，包括：触发器模块、第一逻辑门模块、第二逻辑门模块；触发器模块包括第一触发器模块与第二触发器模块；第一触发器模块的输入端接收外部输入的第一触发信号，第一触发器模块的复位信号端与第一逻辑门模块的输出端连接，第一触发器模块的反相位输出端与第二逻辑门模块的输入端连接，第一触发器模块的同相位输出端与第二触发器模块的复位信号端连接；第二触发器模块的输入端接收外部输入的第二触发信号，第二触发器模块的同相位输出端与第一逻辑门模块的输入端连接；第一触发器模块用于在接收到第一触发信号的上升沿后，将第一触发器模块的反相位输出端输出的低电平传输至第二逻辑门模块的输入端；第二逻辑门模块用于接收第一触发器模块传输的低电平并将低电平翻转得到高电平，从第二逻辑门模块的输出端输出高电平的目标脉冲；第二触发器模块用于接收到第二触发信号的上升沿后，将第二触发器模块的同相位输出端输出的高电平传输至第一逻辑门模块；第一逻辑门模块用于接收第二触发器模块传输的高电平并将高电平翻转得到低电平，将低电平传输至第一触发器模块的复位信号端；当第一触发器模块的复位信号端接收到第一逻辑门模块传输的低电平后，第一触发器模块用于将输出状态由初始状态调整为翻转状态，并将第一触发器的反相位输出端输出的高电平传输至第二逻辑门模块的输入端；第二逻辑门模块还用于接收第一触发器模块传输的高电平并将高电平翻转得到低电平，从第二逻辑门模块的输出端输出低电平的目标脉冲。

在本发明较佳的实施例中，触发器模块为双D触发器；第一逻辑门模块和第二逻辑门模块均为反相器。

在本发明较佳的实施例中，第一触发器模块的控制端与外部的第一工作电压连接，当第一触发器模块的输入端与第一触发器模块的控制端的电压均为高电平时，第一触发器模块的正相位输出端与第一触发器模块的反相位输出端的输出状态均为初始状态；当第一触发器模块的输入端与第一触发器模块的控制端处的电压不相等时，第一触发器模块的正相位输出端与反相位输出端输出状态为翻转状态。

在本发明较佳的实施例中，第二触发器模块的控制端与外部的第二工作电压连接，当第二触发器模块的输入端与第二触发器模块的控制端的电压均为高电平时，第二触发器模块的正相位输出端与第二触发器模块的反相位输出端的输出状态均为初始状态；当第二触发器模块的输入端与第二触发器模块的控制端处的电压不相等时，第二触发器模块的正相位输出端与反相位输出端输出状态为翻转状态。

在本发明较佳的实施例中，触发器模块的VCC端与外部的第三工作电压连接；触发器模块的VCC端和外部的第三工作电压，均还与电容模块的第一端连接，电容模块的第二端接地；电容模块用于过滤预设频段内的信号。

在本发明较佳的实施例中，第一逻辑门模块的输出端和第一触发器模块的复位信号端，均还与电阻模块的第一端连接，电阻模块的第二端接地，电阻模块用于保证双上升沿触发脉冲发生电路工作的稳定性。

在本发明较佳的实施例中，电容模块与电阻模块，还共同用于控制双上升沿触发脉冲发生电路输出的目标脉冲的宽度。

在本发明较佳的实施例中，在第一触发器模块接收第一触发信号之前，第一触发器模块的复位信号端为低电平，第一触发器模块的同相位输出端输出低电平，第一触发器模块的反相位输出端输出高电平，第一触发器模块的同相位输出端输出的低电平传输至第二触发器模块的复位信号端；并且第一触发器模块的反相位输出端输出的高电平传输至第二逻辑门模块，第二逻辑门模块将高电平翻转得到低电平，双上升沿触发脉冲发生电路的输出为零。

在本发明较佳的实施例中，第二触发器模块的复位信号端处的电压为低电平时，第二触发器模块的输出状态为初始状态，第二触发器模块的同相位输出端输出低电平并传输至第一逻辑门模块。第一逻辑门模块将低电平翻转得到高电平并传输至第一触发器模块的复位信号端，第一触发器的输出状态为初始状态。

第二方面，本发明实施例还提供一种双上升沿触发脉冲发生系统，包括：包括工作电压、信号发射器和上述的双上升沿触发脉冲发生电路；其中，工作电压和双上升沿触发脉冲发生电路连接，信号发射器和双上升沿触发脉冲发生电路连接，工作电压用于为双上升沿触发脉冲发生电路提供电压，信号发射器用于为双上升沿触发脉冲发生电路提供触发信号。

本发明实施例带来了以下有益效果：

本发明实施例提供的一种双上升沿触发脉冲发生电路和系统，输入两个触发信号，由第一个触发信号决定目标脉冲的高电平，第二个触发信号决定目标脉冲的低电平，产生的目标脉冲具有时间特性稳定和高速稳定低抖动沿变等特点，并且实现电路结构简单成本低，器件抗干扰能力强，对输入触发信号的要求低，可以兼容各类有沿变的触发电平信号，捕获纳秒级别时间，解决了现有技术双脉冲沿变触发具有时间边沿抖动较大的问题。

本公开的其他特征和优点将在随后的说明书中阐述，或者，部分特征和优点可以从说明书推知或毫无疑义地确定，或者通过实施本公开的上述技术即可得知。

为使本公开的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种双上升沿脉冲发生电路的结构图；

图2为本发明实施例提供的另一种双上升沿脉冲发生电路的结构图；

图3为本发明实施例提供的一种触发器工作原理图；

图4为本发明实施例提供的一种实验仿真结果图；

图5为本发明实施例提供的一种双上升沿脉冲发生系统的结构图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

目前，采用单片机或者现场可编程门阵列处理双脉冲沿变触发，都具有时间边沿抖动大，脉冲宽度不精确等特点，并且对于单片机而言，很难捕获得到纳秒级别时间。

基于此，本发明实施例提供的一种双上升沿触发脉冲发生电路及系统，可以解决脉冲时间边沿抖动问题，得到双上升沿时间差的高速脉冲信号与高速分辨率宽度脉冲信号。

为便于对本实施例进行理解，首先对本发明实施例所公开的一种双上升沿触发脉冲发生电路进行详细介绍。

实施例1

本发明实施例提供了一种双上升沿触发脉冲发生电路，参见图1所示的一种双上升沿触发脉冲发生电路的结构示意图，该电路包括：触发器模块、第一逻辑门模块、第二逻辑门模块；

触发器模块包括第一触发器模块与第二触发器模块；第一触发器模块的输入端接收外部输入的第一触发信号，第一触发器模块的复位信号端与第一逻辑门模块的输出端连接，第一触发器模块的反相位输出端与第二逻辑门模块的输入端连接，第一触发器模块的同相位输出端与第二触发器模块的复位信号端连接；第二触发器模块的输入端接收外部输入的第二触发信号，第二触发器模块的同相位输出端与第一逻辑门模块的输入端连接；

第一触发器模块用于在接收到第一触发信号的上升沿后，将第一触发器模块的反相位输出端输出的低电平传输至第二逻辑门模块的输入端；第一触发器模块的同相位输出端与反相位输出端具有两种输出状态，包括：初始状态与翻转状态，其中，处于初始状态下的第一触发器模块的同相位输出端与反相位输出端正常输出信号，处于翻转状态下的第一触发器模块的同相位输出端与反相位输出端输出的信号与正常输出的信号相反，第一触发器模块的输出状态由第二触发器模块决定，第一触发器模块在接收到第一出发信号时，第一触发器模块的输出状态为初始状态，第一出发器模块的反相位输出端正常输出低电平。

第二逻辑门模块用于接收第一触发器模块传输的低电平并将低电平翻转得到高电平，从第二逻辑门模块的输出端输出高电平的目标脉冲；第二逻辑门模块用于输出目标脉冲，对接收到的第一触发器模块传输的信号进行翻转得到高电平或者低电平的目标脉冲，即第二逻辑门模块在接收到第一触发器模块传输的低电平后，经过第二逻辑门模块的翻转，从而得到高电平的目标脉冲。

第二触发器模块用于接收到第二触发信号的上升沿后，将第二触发器模块的同相位输出端输出的高电平传输至第一逻辑门模块；第二触发器模块在接收到第二触发信号的上升沿后，对第一触发器模块的输出状态进行调整。

第一逻辑门模块用于接收第二触发器模块传输的高电平并将高电平翻转得到低电平，将低电平传输至第一触发器模块的复位信号端；第一逻辑门模块用于将第二触发器模块传输的高电平/低电平翻转得到低电平/高电平，并将得到的低电平/高电平传输至第一触发器模块的复位信号端，以改变第一触发器模块的输出状态。

当所述第一触发器模块的复位信号端接收到所述第一逻辑门模块传输的低电平后，所述第一触发器模块用于将输出状态由初始状态调整为翻转状态，并将所述第一触发器的反相位输出端输出的高电平传输至所述第二逻辑门模块的输入端；

第二逻辑门模块还用于接收第一触发器模块传输的高电平并将高电平翻转得到低电平，从第二逻辑门模块的输出端输出低电平的目标脉冲；第二逻辑门模块接收到第一触发器模块传输高电平后，对高电平进行翻转，从而得到低电平的目标脉冲。

本发明实施例提供的一种双上升沿触发脉冲发生电路，输入两个触发信号，由第一个触发信号决定高电平的目标脉冲，第二个触发信号决定低电平的目标脉冲，产生的目标脉冲具有时间特性稳定和高速稳定低抖动沿变等特点，并且实现电路结构简单成本低，器件抗干扰能力强，对输入触发信号的要求低，可以兼容各类有沿变的触发电平信号，捕获纳秒级别时间，解决了现有技术双脉冲沿变触发具有时间边沿抖动较大的问题。

实施例2

本发明实施例提供了另一种双上升沿触发脉冲发生电路，参见图2所示的另一种双上升沿触发脉冲发生电路的结构示意图，触发器模块可以为双D触发器，双D触发器的型号可以是7474、74H74、74F74、74ALS74、74L74、74LS74A、74S74、74HC73、74C74及74LS74中的一种。

第一逻辑门模块和第二逻辑门模块可以为反相器，反相器的型号可以是7404、74H04、74S04、74LS04、74HC04、74HCT04、74AS04、74F04、74LS04和CD4049中的一种。

第一逻辑门模块的5管脚VCC、第二逻辑门模块的5管脚、触发器模块的2管脚、触发器模块的4管脚、触发器模块的10管脚、触发器模块的12管脚及触发器模块的14管脚均连接高电平的工作电压，高电平的工作电压可以是5V。

第一逻辑门模块的3管脚、第二逻辑门模块的3管脚及触发器模块的7管脚均接地，第一逻辑门模块的4管脚与触发器模块的1管脚均还与电阻模块的第一端连接，电阻模块的第二端接地，电阻模块用于保证双上升沿触发脉冲发生电路工作的稳定性，其中电阻模块中可以为一个电阻值为10千欧的电阻。触发器模块的14管脚和工作电压均还与电容模块的第一端连接，电容模块的第二端接地，电容模块用于过滤预设频段内的信号，其中，电容模块可以为一个电容值为0.1微法的电容。

第一触发器信号的上升沿输入到触发器模块的2管脚，经过第一触发器模块的反相位输出端得到低电平，第一触发器模块将低电平传输至第二逻辑门模块，低电平经过第二逻辑门模块的翻转，进而得到高电平的目标脉冲。

在第二触发信号的上升沿未输入到第二触发器模块之前，双上升沿触发脉冲发生电路持续输出高电平的目标脉冲，在第二触发信号的上升沿输入到第二触发器模块时，第二触发器模块的同相位输出端输出高电平，并将高电平传输至第一逻辑门模块进行翻转，第一逻辑门模块输出低电平并传输至第一触发器模块，以使第一触发器模块的输出状态由初始状态调整为翻转状态，改变了输出状态的第一触发器模块由原来反相位输出端输出低电平变为输出高电平，第一触发器模块将高电平传输至第二逻辑门模块进行翻转，第二逻辑门模块将高电平翻转得到低电平，进而得到低电平的目标脉冲。

参见图3，图3为本发明实施例提供的一种触发器工作原理图。

如表一所示，表一为图3提供的触发器的真值表。

表一

其中，L表示低电平，H表示高电平，x表示任意电平(不关联)，↑表示上升沿触发，H(Note1)表示输出高电平，Q0表示保持当前状态，Q0表示保持当前状态。

图3中SET对应图2中PR，图3中RESET对应图2中CLR，图3中DATA对应图2中D，不同厂家的芯片引脚代码不同，但是功能相同。

(1)上电瞬间状态：D1触发器CLR＝0，则Q1＝0，Q1非＝1；则Q1给D2触发器CLR2清零；并且Q1非＝1，通过非门后，最终输出变为0，则为初始状态；

(2)默认状态量：当CLR2＝0被上电状态清零之后，D2触发器状态，Q2＝0,Q2非＝1；Q2通过非门后变成状态1，给D1触发器初始状态，等待上升沿到来；

(3)第一阶段：当第一个上升沿到来，D1触发器CK1触发工作，并且D1＝PR1＝1，这Q1与Q1非翻转状态，则Q1＝1，Q1非＝0；并且Q1非＝0，通过非门后，最终输出变为1，则为翻转状态；同时Q1反馈给D2触发器CLR2＝1，D2触发器初始状态，等待上升沿到来；

(4)第二阶段：当第二个上升沿到来，D2触发器CK2触发工作，并且D2＝PR2＝1，这Q2与Q2非翻转状态，则Q2＝1，Q2非＝0；同时Q2通过非门反馈给D1触发器CLR1脚，D1触发器CLR1＝0，则D1触发器输出马上翻转状态，恢复默认状态量，Q1非＝1；通过非门又把第一阶段的拉高的电平拉低，以此来实现状态翻转。

参见图4，图4为本发明实施例提供的一种实验仿真结果图，如图4所示，双上升沿触发脉冲发生电路接收到第一触发信号的上升沿后，双上升沿触发脉冲发生电路输出高电平的目标脉冲，双上升沿触发脉冲发生电路接收到第二触发信号的上升沿后，双上升沿触发脉冲发生电路输出低电平的目标脉冲，目标脉冲的上升沿持续时间由双上升沿触发脉冲发生电路接收第一触发信号的上升沿与第二触发信号的上升沿间隔时间决定。

实施例3

本发明实施例提供了一种双上升沿触发脉冲发生系统，参见图5所示的一种双上升沿触发脉冲发生系统的结构示意图，该系统包括：工作电压、信号发射器和上述的双上升沿触发脉冲发生电路；其中，工作电压和双上升沿触发脉冲发生电路连接，信号发射器和双上升沿触发脉冲发生电路连接，工作电压用于为双上升沿触发脉冲发生电路提供电压，信号发射器用于为双上升沿触发脉冲发生电路提供触发信号。

本发明实施例提供的双上升沿触发脉冲发生系统，与上述实施例提供的双上升沿触发脉冲发生电路具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的断线检测系统的具体工作过程，可以参考前述实施例中的对应过程，在此不再赘述。

另外，在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

最后应说明的是：以上实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种双上升沿触发脉冲发生电路，其特征在于，包括：触发器模块、第一逻辑门模块、第二逻辑门模块；

所述触发器模块包括第一触发器模块与第二触发器模块；所述第一触发器模块的输入端接收外部输入的第一触发信号，所述第一触发器模块的复位信号端与所述第一逻辑门模块的输出端连接，所述第一触发器模块的反相位输出端与所述第二逻辑门模块的输入端连接，所述第一触发器模块的同相位输出端与所述第二触发器模块的复位信号端连接；所述第二触发器模块的输入端接收外部输入的第二触发信号，所述第二触发器模块的同相位输出端与所述第一逻辑门模块的输入端连接；

所述第一触发器模块用于在接收到所述第一触发信号的上升沿后，将所述第一触发器模块的反相位输出端输出的低电平传输至所述第二逻辑门模块的输入端；

所述第二逻辑门模块用于接收所述第一触发器模块传输的低电平并将低电平翻转得到高电平，从所述第二逻辑门模块的输出端输出高电平的目标脉冲；

所述第二触发器模块用于接收到所述第二触发信号的上升沿后，将所述第二触发器模块的同相位输出端输出的高电平传输至所述第一逻辑门模块；

所述第一逻辑门模块用于接收所述第二触发器模块传输的高电平并将高电平翻转得到低电平，将低电平传输至所述第一触发器模块的复位信号端；

当所述第一触发器模块的复位信号端接收到所述第一逻辑门模块传输的低电平后，所述第一触发器模块用于将输出状态由初始状态调整为翻转状态，并将所述第一触发器的反相位输出端输出的高电平传输至所述第二逻辑门模块的输入端；

所述第二逻辑门模块还用于接收所述第一触发器模块传输的高电平并将高电平翻转得到低电平，从所述第二逻辑门模块的输出端输出低电平的目标脉冲。

2.根据权利要求1所述的双上升沿触发脉冲发生电路，其特征在于，所述触发器模块为双D触发器；所述第一逻辑门模块和所述第二逻辑门模块均为反相器。

3.根据权利要求1所述的双上升沿触发脉冲发生电路，其特征在于，所述第一触发器模块的控制端与外部的第一工作电压连接，当所述第一触发器模块的输入端与所述第一触发器模块的控制端的电压均为高电平时，所述第一触发器模块的正相位输出端与所述第一触发器模块的反相位输出端的输出状态均为初始状态；当所述第一触发器模块的输入端与所述第一触发器模块的控制端处的电压不相等时，所述第一触发器模块的正相位输出端与反相位输出端输出状态为翻转状态。

4.根据权利要求1所述的双上升沿触发脉冲发生电路，其特征在于，所述第二触发器模块的控制端与外部的第二工作电压连接，当所述第二触发器模块的输入端与所述第二触发器模块的控制端的电压均为高电平时，所述第二触发器模块的正相位输出端与所述第二触发器模块的反相位输出端的输出状态均为初始状态；当所述第二触发器模块的输入端与所述第二触发器模块的控制端处的电压不相等时，所述第二触发器模块的正相位输出端与反相位输出端输出状态为翻转状态。

5.根据权利要求1所述的双上升沿触发脉冲发生电路，其特征在于，所述触发器模块的VCC端与外部的第三工作电压连接；所述触发器模块的VCC端和所述外部的第三工作电压，均还与电容模块的第一端连接，所述电容模块的第二端接地；

所述电容模块用于过滤预设频段内的信号。

6.根据权利要求5所述的双上升沿触发脉冲发生电路，其特征在于，所述第一逻辑门模块的输出端和所述第一触发器模块的复位信号端，均还与电阻模块的第一端连接，所述电阻模块的第二端接地，所述电阻模块用于保证所述双上升沿触发脉冲发生电路工作的稳定性。

7.根据权利要求6所述的双上升沿触发脉冲发生电路，其特征在于，所述电容模块与所述电阻模块，还共同用于控制所述双上升沿触发脉冲发生电路输出的所述目标脉冲的宽度。

8.根据权利要求1所述的双上升沿触发脉冲发生电路，其特征在于，在所述第一触发器模块接收第一触发信号之前，所述第一触发器模块的复位信号端为低电平，所述第一触发器模块的同相位输出端输出低电平，所述第一触发器模块的反相位输出端输出高电平，所述第一触发器模块的同相位输出端输出的低电平传输至所述第二触发器模块的复位信号端；并且所述第一触发器模块的反相位输出端输出的高电平传输至所述第二逻辑门模块，所述第二逻辑门模块将高电平翻转得到低电平，所述双上升沿触发脉冲发生电路的输出为零。

9.根据权利要求8所述的双上升沿触发脉冲发生电路，其特征在于，所述第二触发器模块的复位信号端处的电压为低电平时，所述第二触发器模块的输出状态为初始状态，所述第二触发器模块的同相位输出端输出低电平并传输至所述第一逻辑门模块；所述第一逻辑门模块将低电平翻转得到高电平并传输至所述第一触发器模块的复位信号端，所述第一触发器的输出状态为初始状态。

10.一种双上升沿触发脉冲发生系统，其特征在于，包括工作电压、信号发射器和如权利要求1-9任一项所述的双上升沿触发脉冲发生电路；其中，所述工作电压和所述双上升沿触发脉冲发生电路连接，所述信号发射器和所述双上升沿触发脉冲发生电路连接，所述工作电压用于为所述双上升沿触发脉冲发生电路提供电压，所述信号发射器用于为所述双上升沿触发脉冲发生电路提供触发信号。

Images