CN113131756B - 一种具有并联功能的程控变频电源 - Google Patents

Abstract

本发明公开一种具有并联功能的程控变频电源，包括CPU处理器最小系统、正弦基波发生电路、输出电流采样及求平均值电路、输出电压采样电路、方波幅度调整及三角波产生电路、正弦比较波产生电路及正弦脉宽调制电路，其特征在于：所述正弦基波发生电路电性连接所述CPU处理器最小系统，所述正弦基波发生电路电性连接所述方波幅度调整及三角波产生电路，所述正弦基波发生电路电性连接所述正弦比较波产生电路，所述方波幅度调整及三角波产生电路电性连接所述正弦脉宽调制电路。本发明涉及电源设备领域，具体地讲，涉及一种具有并联功能的程控变频电源。本发明方便变频电源输出。

Description

一种具有并联功能的程控变频电源

技术领域

本发明涉及电源设备领域，具体地讲，涉及一种具有并联功能的程控变频电源。

背景技术

传统的并联技术结构复杂，可靠性低，具有并联功能的程控变频电源一般是每台变频电源输出各自的正弦基准波信号，然后转换成方波信号SYN，再由系统提供一个并联同步脉冲信号SYT，通过调节SYN与SYT相位差，达到并联系统中每台变频电源基准信号同相位的目的。每台变频电源输出电流采样信号Vioj与并联系统中平均输出电流采样信号Viov相减得到环流信号Vioc，环流信号叠加到每台变频电源中电压瞬时值和有效值反馈电路中，调整正弦基准波信号幅度，达到并联系统中每台变频电源基准信号同幅度的目的。

现有技术的缺点是结构比较复杂，成本高，效率低，调整参数多，对并机的参数要求高，并机前准备同步的时间长。现有并联技术每台电源基准信号相位和幅度都不是来自同一个信号，相位和幅度都均需要检测调整，检测调整部分越多，出现错误的几率就增加，从而可靠性就降低。此为，现有技术的不足之处。

发明内容

本发明要解决的技术问题是提供一种具有并联功能的程控变频电源，方便变频电源输出。

本发明采用如下技术方案实现发明目的：

一种具有并联功能的程控变频电源，包括CPU处理器最小系统、正弦基波发生电路、输出电流采样及求平均值电路、输出电压采样电路、方波幅度调整及三角波产生电路、正弦比较波产生电路及正弦脉宽调制电路，其特征在于：所述正弦基波发生电路电性连接所述CPU处理器最小系统，所述正弦基波发生电路电性连接所述方波幅度调整及三角波产生电路，所述正弦基波发生电路电性连接所述正弦比较波产生电路，所述方波幅度调整及三角波产生电路电性连接所述正弦脉宽调制电路，所述方波幅度调整及三角波产生电路电性连接所述输出电流采样及求平均值电路，所述正弦比较波产生电路电性连接所述正弦脉宽调制电路，所述CPU处理器最小系统电性连接所述输出电流采样及求平均值电路，所述正弦比较波产生电路电性连接所述输出电压采样电路，所述CPU处理器最小系统电性连接所述输出电压采样电路。

作为本技术方案的进一步限定，所述CPU处理器最小系统包括芯片N1，所述正弦基波发生电路包括芯片N11、芯片N21、芯片N22、集成运算放大器N23及集成运算放大器N25，所述芯片N11的引脚10电性连接反相器N2F，所述反相器N2F电性连接所述芯片N1的引脚66，所述芯片N11的引脚9电性连接所述芯片N21的引脚10，所述芯片N11的引脚7电性连接所述芯片N21的引脚9，所述芯片N11的引脚6电性连接所述芯片N21的引脚8，所述芯片N11的引脚5电性连接所述芯片N21的引脚7，所述芯片N11的引脚3电性连接所述芯片N21的引脚6，所述芯片N11的引脚2电性连接所述芯片N21的引脚5，所述芯片N11的引脚4电性连接所述芯片N21的引脚4，所述芯片N11的引脚13电性连接所述芯片N21的引脚3，所述芯片N11的引脚12电性连接所述芯片N21的引脚25，所述芯片N21的引脚11电性连接所述芯片N22的引脚7，所述芯片N21的引脚12电性连接所述芯片N22的引脚6，所述芯片N21的引脚13电性连接所述芯片N22的引脚5，所述芯片N21的引脚15电性连接所述芯片N22的引脚4，所述芯片N21的引脚16电性连接所述芯片N22的引脚16，所述芯片N21的引脚17电性连接所述芯片N22的引脚15，所述芯片N21的引脚18电性连接所述芯片N22的引脚14，所述芯片N21的引脚19电性连接所述芯片N22的引脚13，所述芯片N22的引脚8电性连接可调电阻RT1中间脚，所述芯片N22的引脚12电性连接所述集成运算放大器N23的引脚2及电阻R46的一端，所述集成运算放大器N23的引脚3电性连接电阻R1的一端，所述电阻R1的另一端接地，所述电阻R46的另一端及所述集成运算放大器N23的引脚6分别电性连接电阻R57的一端，所述芯片N22的引脚11电性连接所述集成运算放大器N25的引脚2及所述电阻R57的另一端，所述集成运算放大器N25的引脚3电性连接电阻R63的一端，所述电阻R63的另一端接地，所述芯片N11的引脚4电性连接反相器N2C。

作为本技术方案的进一步限定，所述方波幅度调整及三角波产生电路包括三极管V9，所述三极管V9的基极电性连接电阻R38的一端，所述电阻R38的另一端电性连接所述反相器N2C，所述三极管V9的发射极接地，所述三极管V9的集电极电性连接电容C43、电阻R39及可调电阻R122的一端，所述电容C43的另一端电性连接电阻R40的一端，所述电阻R40的另一端电性连接电容C41、电阻R41及集成运算放大器N4A的引脚2，所述电阻R41电性连接电容C46及电阻R42的一端，所述电容C46的另一端接地，所述集成运算放大器N4A的引脚3接地，所述电阻R42的另一端及所述集成运算放大器N4A的引脚1分别电性连接电容C44的一端，所述电容C44的另一端电性连接电阻R45的一端，所述电阻R45的另一端接地，所述集成运算放大器N4A的引脚1电性连接电阻R66的一端，所述电阻R66的另一端电性连接电阻R65的一端及集成运算放大器N4B的引脚6，所述集成运算放大器N4B的引脚5接地，所述集成运算放大器N4B的引脚7电性连接电容C45的一端，所述电容C45的另一端电性连接R12的一端，所述电阻R12的另一端接地，所述可调电阻R122的另一端电性连接二极管V34、电阻R29、二极管V20、电阻R16、电容C59的一端，所述二极管V34的另一端接地，所述电阻R29及所述二极管V20的另一端分别电性连接集成运算放大器N10的引脚6，所述电容C59的另一端电性连接电容C58的一端，所述电容C58及所述电阻R16的另一端分别电性连接电阻R20的一端，所述电容C58、所述电阻R16及所述集成运算放大器N10的引脚2分别电性连接电阻R61的一端，所述集成运算放大器N10的引脚3电性连接电阻R18的一端，所述电阻R18的另一端接地。

作为本技术方案的进一步限定，所述正弦比较波产生电路包括集成运算放大器N9，所述集成运算放大器N9的引脚1电性连接调零电阻R60的一端，所述集成运算放大器N9的引脚8电性连接调零电阻R60的一端，所述集成运算放大器N9的引脚7电性连接调零电阻R60的调整端，所述集成运算放大器N9的引脚1电性连接电容C38及电阻R58的一端，所述电容C38及所述电阻R58的另一端分别接地，所述集成运算放大器N9的引脚2电性连接电阻R46、电阻R26、电容C32、电阻R34、电容C23、电阻R43的一端，所述电阻R43的另一端电性连接电容C36的一端，所述电容C32的另一端电性连接电阻R44的一端，所述电阻R26的另一端电性连接电容C35的一端，所述集成运算放大器N25的引脚6及所述芯片N22的引脚9分别电性连接所述电容C35的另一端电性连接，所述电阻R44及所述电阻R46的另一端分别电性连接电容C47的一端。

作为本技术方案的进一步限定，所述正弦脉宽调制电路包括集成运算放大器N3A及集成运算放大器N3B，所述电容C41的另一端、所述电阻R42的另一端及所述集成运算放大器N4A的引脚1分别电性连接所述集成运算放大器N3A的引脚2，所述电阻R65的另一端及所述集成运算放大器N4B的引脚7分别电性连接所述集成运算放大器N3B的引脚5，所述电容C47的另一端，所述电容C36、所述电容C34、所述电阻R34及所述集成运算放大器N9的引脚6分别电性连接所述集成运算放大器N3A的引脚3及所述集成运算放大器N3B的引脚6，所述集成运算放大器N3A的引脚1电性连接电阻R25的一端，所述电阻R25的另一端电性连接电阻R24、二极管V3及反相器N6A，所述二极管V3的另一端接地，所述集成运算放大器N3B的引脚7电性连接电阻R48的一端，所述电阻R48的另一端电性连接电阻R47、二极管V4及反相器N6C，所述二极管V4的另一端接地，所述反相器N6A电性连接反向器N6B、电阻R52、二极管V7，所述电阻R52及所述二极管V7分别电性连接与非门N7B的引脚5，所述电阻R52及所述二极管V7分别电性连接电容C37的一端，所述电容C37的另一端接地，所述反向器N6B电性连接电阻R54及二极管V8的一端，所述电阻R54及所述二极管V8的另一端分别电性连接与非门N7A的引脚1，所述电阻R54及所述二极管V8的另一端分别电性连接电容C39的一端，所述电容C39的另一端接地，所述反向器N6C电性连接反向器N6D、电阻R51、二极管V5，所述电阻R51及所述二极管V5分别电性连接与非门N7D的引脚12，所述电阻R51及所述二极管V5分别电性连接电容C42的一端，所述电容C42的另一端接地，所述反向器N6D电性连接电阻R53及二极管V6的一端，所述电阻R53及所述二极管V6的另一端分别电性连接与非门N7C的引脚8，所述电阻R53及所述二极管V6的另一端分别电性连接电容C40的一端，所述电容C40的另一端接地，所述与非门N7A的引脚2、所述与非门N7B的引脚6、所述与非门N7C的引脚9及所述与非门N7D的引脚13分别电性连接保护关闭信号。

作为本技术方案的进一步限定，所述输出电流采样及求平均值电路包括集成运算放大器N31，所述电阻R61的另一端电性连接所述集成运算放大器N31的引脚6、可调电阻RT3、电容C18，所述可调电阻RT3的另一端电性连接电阻R69的一端，所述电容C18及所述电阻R69电性连接电阻R66的一端，所述电阻R69及所述集成运算放大器N31的引脚2分别电性连接电阻R41的一端，所述集成运算放大器N31的引脚3电性连接电阻R70的一端，所述电阻R70的另一端接地，所述电阻R41的另一端电性连接电阻R67及二极管V7的一端，所述二极管V7的另一端电性连接二极管V5的一端及集成运算放大器N30的引脚6，所述二极管V5的另一端及所述集成运算放大器N30的引脚2分别电性连接电阻R68的一端，所述集成运算放大器N30的引脚3电性连接电阻R71的一端，所述电阻R71的另一端接地，所述电阻R66及所述电阻R68的另一端分别电性连接电阻R6、电阻R16及集成运算放大器N18的引脚6，所述集成运算放大器N18的引脚3电性连接电阻R47的一端，所述电阻R47的另一端接地，所述集成运算放大器N18的引脚2及所述电阻R16分别电性连接电流采样比例电阻RP1、电流采样比例电阻RP2及电流采样比例电阻RPn，所述电阻R6电性连接可调电阻RT1的一端，所述可调电阻RT1的另一端分别电性连接集成运算放大器N16的引脚2及可调电阻RT2，所述集成运算放大器N16的引脚3电性连接电阻R62的一端，所述电阻R62的另一端接地，所述集成运算放大器N16的引脚3电性连接电阻R52及电阻R72的一端，所述电阻R72及所述可调电阻RT2，所述可调电阻RT2电性连接电阻R64的一端，所述电阻R64的另一端电性连接电阻R54及稳压基准电路V6的一端，所述稳压基准电路V6的另两端接地，所述电阻R52电性连接所述芯片N1的引脚7。

作为本技术方案的进一步限定，所述输出电压采样电路包括集成运算放大器N13，所述电容C47的另一端电性连接所述集成运算放大器N13的引脚6、电阻R106及电阻R116，所述集成运算放大器N13的引脚2及所述电阻R116的另一端分别电性连接电压采样比例电阻RP11，所述集成运算放大器N13的引脚3电性连接电阻R147的一端，所述电阻R147的另一端接地，所述电阻R106的另一端电性连接可调电阻RT6的一端，所述电阻RT6的另一端电性连接可调电阻RT7的一端、电阻R172的一端及集成运算放大器N15的引脚2，所述电阻RT7的另一端电性连接电阻R164的一端，所述电阻R164的另一端电性连接电阻R154及稳压基准电路V106的一端，所述稳压基准电路V106的另两端接地，所述集成运算放大器N15的引脚3电性连接电阻R162的一端，所述电阻R162的另一端接地，所述集成运算放大器N15的引脚6及所述电阻R172的另一端分别电性连接电阻R152的一端，所述电阻R152的另一端电性连接所述芯片N1的引脚6。

与现有技术相比，本发明的优点和积极效果是：

1、本装置本发明中并联功能的程控变频电源由主机提供一个同步并联正弦基准信号Vref，作为每台副机变频电源各自的正弦基准信号，同一个基准信号不存在相位差，便达到并联系统中每台变频电源基准信号同相位的目的。每台变频电源输出电流采样信号Vij与并联系统中平均输出电流采样信号Viv相比较得到单元电流信号Vic，单元电流信号通过运算电路加到每台变频电源的方波电路中，通过调整方波的幅度，从而改变了载波(三角波)幅度，可以调整正弦脉冲的宽度，最终达到并联系统中每台变频电源输出电压同幅度的目的。

2、本装置本发明结构简单，可靠性和安全性高。

3、本装置本发明中采用了同一个正弦基准波信号，因此相位不用调整，就可实现同频，当输出电压幅度出现偏差时，通过调整正弦基准波信号是不能实现的了，因为是采用同一个正弦基准波信号，本发明巧妙的通过调整方波和载波(三角波)的幅度，来调整功率开关管的正弦脉冲宽度，控制功率输出管的开通和关断时间，使得每台变频电源输出电压与设定电压一致，达到并联系统中输出电压同幅度的目的。

附图说明

图1为本发明的电路原理图。

图2为本发明的CPU处理器电路原理图。

图3为本发明的正弦基波发生电路电路原理图。

图4为本发明的输出电流采样及求平均值电路电路原理图。

图5为本发明的输出电压采样电路电路原理图。

图6为本发明的方波幅度调整及三角波产生电路电路原理图。

图7为本发明的正弦比较波产生电路电路原理图。

图8为本发明的正弦脉宽调制电路电路原理图。

具体实施方式

下面结合附图，对本发明的一个具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。

如图1-图8所示，本发明包括CPU处理器最小系统、正弦基波发生电路、输出电流采样及求平均值电路、输出电压采样电路、方波幅度调整及三角波产生电路、正弦比较波产生电路及正弦脉宽调制电路，所述正弦基波发生电路电性连接所述CPU处理器最小系统，所述正弦基波发生电路电性连接所述方波幅度调整及三角波产生电路，所述正弦基波发生电路电性连接所述正弦比较波产生电路，所述方波幅度调整及三角波产生电路电性连接所述正弦脉宽调制电路，所述方波幅度调整及三角波产生电路电性连接所述输出电流采样及求平均值电路，所述正弦比较波产生电路电性连接所述正弦脉宽调制电路，所述CPU处理器最小系统电性连接所述输出电流采样及求平均值电路，所述正弦比较波产生电路电性连接所述输出电压采样电路，所述CPU处理器最小系统电性连接所述输出电压采样电路。

所述CPU处理器最小系统包括芯片N1，所述正弦基波发生电路包括芯片N11、芯片N21、芯片N22、集成运算放大器N23及集成运算放大器N25，所述芯片N11的引脚10电性连接反相器N2F，所述反相器N2F电性连接所述芯片N1的引脚66，所述芯片N11的引脚9电性连接所述芯片N21的引脚10，所述芯片N11的引脚7电性连接所述芯片N21的引脚9，所述芯片N11的引脚6电性连接所述芯片N21的引脚8，所述芯片N11的引脚5电性连接所述芯片N21的引脚7，所述芯片N11的引脚3电性连接所述芯片N21的引脚6，所述芯片N11的引脚2电性连接所述芯片N21的引脚5，所述芯片N11的引脚4电性连接所述芯片N21的引脚4，所述芯片N11的引脚13电性连接所述芯片N21的引脚3，所述芯片N11的引脚12电性连接所述芯片N21的引脚25，所述芯片N21的引脚11电性连接所述芯片N22的引脚7，所述芯片N21的引脚12电性连接所述芯片N22的引脚6，所述芯片N21的引脚13电性连接所述芯片N22的引脚5，所述芯片N21的引脚15电性连接所述芯片N22的引脚4，所述芯片N21的引脚16电性连接所述芯片N22的引脚16，所述芯片N21的引脚17电性连接所述芯片N22的引脚15，所述芯片N21的引脚18电性连接所述芯片N22的引脚14，所述芯片N21的引脚19电性连接所述芯片N22的引脚13，所述芯片N22的引脚8电性连接可调电阻RT1中间脚，所述芯片N22的引脚12电性连接所述集成运算放大器N23的引脚2及电阻R46的一端，所述集成运算放大器N23的引脚3电性连接电阻R1的一端，所述电阻R1的另一端接地，所述电阻R46的另一端及所述集成运算放大器N23的引脚6分别电性连接电阻R57的一端，所述芯片N22的引脚11电性连接所述集成运算放大器N25的引脚2及所述电阻R57的另一端，所述集成运算放大器N25的引脚3电性连接电阻R63的一端，所述电阻R63的另一端接地，所述芯片N11的引脚4电性连接反相器N2C。

所述方波幅度调整及三角波产生电路包括三极管V9，所述三极管V9的基极电性连接电阻R38的一端，所述电阻R38的另一端电性连接所述反相器N2C，所述三极管V9的发射极接地，所述三极管V9的集电极电性连接电容C43、电阻R39及可调电阻R122的一端，所述电容C43的另一端电性连接电阻R40的一端，所述电阻R40的另一端电性连接电容C41、电阻R41及集成运算放大器N4A的引脚2，所述电阻R41电性连接电容C46及电阻R42的一端，所述电容C46的另一端接地，所述集成运算放大器N4A的引脚3接地，所述电阻R42的另一端及所述集成运算放大器N4A的引脚1分别电性连接电容C44的一端，所述电容C44的另一端电性连接电阻R45的一端，所述电阻R45的另一端接地，所述集成运算放大器N4A的引脚1电性连接电阻R66的一端，所述电阻R66的另一端电性连接电阻R65的一端及集成运算放大器N4B的引脚6，所述集成运算放大器N4B的引脚5接地，所述集成运算放大器N4B的引脚7电性连接电容C45的一端，所述电容C45的另一端电性连接R12的一端，所述电阻R12的另一端接地，所述可调电阻R122的另一端电性连接二极管V34、电阻R29、二极管V20、电阻R16、电容C59的一端，所述二极管V34的另一端接地，所述电阻R29及所述二极管V20的另一端分别电性连接集成运算放大器N10的引脚6，所述电容C59的另一端电性连接电容C58的一端，所述电容C58及所述电阻R16的另一端分别电性连接电阻R20的一端，所述电容C58、所述电阻R16及所述集成运算放大器N10的引脚2分别电性连接电阻R61的一端，所述集成运算放大器N10的引脚3电性连接电阻R18的一端，所述电阻R18的另一端接地。

所述正弦比较波产生电路包括集成运算放大器N9，所述集成运算放大器N9的引脚1电性连接调零电阻R60的一端，所述集成运算放大器N9的引脚8电性连接调零电阻R60的一端，所述集成运算放大器N9的引脚7电性连接调零电阻R60的调整端，所述集成运算放大器N9的引脚1电性连接电容C38及电阻R58的一端，所述电容C38及所述电阻R58的另一端分别接地，所述集成运算放大器N9的引脚2电性连接电阻R46、电阻R26、电容C32、电阻R34、电容C23、电阻R43的一端，所述电阻R43的另一端电性连接电容C36的一端，所述电容C32的另一端电性连接电阻R44的一端，所述电阻R26的另一端电性连接电容C35的一端，所述集成运算放大器N25的引脚6及所述芯片N22的引脚9分别电性连接所述电容C35的另一端电性连接，所述电阻R44及所述电阻R46的另一端分别电性连接电容C47的一端。

所述正弦脉宽调制电路包括集成运算放大器N3A及集成运算放大器N3B，所述电容C41的另一端、所述电阻R42的另一端及所述集成运算放大器N4A的引脚1分别电性连接所述集成运算放大器N3A的引脚2，所述电阻R65的另一端及所述集成运算放大器N4B的引脚7分别电性连接所述集成运算放大器N3B的引脚5，所述电容C47的另一端，所述电容C36、所述电容C34、所述电阻R34及所述集成运算放大器N9的引脚6分别电性连接所述集成运算放大器N3A的引脚3及所述集成运算放大器N3B的引脚6，所述集成运算放大器N3A的引脚1电性连接电阻R25的一端，所述电阻R25的另一端电性连接电阻R24、二极管V3及反相器N6A，所述二极管V3的另一端接地，所述集成运算放大器N3B的引脚7电性连接电阻R48的一端，所述电阻R48的另一端电性连接电阻R47、二极管V4及反相器N6C，所述二极管V4的另一端接地，所述反相器N6A电性连接反向器N6B、电阻R52、二极管V7，所述电阻R52及所述二极管V7分别电性连接与非门N7B的引脚5，所述电阻R52及所述二极管V7分别电性连接电容C37的一端，所述电容C37的另一端接地，所述反向器N6B电性连接电阻R54及二极管V8的一端，所述电阻R54及所述二极管V8的另一端分别电性连接与非门N7A的引脚1，所述电阻R54及所述二极管V8的另一端分别电性连接电容C39的一端，所述电容C39的另一端接地，所述反向器N6C电性连接反向器N6D、电阻R51、二极管V5，所述电阻R51及所述二极管V5分别电性连接与非门N7D的引脚12，所述电阻R51及所述二极管V5分别电性连接电容C42的一端，所述电容C42的另一端接地，所述反向器N6D电性连接电阻R53及二极管V6的一端，所述电阻R53及所述二极管V6的另一端分别电性连接与非门N7C的引脚8，所述电阻R53及所述二极管V6的另一端分别电性连接电容C40的一端，所述电容C40的另一端接地，所述与非门N7A的引脚2、所述与非门N7B的引脚6、所述与非门N7C的引脚9及所述与非门N7D的引脚13分别电性连接保护关闭信号。

所述输出电流采样及求平均值电路包括集成运算放大器N31，所述电阻R61的另一端电性连接所述集成运算放大器N31的引脚6、可调电阻RT3、电容C18，所述可调电阻RT3的另一端电性连接电阻R69的一端，所述电容C18及所述电阻R69电性连接电阻R66的一端，所述电阻R69及所述集成运算放大器N31的引脚2分别电性连接电阻R41的一端，所述集成运算放大器N31的引脚3电性连接电阻R70的一端，所述电阻R70的另一端接地，所述电阻R41的另一端电性连接电阻R67及二极管V7的一端，所述二极管V7的另一端电性连接二极管V5的一端及集成运算放大器N30的引脚6，所述二极管V5的另一端及所述集成运算放大器N30的引脚2分别电性连接电阻R68的一端，所述集成运算放大器N30的引脚3电性连接电阻R71的一端，所述电阻R71的另一端接地，所述电阻R66及所述电阻R68的另一端分别电性连接电阻R6、电阻R16及集成运算放大器N18的引脚6，所述集成运算放大器N18的引脚3电性连接电阻R47的一端，所述电阻R47的另一端接地，所述集成运算放大器N18的引脚2及所述电阻R16分别电性连接电流采样比例电阻RP1、电流采样比例电阻RP2及电流采样比例电阻RPn，所述电阻R6电性连接可调电阻RT1的一端，所述可调电阻RT1的另一端分别电性连接集成运算放大器N16的引脚2及可调电阻RT2，所述集成运算放大器N16的引脚3电性连接电阻R62的一端，所述电阻R62的另一端接地，所述集成运算放大器N16的引脚3电性连接电阻R52及电阻R72的一端，所述电阻R72及所述可调电阻RT2，所述可调电阻RT2电性连接电阻R64的一端，所述电阻R64的另一端电性连接电阻R54及稳压基准电路V6的一端，所述稳压基准电路V6的另两端接地，所述电阻R52电性连接所述芯片N1的引脚7。

所述输出电压采样电路包括集成运算放大器N13，所述电容C47的另一端电性连接所述集成运算放大器N13的引脚6、电阻R106及电阻R116，所述集成运算放大器N13的引脚2及所述电阻R116的另一端分别电性连接电压采样比例电阻RP11，所述集成运算放大器N13的引脚3电性连接电阻R147的一端，所述电阻R147的另一端接地，所述电阻R106的另一端电性连接可调电阻RT6的一端，所述电阻RT6的另一端电性连接可调电阻RT7的一端、电阻R172的一端及集成运算放大器N15的引脚2，所述电阻RT7的另一端电性连接电阻R164的一端，所述电阻R164的另一端电性连接电阻R154及稳压基准电路V106的一端，所述稳压基准电路V106的另两端接地，所述集成运算放大器N15的引脚3电性连接电阻R162的一端，所述电阻R162的另一端接地，所述集成运算放大器N15的引脚6及所述电阻R172的另一端分别电性连接电阻R152的一端，所述电阻R152的另一端电性连接所述芯片N1的引脚6。

所述电流采样比例电阻RPn表示可以n台并联。

所述稳压基准电路V6产生基准电压。

所述稳压基准电路V106产生基准电压。

所述芯片N1的型号为80C196KC。

所述芯片N11的型号为HEF4040。

所述芯片N21的型号为27C256。

所述芯片N22的型号为DAC0832。

所述集成运算放大器N9、所述集成运算放大器N10、所述集成运算放大器N13、所述集成运算放大器N15、所述集成运算放大器N16、所述集成运算放大器N18、所述集成运算放大器N23、所述集成运算放大器N25、所述集成运算放大器N30及所述集成运算放大器N31的型号均为OP07。

所述集成运算放大器N3A及所述集成运算放大器N3B的型号均为LM393。

所述集成运算放大器N4A及所述集成运算放大器N4B的型号均为LF353。

所述反相器N6A、所述反相器N6B、所述反相器N6C及所述反相器N6D的型号均为40106。

所述与非门N7A、所述与非门N7B、所述与非门N7C及所述与非门N7D的型号均为4093。

所述三极管V9的型号为9018。

本发明的工作流程为：以芯片N1--CPU处理器为核心，分别将集成运算放大器N16、集成运算放大器N18、集成运算放大器N30及集成运算放大器N31采集到的输出电流信号；集成运算放大器N13及集成运算放大器N15采集到的输出电压信号进行运算处理，将其转化为数字信号，通过显示屏显示出来。同时将采集到的电压信号与正弦基准电压信号通过集成运算放大器N9比较电路，产生正弦比较波，正弦比较波与三极管V9、集成运算放大器N10、集成运算放大器N4A及集成运算放大器N4B电路产生的三角波再进行比较，产生正弦脉宽调制波，控制功率输出管的开通和关断时间，使得每台变频电源输出电压与设定电压一致。采用了一种简洁、可靠的并联技术，实现了变频电源的扩容。

以上公开的仅为本发明的具体实施例，但是，本发明并非局限于此，任何本领域的技术人员能思之的变化都应落入本发明的保护范围。

Claims (1)

1.一种具有并联功能的程控变频电源，包括CPU处理器最小系统、正弦基波发生电路、输出电流采样及求平均值电路、输出电压采样电路、方波幅度调整及三角波产生电路、正弦比较波产生电路及正弦脉宽调制电路，其特征在于：

所述正弦基波发生电路电性连接所述CPU处理器最小系统；

所述正弦基波发生电路电性连接所述方波幅度调整及三角波产生电路；

所述正弦基波发生电路电性连接所述正弦比较波产生电路；

所述方波幅度调整及三角波产生电路电性连接所述正弦脉宽调制电路；

所述方波幅度调整及三角波产生电路电性连接所述输出电流采样及求平均值电路；

所述正弦比较波产生电路电性连接所述正弦脉宽调制电路；

所述CPU处理器最小系统电性连接所述输出电流采样及求平均值电路；

所述正弦比较波产生电路电性连接所述输出电压采样电路；

所述CPU处理器最小系统电性连接所述输出电压采样电路；

所述CPU处理器最小系统包括芯片N1，所述正弦基波发生电路包括芯片N11、芯片N21、芯片N22、集成运算放大器N23及集成运算放大器N25，所述芯片N11的引脚10电性连接反相器N2F，所述反相器N2F电性连接所述芯片N1的引脚66，所述芯片N11的引脚9电性连接所述芯片N21的引脚10，所述芯片N11的引脚7电性连接所述芯片N21的引脚9，所述芯片N11的引脚6电性连接所述芯片N21的引脚8，所述芯片N11的引脚5电性连接所述芯片N21的引脚7，所述芯片N11的引脚3电性连接所述芯片N21的引脚6，所述芯片N11的引脚2电性连接所述芯片N21的引脚5，所述芯片N11的引脚4电性连接所述芯片N21的引脚4，所述芯片N11的引脚13电性连接所述芯片N21的引脚3，所述芯片N11的引脚12电性连接所述芯片N21的引脚25，所述芯片N21的引脚11电性连接所述芯片N22的引脚7，所述芯片N21的引脚12电性连接所述芯片N22的引脚6，所述芯片N21的引脚13电性连接所述芯片N22的引脚5，所述芯片N21的引脚15电性连接所述芯片N22的引脚4，所述芯片N21的引脚16电性连接所述芯片N22的引脚16，所述芯片N21的引脚17电性连接所述芯片N22的引脚15，所述芯片N21的引脚18电性连接所述芯片N22的引脚14，所述芯片N21的引脚19电性连接所述芯片N22的引脚13，所述芯片N22的引脚8电性连接可调电阻RT1中间脚，所述芯片N22的引脚12电性连接所述集成运算放大器N23的引脚2及电阻R46的一端，所述集成运算放大器N23的引脚3电性连接电阻R1的一端，所述电阻R1的另一端接地，所述电阻R46的另一端及所述集成运算放大器N23的引脚6分别电性连接电阻R57的一端，所述芯片N22的引脚11电性连接所述集成运算放大器N25的引脚2及所述电阻R57的另一端，所述集成运算放大器N25的引脚3电性连接电阻R63的一端，所述电阻R63的另一端接地，所述芯片N11的引脚4电性连接反相器N2C；

所述方波幅度调整及三角波产生电路包括三极管V9，所述三极管V9的基极电性连接电阻R38的一端，所述电阻R38的另一端电性连接所述反相器N2C，所述三极管V9的发射极接地，所述三极管V9的集电极电性连接电容C43、电阻R39及可调电阻RT22的一端，所述电容C43的另一端电性连接电阻R40的一端，所述电阻R40的另一端电性连接电容C41、电阻R41及集成运算放大器N4A的引脚2，所述电阻R41电性连接电容C46及电阻R42的一端，所述电容C46的另一端接地，所述集成运算放大器N4A的引脚3接地，所述电阻R42的另一端及所述集成运算放大器N4A的引脚1分别电性连接电容C44的一端，所述电容C44的另一端电性连接电阻R45的一端，所述电阻R45的另一端接地，所述集成运算放大器N4A的引脚1电性连接电阻R66的一端，所述电阻R66的另一端电性连接电阻R65的一端及集成运算放大器N4B的引脚6，所述集成运算放大器N4B的引脚5接地，所述集成运算放大器N4B的引脚7电性连接电容C45的一端，所述电容C45的另一端电性连接R12的一端，所述电阻R12的另一端接地，所述可调电阻RT22的另一端电性连接电阻R29、电阻R16、电容C59的一端，所述电阻R29的另一端电性连接集成运算放大器N10的引脚6，所述电容C59的另一端电性连接电容C58的一端，所述电容C58及所述电阻R16的另一端分别电性连接电阻R20的一端，所述电容C58、所述电阻R16及所述集成运算放大器N10的引脚2分别电性连接电阻R61的一端，所述集成运算放大器N10的引脚3电性连接电阻R18的一端，所述电阻R18的另一端接地；

所述正弦比较波产生电路包括集成运算放大器N9，所述集成运算放大器N9的引脚1电性连接调零电阻R60的一端，所述集成运算放大器N9的引脚8电性连接调零电阻R60的一端，所述集成运算放大器N9的引脚7电性连接调零电阻R60的调整端，所述集成运算放大器N9的引脚1电性连接电容C38及电阻R58的一端，所述电容C38及所述电阻R58的另一端分别接地，所述集成运算放大器N9的引脚2电性连接电阻R46、电阻R26、电容C32、电阻R34、电阻R43的一端，所述电阻R43的另一端电性连接电容C36的一端，所述电容C32的另一端电性连接电阻R44的一端，所述电阻R26的另一端电性连接电容C35的一端，所述电阻R44及所述电阻R46的另一端分别电性连接电容C47的一端；

所述正弦脉宽调制电路包括集成运算放大器N3A及集成运算放大器N3B，所述电容C41的另一端、所述电阻R42的另一端及所述集成运算放大器N4A的引脚1分别电性连接所述集成运算放大器N3A的引脚2，所述电阻R65的另一端及所述集成运算放大器N4B的引脚7分别电性连接所述集成运算放大器N3B的引脚5，所述电容C47的另一端，所述电容C36、所述电阻R34及所述集成运算放大器N9的引脚6分别电性连接所述集成运算放大器N3A的引脚3及所述集成运算放大器N3B的引脚6，所述集成运算放大器N3A的引脚1电性连接电阻R25的一端，所述电阻R25的另一端电性连接电阻R24、二极管V3及反相器N6A，所述二极管V3的另一端接地，所述集成运算放大器N3B的引脚7电性连接电阻R48的一端，所述电阻R48的另一端电性连接电阻R47、二极管V4及反相器N6C，所述二极管V4的另一端接地，所述反相器N6A电性连接反向器N6B、电阻R52、二极管V7，所述电阻R52及所述二极管V7分别电性连接与非门N7B的引脚5，所述电阻R52及所述二极管V7分别电性连接电容C37的一端，所述电容C37的另一端接地，所述反向器N6B电性连接电阻R54及二极管V8的一端，所述电阻R54及所述二极管V8的另一端分别电性连接与非门N7A的引脚1，所述电阻R54及所述二极管V8的另一端分别电性连接电容C39的一端，所述电容C39的另一端接地，所述反相器 N6C电性连接反向器N6D、电阻R51、二极管V5，所述电阻R51及所述二极管V5分别电性连接与非门N7D的引脚12，所述电阻R51及所述二极管V5分别电性连接电容C42的一端，所述电容C42的另一端接地，所述反向器N6D电性连接电阻R53及二极管V6的一端，所述电阻R53及所述二极管V6的另一端分别电性连接与非门N7C的引脚8，所述电阻R53及所述二极管V6的另一端分别电性连接电容C40的一端，所述电容C40的另一端接地，所述与非门N7A的引脚2、所述与非门N7B的引脚6、所述与非门N7C的引脚9及所述与非门N7D的引脚13分别电性连接保护关闭信号；

所述输出电流采样及求平均值电路包括集成运算放大器N31，所述电阻R61的另一端电性连接所述集成运算放大器N31的引脚6、可调电阻RT3、电容C18，所述可调电阻RT3的另一端电性连接电阻R69的一端，所述电容C18及所述电阻R69电性连接电阻R66的一端，所述电阻R69及所述集成运算放大器N31的引脚2分别电性连接电阻R41的一端，所述集成运算放大器N31的引脚3电性连接电阻R70的一端，所述电阻R70的另一端接地，所述电阻R41的另一端电性连接电阻R67及二极管V7的一端，所述二极管V7的另一端电性连接二极管V5的一端及集成运算放大器N30的引脚6，所述二极管V5的另一端及所述集成运算放大器N30的引脚2分别电性连接电阻R68的一端，所述集成运算放大器N30的引脚3电性连接电阻R71的一端，所述电阻R71的另一端接地，所述电阻R66及所述电阻R68的另一端分别电性连接电阻R6、电阻R16及集成运算放大器N18的引脚6，所述集成运算放大器N18的引脚3电性连接电阻R47的一端，所述电阻R47的另一端接地，所述集成运算放大器N18的引脚2及所述电阻R16分别电性连接电流采样比例电阻RP1、电流采样比例电阻RP2及电流采样比例电阻RPn，所述电阻R6电性连接可调电阻RT1的一端，所述可调电阻RT1的另一端分别电性连接集成运算放大器N16的引脚2及可调电阻RT2，所述集成运算放大器N16的引脚3电性连接电阻R62的一端，所述电阻R62的另一端接地，所述集成运算放大器N16的引脚3电性连接电阻R52及电阻R72的一端，所述电阻R72及所述可调电阻RT2，所述可调电阻RT2电性连接电阻R64的一端，所述电阻R64的另一端电性连接电阻R54及稳压基准电路V6的一端，所述稳压基准电路V6的另两端接地，所述电阻R52电性连接所述芯片N1的引脚7；

所述输出电压采样电路包括集成运算放大器N13，所述电容C47的另一端电性连接所述集成运算放大器N13的引脚6、电阻R106及电阻R116，所述集成运算放大器N13的引脚2及所述电阻R116的另一端分别电性连接电压采样比例电阻RP11，所述集成运算放大器N13的引脚3电性连接电阻R147的一端，所述电阻R147的另一端接地，所述电阻R106的另一端电性连接可调电阻RT6的一端，所述电阻RT6的另一端电性连接可调电阻RT7的一端、电阻R172的一端及集成运算放大器N15的引脚2，所述电阻RT7的另一端电性连接电阻R164的一端，所述电阻R164的另一端电性连接电阻R154及稳压基准电路V106的一端，所述稳压基准电路V106的另两端接地，所述集成运算放大器N15的引脚3电性连接电阻R162的一端，所述电阻R162的另一端接地，所述集成运算放大器N15的引脚6及所述电阻R172的另一端分别电性连接电阻R152的一端，所述电阻R152的另一端电性连接所述芯片N1的引脚6。

Images