CN113130660A - 一种纵置排布的mosfet管 - Google Patents
一种纵置排布的mosfet管 Download PDFInfo
- Publication number
- CN113130660A CN113130660A CN202110326188.9A CN202110326188A CN113130660A CN 113130660 A CN113130660 A CN 113130660A CN 202110326188 A CN202110326188 A CN 202110326188A CN 113130660 A CN113130660 A CN 113130660A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- edge
- central
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 230000005669 field effect Effects 0.000 title abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 312
- 229910052751 metal Inorganic materials 0.000 claims abstract description 143
- 239000002184 metal Substances 0.000 claims abstract description 143
- 238000002161 passivation Methods 0.000 claims abstract description 40
- 230000000903 blocking effect Effects 0.000 claims abstract description 28
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 12
- 239000010937 tungsten Substances 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000009413 insulation Methods 0.000 description 8
- 239000010941 cobalt Substances 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明系提供一种纵置排布的MOSFET管，包括第一导电型衬底，第一导电型衬底下设有漏极金属层，第一导电型衬底上设有第一导电型外延层，第一导电型外延层上设有一个中心栅极金属层、两个边缘栅极金属层和两个多沟道夹层；中心栅极金属层的底面和邻接多沟道夹层的两侧面均覆盖有中心钝化层，中心栅极金属层的下方设有第二导电型中心阻隔层；边缘栅极金属层的底面和邻接多沟道夹层的侧面均覆盖有边缘钝化层，边缘栅极金属层的下方设有第二导电型边缘阻隔层；多沟道夹层包括依次层叠的第二导电型通道层、第一导电型源极层和源极金属层。本发明能够形成四条导电沟道，可显著增大可通过的电流，且整体结构的尺寸能够保持微小型。
Description
技术领域
本发明涉及MOSFET管，具体公开了一种纵置排布的MOSFET管。
背景技术
MOSFET管全称金属-氧化物半导体场效应晶体管，在多数情况下，即使源极和漏极两端对调也不会影响器件的性能，MOSFET管具有噪声小、功耗低、动态范围大、易于集成、没有二次击穿、安全工作区域宽等优点。
MOSFET管在大规模集成电路中得到广泛的应用，MOSFET管在中间层两侧设置电性相反的材料层，中间层连接栅极，两侧的材料层分别连接源极和漏极，MOSFET管的具体运作过程是向栅极外加电压来触发中间层中多数载流子迁移来形成导电通道，从而实现源极和漏极之间的导通，但现有技术中的MOSFET管所形成的导电沟道只有一条，存在导通电流不足的问题，无法直接应用于大功率电路中。
发明内容
基于此，有必要针对现有技术问题，提供一种纵置排布的MOSFET管，能够形成多条导电沟道，可供大电流通过，整体结构紧凑可靠。
为解决现有技术问题，本发明公开一种纵置排布的MOSFET管，包括第一导电型衬底，第一导电型衬底下设有漏极金属层，第一导电型衬底上设有第一导电型外延层，第一导电型外延层上设有一个中心栅极金属层、两个边缘栅极金属层和两个多沟道夹层，两个多沟道夹层分别位于中心栅极金属层的相对两侧，两个边缘栅极金属层分别位于两个多沟道夹层远离中心栅极金属层的一侧；
中心栅极金属层的底面和邻接多沟道夹层的两侧面均覆盖有中心钝化层，中心栅极金属层的下方设有第二导电型中心阻隔层，第二导电型中心阻隔层位于中心钝化层的下方；
边缘栅极金属层的底面和邻接多沟道夹层的侧面均覆盖有边缘钝化层，边缘栅极金属层的下方设有第二导电型边缘阻隔层，第二导电型边缘阻隔层位于边缘钝化层的下方；
多沟道夹层包括从下至上依次层叠的第二导电型通道层、第一导电型源极层和源极金属层，中心栅极金属层和边缘栅极金属层的顶面均位于第二导电型通道层的顶面上方，中心栅极金属层和边缘栅极金属层的底面均位于第二导电型通道层的底面下方。
进一步的，漏极金属层为钨金属层或铝金属层，中心栅极金属层为钨金属层或铝金属层，边缘栅极金属层为钨金属层或铝金属层，源极金属层为钨金属层或铝金属层。
进一步的，第二导电型中心阻隔层包裹于中心钝化层的底部，第二导电型中心阻隔层的宽度大于中心栅极金属层的宽度；第二导电型边缘阻隔层包裹于边缘钝化层的底部，第二导电型边缘阻隔层的宽度大于边缘栅极金属层的宽度。
进一步的，中心栅极金属层与中心钝化层之间形成有中心功函数金属层，边缘栅极金属层与边缘钝化层之间形成有边缘功函数金属层。
进一步的，中心功函数金属层和边缘功函数金属层均为氮化钛层，中心钝化层和边缘钝化层均为氮化硅层。
进一步的，源极金属层的四周包裹有绝缘保护环。
进一步的，绝缘保护环为二氧化硅环。
进一步的，第一导电型衬底、第一导电型外延层和第一导电型源极层均为掺杂N型材料的半导体材料层，第二导电型中心阻隔层、第二导电型边缘阻隔层和第二导电型通道层均为掺杂P型材料的半导体材料层。
本发明的有益效果为：本发明公开一种纵置排布的MOSFET管，设置有三组纵置的栅极金属层结构，能够令它们之间的多沟道夹层中形成四条导电沟道，可显著增大可通过的电流，能够直接应用于大功率电路中，可适应范围广，且整体MOSFET管结构的尺寸能够保持微小型，可有效满足所应用产品的微型化设计需求，整体结构紧凑可靠。
附图说明
图1为本发明一实施例的结构示意图。
图2为本发明另一实施例的结构示意图。
附图标记：第一导电型衬底10、漏极金属层11、第一导电型外延层12、中心栅极金属层20、中心钝化层21、第二导电型中心阻隔层22、中心功函数金属层23、边缘栅极金属层30、边缘钝化层31、第二导电型边缘阻隔层32、边缘功函数金属层33、多沟道夹层40、第二导电型通道层41、第一导电型源极层42、源极金属层43、绝缘保护环44。
具体实施方式
为能进一步了解本发明的特征、技术手段以及所达到的具体目的、功能，下面结合附图与具体实施方式对本发明作进一步详细描述。
参考图1、2。
本发明实施例公开一种纵置排布的MOSFET管，如图1所示，包括第一导电型衬底10，第一导电型衬底10下设有漏极金属层11，第一导电型衬底10上设有第一导电型外延层12，优选地，第一导电型外延层12的掺杂浓度小于第一导电型衬底10的掺杂浓度，第一导电型外延层12上设有一个中心栅极金属层20、两个边缘栅极金属层30和两个多沟道夹层40，两个多沟道夹层40分别位于中心栅极金属层20的相对两侧，两个边缘栅极金属层30分别位于两个多沟道夹层40分别远离中心栅极金属层20的一侧，即两个多沟道夹层40分别位于中心栅极金属层20分别与两个边缘栅极金属层30之间；
中心栅极金属层20的底面和邻接多沟道夹层40的两侧面均覆盖有连续的中心钝化层21，中心钝化层21邻接两个多沟道夹层40和第一导电型外延层12，能够有效确保中心栅极金属层20与相邻层之间的钝化绝缘性能，中心栅极金属层20的下方设有第二导电型中心阻隔层22，第二导电型中心阻隔层22能够有效提高中心栅极金属层20与第一导电型外延层12之间的耐压性，外加电压时，能够避免因中心栅极金属层20底端处的电场过大而对导电沟道的稳定性造成影响，还能够有效避免下方的第一导电型外延层12和第一导电型衬底10被击穿，可有效提高整体结构的可靠性，第二导电型中心阻隔层22位于中心钝化层21的下方，即第二导电型中心阻隔层22位于中心钝化层21远离中心栅极金属层20的一侧；
边缘栅极金属层30的底面和邻接多沟道夹层40的侧面均覆盖有连续的边缘钝化层31，边缘钝化层31邻接两个多沟道夹层40和第一导电型外延层12，能够有效确保边缘栅极金属层30与相邻层之间的钝化绝缘性能，边缘栅极金属层30的下方设有第二导电型边缘阻隔层32，第二导电型边缘阻隔层32能够有效提高边缘栅极金属层30与第一导电型外延层12之间的耐压性，外加电压时，能够避免因边缘栅极金属层30底端处的电场过大而对导电沟道的稳定性造成影响，还能够有效避免下方的第一导电型外延层12和第一导电型衬底10被击穿，可有效提高整体结构的可靠性，第二导电型边缘阻隔层32位于边缘钝化层31的下方，即第二导电型边缘阻隔层32位于边缘钝化层31远离边缘栅极金属层30的一侧；
多沟道夹层40包括从下至上依次层叠的第二导电型通道层41、第一导电型源极层42和源极金属层43，第二导电型通道层41连接于第一导电型外延层12上，中心栅极金属层20的顶面和边缘栅极金属层30的顶面均位于第二导电型通道层41的顶面上方，中心栅极金属层20的底面和边缘栅极金属层30的底面均位于第二导电型通道层41的底面下方，即中心栅极金属层20和边缘栅极金属层30的底部均嵌入到第一导电外延层内，能够确保中心栅极金属层20和边缘栅极金属层30能够对第二导电型通道层41实现可靠的调控触发效果。
本发明MOSFET管在工作时，第二导电型通道层41与两侧的第一导电型外延层12和第一导电型源极层42之间形成NPN结构或PNP结构，由于每个第二导电型通道的两侧均为中心栅极金属层20以及边缘栅极金属层30，对中心栅极金属层20以及边缘栅极金属层30外加对应的电压时，各个第二导电型通道层41中位于两边缘处具备第二导电型的多数载流子被排斥至靠近其中心运动，从而两个第二导电型通道层41各自两侧边缘处均形成有导电沟道，即形成四条纵向延伸的导电沟道，能够实现源极金属层43与漏极金属层11之间的导通，且四个导电沟道能够供较大的导通电流经过，可有效提高MOSFET管整体可经过的工作电流，能够应用于大功率领域，应用范围广；且整体MOSFET管的尺寸能够保持原有的大小，能够有效满足微型化设计的需求。
第一导电型和第二导电型分别为相反的电性，当第一导电型为P型时，第二导电型则为N型；当第一导电型为N型时，第二导电型则为P型。
在本实施例中，漏极金属层11为钨金属层、铝金属层、或钴金属层，中心栅极金属层20为钨金属层、铝金属层、或钴金属层，边缘栅极金属层30为钨金属层、铝金属层、或钴金属层，源极金属层43为钨金属层、铝金属层、或钴金属层。
在本实施例中，如图2所示，第二导电型中心阻隔层22包裹于中心钝化层21的底部，第二导电型中心阻隔层22与第二导电型通道层41不接触，第二导电型中心阻隔层22的宽度大于中心栅极金属层20的宽度，优选地，第二导电型中心阻隔层22的表面为曲面；第二导电型边缘阻隔层32呈半球状包裹于边缘钝化层31的底部，第二导电型边缘阻隔层32与第二导电型通道层41不接触，第二导电型边缘阻隔层32的宽度大于边缘栅极金属层30的宽度，优选地，第二导电型边缘阻隔层32的表面为曲面，能够显著提高第二导电型中心阻隔层22以及第二导电型边缘阻隔层32的抗击穿性能，可进一步避免中心栅极金属层20和边缘栅极金属层30的底部周围形成的电场对导电沟道造成影响。
在本实施例中，如图2所示，中心栅极金属层20与中心钝化层21之间形成有中心功函数金属层23，边缘栅极金属层30与边缘钝化层31之间形成有边缘功函数金属层33，通过中心功函数金属层23和边缘功函数金属层33能够有效提高对第二导电型通道层41中多数载流子的调节效果，从而能够有效提高导电沟道的稳定性以及导通性能。
基于上述实施例，中心功函数金属层23和边缘功函数金属层33均为氮化钛层，中心钝化层21和边缘钝化层31均为氮化硅层，中心钝化层21和边缘钝化层31还可以均为二氧化硅层。
在本实施例中，如图2所示，源极金属层43的四周包裹有绝缘保护环44，通过绝缘保护环44能够有效提高源极金属层43与中心栅极金属层20还有边缘栅极金属层30之间的绝缘性能，能够有效避免发生短路等问题，整体MOSFET管的结构可靠。
基于上述实施例，绝缘保护环44为二氧化硅环，二氧化硅具有良好的绝缘性能。
在本实施例中，第一导电型衬底10、第一导电型外延层12和第一导电型源极层42均为掺杂N型材料的半导体材料层，优选地，可以为掺杂磷原子的单晶硅层，第二导电型中心阻隔层22、第二导电型边缘阻隔层32和第二导电型通道层41均为掺杂P型材料的半导体材料层，优选地，可以为掺杂硼原子的单晶硅层。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种纵置排布的MOSFET管，其特征在于，包括第一导电型衬底(10)，所述第一导电型衬底(10)下设有漏极金属层(11)，所述第一导电型衬底(10)上设有第一导电型外延层(12)，所述第一导电型外延层(12)上设有一个中心栅极金属层(20)、两个边缘栅极金属层(30)和两个多沟道夹层(40)，两个所述多沟道夹层(40)分别位于所述中心栅极金属层(20)的相对两侧，两个所述边缘栅极金属层(30)分别位于两个所述多沟道夹层(40)远离所述中心栅极金属层(20)的一侧；
所述中心栅极金属层(20)的底面和邻接所述多沟道夹层(40)的两侧面均覆盖有中心钝化层(21)，所述中心栅极金属层(20)的下方设有第二导电型中心阻隔层(22)所述第二导电型中心阻隔层(22)位于所述中心钝化层(21)的下方；
所述边缘栅极金属层(30)的底面和邻接所述多沟道夹层(40)的侧面均覆盖有边缘钝化层(31)，所述边缘栅极金属层(30)的下方设有第二导电型边缘阻隔层(32)，所述第二导电型边缘阻隔层(32)位于所述边缘钝化层(31)的下方；
所述多沟道夹层(40)包括从下至上依次层叠的第二导电型通道层(41)、第一导电型源极层(42)和源极金属层(43)，所述中心栅极金属层(20)和所述边缘栅极金属层(30)的顶面均位于所述第二导电型通道层(41)的顶面上方，所述中心栅极金属层(20)和所述边缘栅极金属层(30)的底面均位于所述第二导电型通道层(41)的底面下方。
2.根据权利要求1所述的一种纵置排布的MOSFET管，其特征在于，所述漏极金属层(11)为钨金属层或铝金属层，所述中心栅极金属层(20)为钨金属层或铝金属层，所述边缘栅极金属层(30)为钨金属层或铝金属层，所述源极金属层(43)为钨金属层或铝金属层。
3.根据权利要求1所述的一种纵置排布的MOSFET管，其特征在于，所述第二导电型中心阻隔层(22)包裹于所述中心钝化层(21)的底部，所述第二导电型中心阻隔层(22)的宽度大于所述中心栅极金属层(20)的宽度；所述第二导电型边缘阻隔层(32)包裹于所述边缘钝化层(31)的底部，所述第二导电型边缘阻隔层(32)的宽度大于所述边缘栅极金属层(30)的宽度。
4.根据权利要求1所述的一种纵置排布的MOSFET管，其特征在于，所述中心栅极金属层(20)与所述中心钝化层(21)之间形成有中心功函数金属层(23)，所述边缘栅极金属层(30)与所述边缘钝化层(31)之间形成有边缘功函数金属层(33)。
5.根据权利要求4所述的一种纵置排布的MOSFET管，其特征在于，所述中心功函数金属层(23)和所述边缘功函数金属层(33)均为氮化钛层，所述中心钝化层(21)和所述边缘钝化层(31)均为氮化硅层。
6.根据权利要求1所述的一种纵置排布的MOSFET管，其特征在于，所述源极金属层(43)的四周包裹有绝缘保护环(44)。
7.根据权利要求6所述的一种纵置排布的MOSFET管，其特征在于，所述绝缘保护环(44)为二氧化硅环。
8.根据权利要求1所述的一种纵置排布的MOSFET管，其特征在于，所述第一导电型衬底(10)、所述第一导电型外延层(12)和所述第一导电型源极层(42)均为掺杂N型材料的半导体材料层，所述第二导电型中心阻隔层(22)、所述第二导电型边缘阻隔层(32)和所述第二导电型通道层(41)均为掺杂P型材料的半导体材料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110326188.9A CN113130660A (zh) | 2021-03-26 | 2021-03-26 | 一种纵置排布的mosfet管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110326188.9A CN113130660A (zh) | 2021-03-26 | 2021-03-26 | 一种纵置排布的mosfet管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113130660A true CN113130660A (zh) | 2021-07-16 |
Family
ID=76773839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110326188.9A Pending CN113130660A (zh) | 2021-03-26 | 2021-03-26 | 一种纵置排布的mosfet管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113130660A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060289928A1 (en) * | 2003-10-06 | 2006-12-28 | Hidefumi Takaya | Insulated gate type semiconductor device and manufacturing method thereof |
| CN102403352A (zh) * | 2010-09-14 | 2012-04-04 | 无锡华润上华半导体有限公司 | 一种mos晶体管 |
| CN104600119A (zh) * | 2015-01-09 | 2015-05-06 | 无锡新洁能股份有限公司 | 能实现电流双向流通的功率mosfet器件及其制造方法 |
| CN112164722A (zh) * | 2020-11-04 | 2021-01-01 | 深圳市威兆半导体有限公司 | 具有均匀掺杂沟道的屏蔽栅mosfet器件及加工工艺 |
-
2021
- 2021-03-26 CN CN202110326188.9A patent/CN113130660A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060289928A1 (en) * | 2003-10-06 | 2006-12-28 | Hidefumi Takaya | Insulated gate type semiconductor device and manufacturing method thereof |
| CN102403352A (zh) * | 2010-09-14 | 2012-04-04 | 无锡华润上华半导体有限公司 | 一种mos晶体管 |
| CN104600119A (zh) * | 2015-01-09 | 2015-05-06 | 无锡新洁能股份有限公司 | 能实现电流双向流通的功率mosfet器件及其制造方法 |
| CN112164722A (zh) * | 2020-11-04 | 2021-01-01 | 深圳市威兆半导体有限公司 | 具有均匀掺杂沟道的屏蔽栅mosfet器件及加工工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9450091B2 (en) | Semiconductor device with enhanced mobility and method | |
| CN103975438A (zh) | 在再生长栅极上具有栅电极和源电极的垂直GaN JFET | |
| JP6146486B2 (ja) | 半導体装置 | |
| US9455340B2 (en) | Power semiconductor device and corresponding module | |
| JP6653461B2 (ja) | 半導体装置 | |
| WO2015078655A1 (en) | Insulated gate bipolar transistor | |
| JP4073669B2 (ja) | 縦型高電圧半導体素子 | |
| CN110190128B (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 | |
| CN116741828A (zh) | 沟渠式栅极晶体管组件 | |
| JP6771433B2 (ja) | 半導体装置 | |
| CN113130660A (zh) | 一种纵置排布的mosfet管 | |
| CN115377070A (zh) | 一种低反向导通压降的SiC MOSFET器件 | |
| CN209804661U (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件 | |
| KR20220067531A (ko) | 실리콘 카바이드 소자 | |
| CN114512532A (zh) | 半导体器件 | |
| CN112289845A (zh) | 具有jfet区布图设计的半导体器件 | |
| CN115939177B (zh) | 一种碳化硅功率器件及开关元件 | |
| CN113540248A (zh) | 一种大电流的多通道mosfet管 | |
| CN117317024B (zh) | 高开关特性半导体器件、工艺、芯片及电子设备 | |
| CN210325806U (zh) | 一种具有jfet区布图设计的半导体器件 | |
| US11652027B2 (en) | Vertical transistors with gate connection grid | |
| EP4270485A2 (en) | Semiconductor switching device | |
| CN219998228U (zh) | 一种高可靠性半导体器件 | |
| CN115332354A (zh) | 优化短路电流耐受能力的碳化硅mosfet结构 | |
| KR101186741B1 (ko) | 전력 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210716 |
|
| RJ01 | Rejection of invention patent application after publication |