CN113130330A - 新型芯片表面贴装结构及其制备方法 - Google Patents
新型芯片表面贴装结构及其制备方法 Download PDFInfo
- Publication number
- CN113130330A CN113130330A CN202110286099.6A CN202110286099A CN113130330A CN 113130330 A CN113130330 A CN 113130330A CN 202110286099 A CN202110286099 A CN 202110286099A CN 113130330 A CN113130330 A CN 113130330A
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- bonded
- compensation
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 215
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000000084 colloidal system Substances 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 239000011241 protective layer Substances 0.000 claims abstract description 18
- 239000011521 glass Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 21
- 239000003292 glue Substances 0.000 claims description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 7
- 239000004814 polyurethane Substances 0.000 claims description 7
- 229920002635 polyurethane Polymers 0.000 claims description 7
- 239000010453 quartz Substances 0.000 claims description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 7
- 229910052716 thallium Inorganic materials 0.000 claims description 7
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims description 7
- 229920001187 thermosetting polymer Polymers 0.000 claims description 7
- 229910052718 tin Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 239000004593 Epoxy Substances 0.000 claims description 2
- 239000012876 carrier material Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 31
- 238000013461 design Methods 0.000 abstract description 5
- 238000009713 electroplating Methods 0.000 abstract description 4
- 238000007789 sealing Methods 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000004026 adhesive bonding Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- -1 e.g. Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000109 continuous material Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
本发明提供一种新型芯片表面贴装结构及其制备方法,制备包括:在载片上形成辅助补偿层,将待键合芯片贴装在辅助补偿层上;在待键合芯片周围形成侧壁补偿保护层;制备种子层、金属互联层,得到贴装结构。本发明基于侧壁补偿保护层和辅助补偿层的设计,在表面贴装的芯片边缘做胶体密封,在保护待键合芯片的同时可以为后续的种子层连续提供保证,使后续RDL的电镀工艺得以进行;进一步可以在胶体固化后形成台阶,形成有效的桥接;另外,基于本发明的工艺,还可以实现采用用点胶工艺形成侧壁补偿保护层,简化工艺节约成本;同时,本发明的工艺还可以适用于在同一载片上集成任何需要厚度的芯片的贴装。
Description
技术领域
本发明属于半导体技术领域,特别是涉及一种新型芯片表面贴装结构及其制备方法。
背景技术
随着半导体行业发展迅速,射频半导体模组在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用,成为新兴产业。新的应用对产品的电气性能、紧凑结构和系统可靠性提出了新的要求,对于无线发射和接收系统,目前还不能集成到同一颗芯片上(SOC),因此,需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的系统中实现发射和接收信号的功能。
传统制作射频半导体模组的方式是通过PCB板或者陶瓷基板把不同材质,不同功能的芯片通过表面贴装和打线互联的方式固定,形成射频系统模组,但是这样会增加射频系统的体积和重量。新的利用硅基半导体技术为技术支撑的半导体微系统通过晶圆级贴片和晶圆级半导体互联工艺,直接在晶圆表面把相关芯片贴装完成后,然后通过晶圆级封装工艺做RDL互联和信号扇出,能大大增加模组的产能和贴装互联精度,能大大提升微系统模组的集成度,同时能减小模组尺寸和重量。然而,组成微系统的芯片跟载片晶圆不在一个平面上,这样会造成贴片后的RDL互联和植球等工艺不能有效进行。
因此,如何提供一种新型芯片表面贴装结构及其制备方法,以解决现有的上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种新型芯片表面贴装结构及其制备方法,用于解决现有技术中难以有效实现芯片与载片互联等问题。
为实现上述目的及其他相关目的,本发明提供一种半导体封装结构的制备方法,所述制备方法包括如下步骤:
提供载片,并在所述载片上形成辅助补偿层;
提供待键合芯片,并将所述待键合芯片贴装在所述辅助补偿层上;
在所述待键合芯片周围形成侧壁补偿保护层,所述侧壁补偿保护层连续覆盖所述待键合芯片及所述辅助补偿层的侧壁,并连接所述待键合芯片表面和所述载片表面;
在所述侧壁补偿保护层、所述待键合芯片及所述载片裸露的表面上制备种子层;
在所述种子层上制备图形化掩膜层,所述图形化掩膜层具有目标开口,所述目标开口至少对应所述侧壁补偿保护层,以定义出目标互联区;
在所述目标互联区对应的所述种子层上制备互联金属层;
去除所述互联金属层周围的所述图形化掩膜层及所述种子层,得到所述封装结构。
可选地,所述载片材质包括晶圆、玻璃、石英、碳化硅、氧化铝、环氧树脂及聚氨酯中的任意一种;所述载片的厚度介于200-2000μm之间;和/或,所述种子层的材质包括钛、铜、铝、银、钯、金、铊、锡及镍中的至少一种;所述种子层的厚度介于1nm-100μm之间。
可选地,所述侧壁补偿保护层包括胶体,所述胶体包括UV胶及热固胶中的至少一种;和/或,所述侧壁补偿保护层包括若干个侧壁补偿保护部,所述侧壁补偿保护部间隔的分布在所述待键合芯片周侧。
可选地,所述侧壁补偿保护层的形成方式包括点胶方式。
可选地,所述辅助补偿层的特征包括下列条件中的至少一项:A1)所述辅助补偿层包括铜锡焊料层及胶体层中的至少一种;A2)所述辅助补偿层的厚度介于1-100μm之间。
可选地,所述待键合芯片的数量为至少两个,且不同所述待键合芯片的厚度不同。
可选地,所述辅助补偿层边缘超出所述待键合芯片边缘预设距离。
另外,本发明还提供一种新型芯片表面贴装结构,其中,所述新型芯片表面贴装结构优选采用本发明的芯片表面贴装结构的制备方法制备得到,所述新型芯片表面贴装结构包括:
载片;
辅助补偿层,形成在所述载片上;
待键合芯片,形成在所述辅助补偿层表面;
侧壁补偿保护层,形成在所述待键合芯片周围,所述侧壁补偿保护层连续覆盖所述待键合芯片及所述辅助补偿层侧壁,并连接所述待键合芯片表面和所述载片表面;
种子层,至少形成在所述侧壁补偿保护层上;
互联金属层,至少形成在所述种子层上。
可选地,所述载片材质包括晶圆、玻璃、石英、碳化硅、氧化铝、环氧树脂及聚氨酯中的任意一种;所述载片的厚度介于200-2000μm之间;和/或,所述种子层的材质包括钛、铜、铝、银、钯、金、铊、锡及镍中的至少一种;和/或,所述种子层的厚度介于1nm-100μm之间;和/或,所述侧壁补偿保护层包括胶体,所述胶体包括UV胶及热固胶中的至少一种;和/或,所述侧壁补偿保护层包括若干个侧壁补偿保护部,所述侧壁补偿保护部间隔的分布在所述待键合芯片周侧。
可选地,所述辅助补偿层的特征包括下列条件中的至少一项:A1)所述辅助补偿层包括铜锡焊料层及胶体层中的至少一种;A2)所述辅助补偿层的厚度介于1-100μm之间。
可选地,所述待键合芯片的数量为至少两个,且不同所述待键合芯片的厚度不同。
可选地,所述辅助补偿层边缘超出所述待键合芯片边缘预设距离。
如上所述,本发明新型芯片表面贴装结构及工艺,基于侧壁补偿保护层和辅助补偿层的设计,在表面贴装的芯片边缘做胶体密封,在保护待键合芯片的同时可以为后续的种子层连续提供保证,使后续RDL的电镀工艺得以进行;进一步可以在胶体固化后形成台阶,形成有效的桥接;另外,基于本发明的工艺,还可以实现采用用点胶工艺形成侧壁补偿保护层,简化工艺节约成本;同时,本发明的工艺还可以适用于在同一载片上集成任何需要厚度的芯片的贴装。本发明的芯片贴装互联工艺能大大简化表面贴装和信号扇出工艺的成本和工艺难度。
附图说明
图1显示为本发明实施例中提供的新型芯片表面贴装结构的制备工艺流程图。
图2-10显示为采用本发明制备方法制备新型芯片表面贴装结构各步骤的结构示意图。
元件标号说明
101 载片
102 辅助补偿层
103 待键合芯片
104 侧壁补偿保护层
105 种子层
106 掩膜材料层
107 图形化掩膜层
108 金属互联层
S1~S7 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。另外,本发明中使用的“介于……之间”包括两个端点值。
在本申请的上下文中,所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,其组件布局型态也可能更为复杂。
如图1所示,本发明提供一种半导体封装结构的制备方法,包括如下步骤:
S1,提供载片,并在所述载片上形成辅助补偿层;
S2,提供待键合芯片,并将所述待键合芯片贴装在所述辅助补偿层上;
S3,在所述待键合芯片周围形成侧壁补偿保护层,所述侧壁补偿保护层连续覆盖所述待键合芯片及所述辅助补偿层的侧壁,并连接所述待键合芯片表面和所述载片表面;
S4,在所述侧壁补偿保护层、所述待键合芯片及所述载片裸露的表面上制备种子层;
S5,在所述种子层上制备图形化掩膜层,所述图形化掩膜层具有目标开口,所述目标开口至少对应所述侧壁补偿保护层,以定义出目标互联区;
S6,在所述目标互联区对应的所述种子层上制备互联金属层;
S7,去除所述互联金属层周围的所述图形化掩膜层及所述种子层,得到所述封装结构。
下面将结合附图详细说明本发明的新型芯片表面贴装结构的制备方法,其中,需要说明的是,上述顺序并不严格代表本发明所保护的新型芯片表面贴装结构的制备方法的制备顺序,本领域技术人员可以依据实际工艺步骤进行改变,图1仅示出了本发明一种示例中的新型芯片表面贴装结构的制备方法的制备步骤。
首先,如图1中的S1及图2所示,提供载片101,并在所述载片上形成辅助补偿层102。
作为示例,所述载片包括晶圆、玻璃、石英、碳化硅、氧化铝、环氧树脂及聚氨酯中的任意一种。即,所述载片101可以是4,6,8,12寸晶圆。当然,所述载片101也可以是其他材质,例如,可以是玻璃,石英,碳化硅,氧化铝等无机材料,也可以是环氧树脂,聚氨酯等有机材料,可以用于提供支撑作用。其中,在一示例中,载片本身不导电,载片嵌入芯片后,在载片和芯片表面做金属互联RDL线路,以把芯片与载片连接在一起。所述载片可以为芯片提供一个支撑基板。
作为示例,所述载片101的厚度介于200-2000μm之间,例如,可以是400μm、500μm、800μm、1000μm、1200μm、1500μm。
作为示例,后续所述待键合芯片103与所述载片101之间形成有辅助补偿层102。
具体的,所述辅助补偿层102形成在所述待键合芯片103与所述载片101的表面之间,所述辅助补偿层102可以作为粘附层,实现所述待键合芯片103与所述载片101的固定。另外,基于所述粘附层实现贴装的方式,芯片与载片之间有效固定,可以利于厚度封装的简化实现,为后续工艺提供灵活性。此外,基于本发明中辅助补偿层102的引入,可以与后续的侧壁补偿保护层104配合,以实现所述待键合芯片103与所述载片101之间的有效连接。
作为示例,所述辅助补偿层102的特征包括下列条件中的至少一项:A1)所述辅助补偿层包括铜锡焊料层及胶体层中的至少一种;A2)所述辅助补偿层的厚度介于1-100μm之间。
其中,所述辅助补偿层102可以是由形成在所述待键合芯片103及载片101的至少一者的表面上的初始材料层构成。另外,当所述辅助补偿层102选择为胶体时,其可以是UV胶,热固胶。另外,此处胶体也可以是双面胶带张贴而成,留下中间粘附层。例如,在一示例中,在载片101表面或者待键合芯片103表面涂胶,然后把待键合芯片103贴装在载片101表面。
接着,如图1中的S2及图2所示,提供待键合芯片103,并将所述待键合芯片103贴装在所述辅助补偿层102表面。其中,所述待键合芯片103的数量及种类等可以依据实际选择。
接着,如图1中的S3及图3-4所示,在所述待键合芯片103周围形成侧壁补偿保护层104,所述侧壁补偿层104同时连续地覆盖所述待键合芯片103和所述辅助补偿层102的侧壁,并连接所述待键合芯片103表面和所述载片101表面。
作为示例,所述侧壁补偿保护层104包括胶体,所述胶体包括UV胶及热固胶中的至少一种。在一示例中,用点胶的方式在芯片边缘做胶体,胶体固化后附着在芯片的侧壁,胶体形成的曲面两端连接着芯片的正面和载片的正面,工艺简化,从而有效实现二者互联。
在一示例中,所述侧壁补偿保护层104与所述辅助补偿层102的材料选择一致。
作为示例,胶体(侧壁补偿保护层104)高度可以是介于1um~1000um之间。例如,可以是10μm、50μm、100μm、200μm,以利于保证填充在槽内的机械强度。
作为示例,所述辅助补偿层102的厚度优选介于20-80μm之间,例如,可以是30μm、50μm、60μm、65μm。在所述待键合芯片103与所述载片101交界的底部形成所述辅助补偿层102,从而进一步有利于配合后续形成的侧壁补偿保护层,以实现所述待键合芯片与所述载片之间的有效连接。
在另一可选示例中,所述辅助补偿层102边缘超出所述待键合芯片103边缘预设距离d1,在所述待键合芯片103与所述载片101交界的底部的角落具有部分所述辅助补偿层102材料,从而可以补充侧壁补偿保护层104,防止芯片和载片形成的角落导致的填胶缺陷,从而有利于后续种子层及互联金属层的形成。其中,在一示例中,d1厚度范围适用2um~100um之间,例如,可以是8um、10um、20um、50um、60um、80um。
另外,如图5所示,在一示例中,提供一种所述侧壁补偿保护层104的形成设计,所述侧壁补偿保护层104包括若干个侧壁补偿保护部104a,所述侧壁补偿保护部104b分布在所述待键合芯片103周侧。在一示例中,芯片互联区、载片互联区及所述侧壁补偿保护部一一对应。例如,所述待键合芯片具有若干个芯片互联区、所述载片具有若干个载片互联区,则每一个芯片互联区和对应的载片互联区之间设置一个侧壁补偿桥接部,实现二者互联。
作为示例,所述待键合芯片103的数量为至少两个,不同所述待键合芯片的厚度不同。也就是说,基于本申请的方案,可以有效的实现在同一个载片上集成不同厚度的芯片,采用辅助补偿层和侧壁补偿保护层的方式,可以基于辅助补偿层的预先设计,在制备侧壁补偿保护层实现贴装,例如,采用点胶的方式制备侧壁补偿保护层,从而无需其他工艺,直接点胶便可实现不同厚度芯片的贴装,进一步制备金属互联层,实现良好曲面形成有效互联。
接着,如图1中的S4及图6所示,在所述侧壁补偿保护层104、所述待键合芯片103及所述载片101裸露的表面上制备种子层105。
作为示例,沉积的所述种子层105的材质可以钛、铜、铝、银、钯、金、铊、锡及镍中的至少一种;所述种子层可以有一层材料层构成,也可以由多层材料层。
另外,在一示例中,所述种子层105的厚度介于1nm-100μm之间,进一步示例中,可以设置在100nm-10μm之间,例如,可以800nm、1μm、5μm、8μm。上述厚度的设计,可以在进一步补偿所述侧壁补偿保护层104或者所述侧壁补偿保护层104和所述辅助补偿层102的基础上利于得到连续的材料层,从而有利于后续互联金属的制备。
接着,如图1中的S5及图7-8所示,在所述种子层105上制备图形化掩膜层107,所述图形化掩膜层107具有目标开口107a,所述目标开口107a至少对应所述侧壁补偿保护层104,以定义出目标互联区。
在一示例中,所述图形化掩膜层107的形成方式可以是,先在形成了所述种子层105的结构上形成一层掩膜材料层106,如图7所示。其中,可以是在种子层105的表面涂布或者喷射光刻胶,作为所述掩膜材料层106。优选地,所述掩膜材料层106填充满相邻的所述待键合芯片103之间的间隙,进一步,其高度超出所述种子层105的上表面。接着,对所述掩膜材料层106进行图形化,如图8所示。其中,可以是曝光显影定义出图形区域。
作为示例,所述目标开口107a至少对应显露所述侧壁补偿保护层104,即,优选开口面积大于侧壁补偿保护层104的投影面积。
接着,如图1中的S6及图9所示,在所述目标区域对应的所述种子层105上形成互联金属层108。其中,可以是所述待键合芯片103上具有焊盘,所述载片101上也具有需要电性连接的焊盘,所述种子层及所述金属互联层除了覆盖所述侧壁补偿保护层104之外还与所述待键合芯片及所述载片上的焊盘均电性连接。
作为示例,可以采用电镀工艺沉积所述互联金属层108。在一示例中,互联金属层108的厚度介于1nm到100um之间,可以是100nm、500nm。另外,可选地,所述互联金属层108可以是一层也可以是多层材料层构成,金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等中的至少一种,可以是一种构成的单层材料层,也可以是一种或多种构成的多层堆叠。
最后,如图1中的S7及图10所示,去除所述互联金属层108周围的所述图形化掩膜层107及所述种子层105,得到所述封装结构。该步骤中,例如,去光刻胶和种子层,从而完成芯片跟载片的电性互联。去除工艺可以针对材料选择采用现有工艺。
另外,如图10所示,并参见图1-9所示,本发明还提供一种半导体封装结构,其中,所述封装结构优选采用本发明该实施例一种的的封装结构的制备方法制备得到,当然,也可以采用其他方法制备。所述封装结构中各材料层的特征及描述可以参见在本实施例一的制备方法中的描述,在此不再赘述。其中,所述封装结构包括:
载片101;
辅助补偿层102,形成在所述载片101上;
待键合芯片103,形成在所述辅助补偿层102表面;
侧壁补偿保护层104,形成在所述待键合芯片103周围,所述侧壁补偿保护层104连续覆盖所述待键合芯片及所述辅助补偿层侧壁,并连接所述待键合芯片表面和所述载片表面;
种子层105,至少形成在所述侧壁补偿保护层104上;
互联金属层108,至少形成在所述种子层上。
作为示例,所述载片101材质包括晶圆、玻璃、石英、碳化硅、氧化铝、环氧树脂及聚氨酯中的任意一种。
作为示例,所述载片101的厚度介于200-2000μm之间。
作为示例,所述种子层105的材质包括钛、铜、铝、银、钯、金、铊、锡及镍中的至少一种。
作为示例,所述种子层105的厚度介于1nm-100μm之间。
作为示例,所述侧壁补偿保护层104包括胶体,所述胶体包括UV胶及热固胶中的至少一种。
作为示例,所述侧壁补偿保护层104包括若干个侧壁补偿保护部104a,所述侧壁补偿保护部间隔的分布在所述待键合芯片103周侧。
作为示例,所述待键合芯片的数量为至少两个,且不同所述待键合芯片的厚度不同。
作为示例,所述辅助补偿层102特征包括下列条件中的至少一项:A1)所述辅助补偿层包括铜锡焊料层及胶体层中的至少一种;A2)所述辅助补偿层的厚度介于1-100μm之间。
作为示例,所述辅助补偿层102的边缘超出所述待键合芯片103边缘预设距离。
综上所述,本发明新型芯片表面贴装结构及工艺,基于侧壁补偿保护层和辅助补偿层的设计,在表面贴装的芯片边缘做胶体密封,在保护待键合芯片的同时可以为后续的种子层连续提供保证,使后续RDL的电镀工艺得以进行;进一步可以在胶体固化后形成台阶,形成有效的桥接;另外,基于本发明的工艺,还可以实现采用用点胶工艺形成侧壁补偿保护层,简化工艺节约成本;同时,本发明的工艺还可以适用于在同一载片上集成任何需要厚度的芯片的贴装。本发明的芯片贴装互联工艺能大大简化表面贴装和信号扇出工艺的成本和工艺难度。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种新型芯片表面贴装结构的制备方法,其特征在于,所述制备方法包括如下步骤:
提供载片,并在所述载片上形成辅助补偿层;
提供待键合芯片,并将所述待键合芯片贴装在所述辅助补偿层上;
在所述待键合芯片周围形成侧壁补偿保护层,所述侧壁补偿保护层连续覆盖所述待键合芯片及所述辅助补偿层的侧壁,并连接所述待键合芯片表面和所述载片表面;
在所述侧壁补偿保护层、所述待键合芯片及所述载片裸露的表面上制备种子层;
在所述种子层上制备图形化掩膜层,所述图形化掩膜层具有目标开口,所述目标开口至少对应所述侧壁补偿保护层,以定义出目标互联区;
在所述目标互联区对应的所述种子层上制备互联金属层;
去除所述互联金属层周围的所述图形化掩膜层及所述种子层,得到所述贴装结构。
2.根据权利要求1所述的新型芯片表面贴装结构的制备方法,其特征在于,所述载片材质包括晶圆、玻璃、石英、碳化硅、氧化铝、环氧树脂及聚氨酯中的任意一种;所述载片的厚度介于200-2000μm之间;和/或,所述种子层的材质包括钛、铜、铝、银、钯、金、铊、锡及镍中的至少一种;所述种子层的厚度介于1nm-100μm之间。
3.根据权利要求1所述的新型芯片表面贴装结构的制备方法,其特征在于,所述侧壁补偿保护层包括胶体,所述胶体包括UV胶及热固胶中的至少一种;和/或,所述侧壁补偿保护层包括若干个侧壁补偿保护部,所述侧壁补偿保护部间隔的分布在所述待键合芯片周侧。
4.根据权利要求1所述的新型芯片表面贴装结构的制备方法,其特征在于,所述侧壁补偿保护层的形成方式包括点胶方式。
5.根据权利要求1所述的新型芯片表面贴装结构的制备方法,其特征在于,所述辅助补偿层的特征包括下列条件中的至少一项:A1)所述辅助补偿层包括铜锡焊料层及胶体层中的至少一种;A2)所述辅助补偿层的厚度介于1-100μm之间。
6.根据权利要求1所述的新型芯片表面贴装结构的制备方法,其特征在于,所述待键合芯片的数量为至少两个,且不同所述待键合芯片的厚度不同。
7.根据权利要求1-6中任意一项所述的新型芯片表面贴装结构的制备方法,其特征在于,所述辅助补偿层边缘超出所述待键合芯片边缘预设距离。
8.一种新型芯片表面贴装结构,其特征在于,所述新型芯片表面贴装结构包括:
载片;
辅助补偿层,形成在所述载片上;
待键合芯片,形成在所述辅助补偿层表面;
侧壁补偿保护层,形成在所述待键合芯片周围,所述侧壁补偿保护层连续覆盖所述待键合芯片及所述辅助补偿层侧壁,并连接所述待键合芯片表面和所述载片表面;
种子层,至少形成在所述侧壁补偿保护层上;
互联金属层,至少形成在所述种子层上。
9.根据权利要求8所述的半导体封装结构,其特征在于,所述载片材质包括晶圆、玻璃、石英、碳化硅、氧化铝、环氧树脂及聚氨酯中的任意一种;所述载片的厚度介于200-2000μm之间;和/或,所述种子层的材质包括钛、铜、铝、银、钯、金、铊、锡及镍中的至少一种;和/或,所述种子层的厚度介于1nm-100μm之间;和/或,所述侧壁补偿保护层包括胶体,所述胶体包括UV胶及热固胶中的至少一种;和/或,所述侧壁补偿保护层包括若干个侧壁补偿保护部,所述侧壁补偿保护部间隔的分布在所述待键合芯片周侧。
10.根据权利要求8所述的半导体封装结构,其特征在于,所述辅助补偿层的特征包括下列条件中的至少一项:A1)所述辅助补偿层包括铜锡焊料层及胶体层中的至少一种;A2)所述辅助补偿层的厚度介于1-100μm之间。
11.根据权利要求8所述的新型芯片表面贴装结构,其特征在于,所述待键合芯片的数量为至少两个,且不同所述待键合芯片的厚度不同。
12.根据权利要求8-11中任意一项所述的新型芯片表面贴装结构,其特征在于,所述辅助补偿层边缘超出所述待键合芯片边缘预设距离。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110286099.6A CN113130330B (zh) | 2021-03-17 | 2021-03-17 | 新型芯片表面贴装结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110286099.6A CN113130330B (zh) | 2021-03-17 | 2021-03-17 | 新型芯片表面贴装结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113130330A true CN113130330A (zh) | 2021-07-16 |
CN113130330B CN113130330B (zh) | 2024-05-24 |
Family
ID=76773325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110286099.6A Active CN113130330B (zh) | 2021-03-17 | 2021-03-17 | 新型芯片表面贴装结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113130330B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0846171A (ja) * | 1994-08-03 | 1996-02-16 | Sony Corp | 膜形成方法及び固体撮像素子の製造方法 |
DE102013201926A1 (de) * | 2013-02-06 | 2014-08-07 | Robert Bosch Gmbh | Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteilverbund |
US20170048986A1 (en) * | 2015-08-13 | 2017-02-16 | Palo Alto Research Center Incorporated | Bare die integration with printed components on flexible substrate |
CN111968941A (zh) * | 2020-08-24 | 2020-11-20 | 浙江集迈科微电子有限公司 | 一种晶圆级贴片互联方式 |
-
2021
- 2021-03-17 CN CN202110286099.6A patent/CN113130330B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0846171A (ja) * | 1994-08-03 | 1996-02-16 | Sony Corp | 膜形成方法及び固体撮像素子の製造方法 |
DE102013201926A1 (de) * | 2013-02-06 | 2014-08-07 | Robert Bosch Gmbh | Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteilverbund |
US20170048986A1 (en) * | 2015-08-13 | 2017-02-16 | Palo Alto Research Center Incorporated | Bare die integration with printed components on flexible substrate |
CN111968941A (zh) * | 2020-08-24 | 2020-11-20 | 浙江集迈科微电子有限公司 | 一种晶圆级贴片互联方式 |
Also Published As
Publication number | Publication date |
---|---|
CN113130330B (zh) | 2024-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10381280B2 (en) | Semiconductor packages and methods for forming semiconductor package | |
CN107068659B (zh) | 一种扇出型芯片集成天线封装结构及方法 | |
US8482118B2 (en) | Integrated circuit micro-module | |
CN103811448B (zh) | 弯曲轮廓的堆叠封装件接头 | |
KR101691485B1 (ko) | 굽힘 및 펼침이 가능한 전자 장치들 및 방법들 | |
US20110115071A1 (en) | Integrated circuit micro-module | |
CN103137632A (zh) | 用于cmos图像传感器的内插板封装及其制造方法 | |
CN101246882A (zh) | 具有多芯片的半导体组件封装结构及其方法 | |
US7898068B2 (en) | Integrated circuit micro-module | |
CN110993588B (zh) | 芯片模组及其制作方法和电子设备 | |
CN103151360A (zh) | 用于cmos图像传感器的线结合内插板封装及其制造方法 | |
CN103296008A (zh) | Tsv或tgv转接板,3d封装及其制备方法 | |
WO2022183830A1 (zh) | 天线封装结构及其制备方法、以及电子器件 | |
CN102157456A (zh) | 三维系统级封装方法 | |
CN111952243A (zh) | 一种凹槽芯片嵌入工艺 | |
CN114512790A (zh) | 天线封装结构及天线封装结构制造方法 | |
CN115206948A (zh) | 一种超高密度连接系统三维扇出型封装结构及其制备方法 | |
CN110010502B (zh) | 一种射频芯片的系统级封装工艺 | |
CN110010504B (zh) | 一种具有电磁屏蔽功能的射频模块制作工艺 | |
CN113130330A (zh) | 新型芯片表面贴装结构及其制备方法 | |
CN110649002A (zh) | 一种集成天线的扇出型封装结构及其制造方法 | |
CN112992851B (zh) | 转接板及其制备方法 | |
CN106449680A (zh) | 图像传感器模组及其制作方法 | |
CN110828408A (zh) | 一种三维扇出型封装结构及其制造方法 | |
CN112687656B (zh) | 半导体封装结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |