CN113129973A - 包含动态编程电压的存储器装置 - Google Patents

包含动态编程电压的存储器装置 Download PDF

Info

Publication number
CN113129973A
CN113129973A CN202011577597.8A CN202011577597A CN113129973A CN 113129973 A CN113129973 A CN 113129973A CN 202011577597 A CN202011577597 A CN 202011577597A CN 113129973 A CN113129973 A CN 113129973A
Authority
CN
China
Prior art keywords
voltage
memory device
memory
memory cell
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011577597.8A
Other languages
English (en)
Inventor
E·N·李
L·C·米兰达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113129973A publication Critical patent/CN113129973A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/08Address circuits; Decoders; Word-line control circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061Improving I/O performance
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step

Abstract

本申请涉及一种包含动态编程电压的存储器装置。一些实施例包含使用存取线、耦合到所述存取线的一存取线的第一存储器单元以及包含电路的控制单元的设备和方法。所述控制单元经配置以将第一电压施加到所述存取线;检查所述第一存储器单元在施加所述第一电压之后的第一阈值电压;基于所述第一阈值电压中的至少一个大于选定电压的确定获得偏移信息;生成第二电压,所述第二电压是所述第一电压和所述偏移信息的函数;以及在第二存储器单元中存储信息的操作期间将所述第二电压施加到所述存取线中的一个。

Description

包含动态编程电压的存储器装置
技术领域
本公开的实施例涉及存储器装置,包括非易失性存储器装置中的写入操作。
背景技术
非易失性存储器装置,例如闪速存储器装置,被广泛用于计算机和许多电子产品中。闪速存储器装置具有许多存储器单元。信息(例如,用户数据)可在写入操作(也称为编程操作)中存储在存储器单元中。可在读取操作中从存储器单元获得(例如,读取)所存储的信息。可在擦除操作中擦除来自部分或所有存储器单元的信息(例如,过时数据)。在特定存储器单元中存储信息通常涉及致使该特定存储器单元具有目标阈值电压范围内的阈值电压。目标阈值电压范围是对应于待存储于存储器单元中的信息的值(例如,二进制值)的阈值电压的预定范围。不同的目标阈值电压范围对应于待存储于存储器单元中的信息的不同值。
常规写入操作的一部分包含将编程信号(例如,电压信号)施加到耦合到选定存储器单元(选择以存储信息的存储器单元)的存取线(例如,字线)。此类编程信号通常具有起始电压(例如,初始电压)。然后,逐渐增加编程信号上的电压,直到选定存储器单元的阈值电压达到目标阈值电压为止。在常规写入操作中,通常将起始电压的值选择为相对较低以防止选定存储器单元的阈值电压无意中超过目标阈值电压范围。
在存储器装置的使用期限期间,存储器单元通常循环通过许多写入和擦除操作。该循环可致使存储器单元的阈值电压范围相对于写入操作期间所使用的编程信号发生位移。此类位移可改变起始电压与阈值电压范围之间的关系。如果忽略阈值电压范围中的位移,常规存储器装置中的写入操作的性能可能会降低。
发明内容
本公开涉及用于在非易失性存储器装置中包含写入操作的存储器装置和方法。
在本公开的一些实施例中,一种存储器装置包括:存储器单元阵列;存取线,其中存储器单元阵列的第一存储器单元与存取线中的一存取线相关联;控制单元,其包含电路,所述电路经配置以:发起将第一电压施加到存取线;检查第一存储器单元在施加第一电压之后的第一阈值电压;基于第一阈值电压中的至少一个大于选定电压的确定获得偏移信息;生成第二电压,所述第二电压响应于第一电压和偏移信息而确定;以及在存储器单元阵列的第二存储器单元中存储信息的操作期间,发起将第二电压施加到存取线中的一个。
在本公开的一些实施例中,一种存储器装置包括:存储器单元阵列;第一存取线和第二存取线;与第一存取线相关联的第一存储器单元;与第二存取线相关联的第二存储器单元;以及控制单元,其包含电路,所述电路经配置以:发起将第一电压施加到第一存取线;检查第一存储器单元的至少一部分在施加第一电压之后的第一阈值电压;基于第一阈值电压中的至少一个大于选定电压的确定获得第一偏移信息;存储第一偏移信息;发起将第二电压施加到第二存取线,第二电压具有基于第一偏移信息的值;检查第二存储器单元的至少一部分在施加第二电压之后的第二阈值电压;基于第二阈值电压中的至少一个大于选定电压的确定获得第二偏移信息;以及存储第二偏移信息。
在本公开的一些实施例中,一种方法包括:在对存储器装置的第一存储器单元执行第一操作期间将第一电压施加到存储器装置的存取线中的一个;在第一操作期间确定计数值,所述计数值对应于第一存储器单元中的存储器单元的数目,所述数目个存储器单元中的每一存储器单元具有大于选定电压的阈值电压;基于计数值确定偏移信息;基于偏移信息生成第二电压;以及在对存储器装置的第二存储器单元执行第二操作期间将第二电压施加到存取线中的一个。
在本公开的一些实施例中,一种方法包括:将第一电压施加到存储器装置的存取线中的一存取线;检查耦合到存取线的第一存储器单元在施加第一电压之后的第一阈值电压;基于第一阈值电压中的至少一个大于选定电压的确定获得偏移信息;生成第二电压,第二电压是第一电压和对应于偏移信息的电压量的函数;在存储器装置的第二存储器单元中存储信息的操作期间,将第二电压施加到存取线中的选定存取线;确定第二存储器单元的每个存储器单元在施加第二电压之后是否达到目标阈值电压;以及基于第二存储器单元的每个存储器单元达到目标阈值电压的确定,完成在第二存储器单元中存储信息的操作。
附图说明
图1示出了根据本文所述的一些实施例的呈包含存储器单元的块和子块的存储器装置形式的设备的框图。
图2示出了根据本文所述的一些实施例的存储器装置的一部分的示意图,该存储器装置包含具有存储器单元的块和子块的存储器阵列、存取线、数据线和缓冲器电路。
图3示出了说明根据本文所述的一些实施例的图2的存储器装置的数个存储器单元的阈值电压范围(例如,分布)的阈值电压的曲线。
图4是根据本文所述的一些实施例的在编程事件中的操作期间执行采样操作的方法的流程图。
图5是根据本文所述的一些实施例的在相应编程事件的操作期间执行多个采样操作的方法的流程图。
图6是根据本文所述的一些实施例示出图2的存储器装置的数个存储器单元的阈值电压范围的曲线图。
图7是根据本文所述的一些实施例的曲线图,其示出了基于在图2的存储器装置中执行的不同采样操作的计数值与偏移信息之间的实例关系。
图8是示出了根据本文所述的一些实施例的含有计数值的实例值的条目和含有偏移信息的实例值的条目的表(例如,查找表)。
图9示出了根据本文所述的一些实施例的图2的存储器装置的一部分的结构的侧视图。
图10示出了根据本文所述的一些实施例的呈包含存储器装置的系统的形式的设备。
具体实施方式
本文所述的技术涉及一种存储器装置,其具有用以在存储器装置的写入操作中调整起始电压(例如,编程电压)的值的结构(例如,电路)和方法(例如,操作)。可以以信号(例如,编程电压脉冲)的形式提供起始电压。可在由存储器装置执行的编程事件(例如,在开始时)施加起始电压。编程事件可以是将信息存储在存储器装置的存储器单元中的写入操作的一部分。在编程事件期间,所述的存储器装置可对存储器单元的一部分执行采样操作。基于采样操作的结果,存储器装置可确定偏移信息。然后,存储器装置使用偏移信息来调整(例如,动态且连续地调整)存储器装置的操作(例如,写入操作)中的起始电压的值。
本文所述的技术可改进或维持存储器装置的写入操作的效率。例如,起始电压的调整可改进(例如,减小)部分写入操作的编程时间,并且抵消(例如,最小化)存储器装置的存储器单元的阈值电压的变化的影响、最小化性能损失,并且改进缩放。下文参考图1至图10的描述讨论本文所述的技术的其它改进和益处。
图1示出了根据本文所述的一些实施例的呈包含存储器单元的块和子块的存储器装置100形式的设备的框图。存储器装置100可包含存储器阵列(或多个存储器阵列)101,其含有存储器单元110。在存储器装置100的物理结构中,存储器单元110可垂直(例如,彼此堆叠)布置在存储器装置100的衬底(例如,包含存储器装置100的IC芯片的半导体衬底)上方。存储器单元110可包含非易失性单元。例如,存储器单元110可包含浮动栅极存储器单元、电荷捕获存储器单元或其它类型的非易失性存储器单元。
如图1所示,存储器单元110可布置在块(存储器单元块)中,诸如块190和191。块190和191中的每一个可包含子块。例如,块190可包含子块1900和190n,而块191可包含子块1910和191n。图1示出了存储器装置100,其具有作为实例的两个块190和191以及块190和191中的每一个中的两个子块。存储器装置100可具有两个以上块和该块中的每一个中的两个以上子块。
子块1900、190n、1910和191n中的每一个可包含存储器单元110的不同部分。块190和191中的每一个可在存储器装置100的操作(例如,读取、写入或擦除操作)期间被独立地存取。例如,存储器装置100可选择块190以在特定写入操作中存储信息,而该特定写入操作未选择块191。也可在存储器装置100的操作(例如,读取、写入或擦除操作)期间独立地存取块(例如,块190)中的每一子块(例如,子块1900和190n中的每一个)。例如,存储器装置100可选择子块1900以在特定写入操作中存储信息,而在该特定写入操作中未选择块190的其它子块(例如,子块190n)。
如图1所示,存储器装置100可包含存取线(其可包含字线)150和数据线(其可包含位线)170。存取线150可承载信号(例如,字线信号)WL0至WLm。数据线170可承载信号(例如,位线信号)BL0至BLn。存储器装置100可使用存取线150来选择性地存取块190和191的子块1900、190n、1910和191n,并使用数据线170来选择性地与块190和191的存储器单元110交换信息(例如,数据)。
存储器装置100可包含地址寄存器107以接收线(例如,地址线)103上的地址信息(例如,地址信号)ADDR。存储器装置100可包含行存取电路108以及列存取电路109(例如,存储器装置100的解码器电路的部分),其可解码来自地址寄存器107的地址信息。基于已解码的地址信息,存储器装置100可确定在存储器操作期间将存取块190和191的哪些子块中的哪些存储器单元110。存储器装置100可执行读取操作以读取(例如,感测)存储器单元110中的信息(例如,先前存储的信息),或执行写入(例如,编程)操作以存储(例如,编程)存储器单元110中的信息。存储器装置100可使用与信号BL0至BLn相关联的数据线170来提供待存储在存储器单元110中的信息或获得从存储器单元110读取(例如,感测)的信息。存储器装置100还可执行擦除操作以擦除来自块190和191的一些或所有存储器单元110的信息。
存储器装置100可包含控制单元118,其可经配置以基于线104上的控制信号来控制存储器装置100的存储器操作(例如,读取、写入及擦除操作)。线104上的控制信号的实例包含一或多个时钟信号和其它信号(例如,芯片启用信号CE#、写入启用信号WE#)以指示存储器装置100可执行哪一操作(例如,读取、写入或擦除操作)。线104上的信号可由外部装置(例如,处理器或存储器控制器)提供到存储器装置100。
存储器装置100可包含缓冲器电路120,其可包含诸如感测放大器和页缓冲器电路(例如,数据锁存器)的组件。缓冲器电路120可响应来自列存取电路109的信号BL_SEL0至BL_SELn。缓冲器电路120可经配置以确定(例如,通过感测)从块190和191的存储器单元110读取的(例如,在读取操作期间)信息的值,并将该信息的值提供到线(例如,全局数据线)175。缓冲器电路120还可经配置以使用线175上的信号来基于线175上(例如,在写入操作期间)的信号的值(例如,电压值)确定待存储(例如,编程)在块190和191的存储器单元110中的信息的值(例如,在写入操作期间)。
存储器装置100可包含输入/输出(I/O)电路117以在块190和191的存储器单元110与线(例如,I/O线)105之间交换信息。线105上的信号DQ0至DQN可以表示从块190和191的存储器单元110读取或存储在其中的信息。线105可包含存储器装置100内的导电节点或存储器装置100可驻留的封装上的引脚(或焊球)。存储器装置100外部的其它装置(例如,存储器控制器或处理器)可通过线103、104和105与存储器装置100通信。
存储器装置100可接收电源电压,包含电源电压Vcc和Vss。电源电压Vss可在地电位(例如,具有近似零伏的值)下操作。电源电压Vcc可包含从诸如电池或交流到直流(AC-DC)转换器电路的外部电源提供给存储器装置100的外部电压。存储器装置100还可包含电压生成器125,以在存储器装置100的操作(例如,读取、写入和擦除操作)期间向存取线150提供不同电压。
存储器单元110中的每一个可经配置以存储表示至多单个位的值(例如,二进制值)或诸如两、三、四或另一数目的位的多个位的值的信息。例如,存储器单元110中的每一个可经配置以存储表示单个位的二进制值“0”或“1”的信息。每单元的单个位有时被称为单级单元。在另一实例中,存储器单元110中的每一个可经配置以存储表示多个位的值的信息,诸如两个位的四个可能值“00”、“01”、“10”和“11”中的一个,三个位的八个可能值“000”、“001”、“010”、“011”、“100”、“101”、“110”和“111”中的一个,或另一数目的多个位的其它值中的一个。具有存储多个位的能力的存储器单元有时被称作多级单元(或多状态单元)。
存储在存储器单元110的特定存储器单元中的信息的值(例如,二进制值)可基于该特定存储器单元的阈值电压(例如,模拟阈值电压值)。在写入操作中,存储器装置100可操作以改变特定存储器单元的阈值电压以反映存储在该特定存储器单元中的信息的值。
存储器装置100可包含非易失性存储器装置,使得存储器单元110可在电源(例如,电压Vcc、Vss或两者)从存储器装置100断开时保留存储于其上的信息。例如,存储器装置100可为闪速存储器装置,诸如NAND闪速(例如,3向(3-D)NAND)或NOR闪速存储器装置,或另一种存储器装置,诸如可变电阻存储器装置(例如,相变存储器装置或电阻式RAM(随机存取存储器)装置)。
存储器装置100的控制单元118还可经配置以执行采样操作。存储器装置100可基于采样操作的结果调整对存储器单元110执行的编程事件(例如,其可为写入操作的一部分)的起始电压。存储器装置100中的操作(例如,采样操作和起始电压的调整)可类似于(或相同于)下文参考图2至图10所述的存储器装置的操作。
在图1中,配置控制单元118以执行本文所述的操作可包含在控制单元118中提供特定组件以执行(例如,控制)所述操作。此类特定组件可包含固件、硬件或软件或固件、硬件和软件的任意组合。作为实例,控制单元118可包含例如状态机(例如,有限状态机)、寄存器电路(例如,控制寄存器121)、只读存储器(ROM)及其它组件(例如,控制信息119)的组件,其可经配置以控制存储器装置100的存储器操作(例如,读取、写入及擦除操作)。存储器装置100的一些操作可基于(例如,响应于)线104上的控制信号。
本领域普通技术人员可认识到,存储器装置100可包含其它组件,其中若干组件未在图1中示出以便不混淆本文所述的实例实施例。
存储器装置100的至少一部分可包含结构并执行操作,结构和操作类似于(或相同于)下文参考图2至图10所述的存储器装置中的任一个的结构和操作。
图2示出了根据本文所述的一些实施例的存储器装置200的一部分的示意图,其包含存储器阵列202,其具有块(存储器单元块)290和291以及块290中的子块2900、2901、2902和2903;存储器单元210、211、212和213;存取线(例如,字线)250a、251a、252a和253a,其分别与存储器单元210、211、212和213相关联(例如,耦合到);数据线270、271和272;以及缓冲器电路220、221和222。存储器装置200可对应于存储器装置100(图1)。例如,存储器阵列202可对应于图1的存储器阵列101。图2中的数据线270、271和272可对应于图1的数据线170。图2中的缓冲器电路220、221和222可以是存储器装置200的缓冲器电路系统(未示出)的一部分,其可对应于图1的缓冲器电路120。存储器装置200可包含存储器装置的其它元件,为简单起见,其它元件从图2省略。例如,存储器装置200可包含类似于图1的控制单元118(或与其相同)的控制单元以执行存储器操作(例如,读取、写入、擦除和采样操作)。
块290和291中的每一个可包含子块。例如,块290可包含子块2900、2901、2902和2903。为简单起见,图2中未示出块291的细节(例如,子块和存储器单元)。子块2900、2901、2902和2903中的每一个可包含存储器单元210、211、212和213中的数个存储器单元。可在存储器装置200的操作(例如,读取、写入或擦除操作)期间独立地存取块290和291中的每一个。可在存储器装置200的操作(例如,读取、写入或擦除操作)期间独立地存取(例如,一次存取一个)块(例如,块290)中的每个子块(例如,子块2900、2901、2902和2903中的每一个)。可选择选定块的子块中的一个子块(例如,选定子块)以在特定编程事件(例如,写入操作)期间存储信息,而在该特定编程事件期间可不选择选定块的其余子块。例如,可选择子块2900以在特定编程事件期间存储信息,而未选择(未选择)子块2901、2902和2903以在该特定编程事件期间存储信息。
在图2中,缓冲器电路220、221和222可操作以确定(例如,通过分别感测数据线270、271和272上的信号)在读取操作期间从存储器单元210、211、212和213读取(例如,感测)的信息的值。图2中的缓冲器电路220、221和222还可操作以确定在写入操作期间待存储在存储器单元210、211、212和213中的信息的值。此外,图2中的缓冲器电路220、221和222还可操作(例如,在写入操作的写入验证阶段期间)以确定(例如,通过分别感测数据线270、271和272上的信号)存储器单元210、211、212和213中的特定存储器单元(或多个存储器单元)的阈值电压是否达到目标阈值电压。
如图2所示,数据线270、271和272可分别承载信号BL0、BL1和BL2。数据线270、271和272中的每一个可被构造为存储器装置200的导电线。存储器装置200可包含能够承载信号(例如,源极线信号)SRC的线299。线299可被构造为存储器装置200的导电线或导电板。线299可以是子块2900、2901、2902和2903的公共导电线(例如,公共源极线或公共源极板)。线299可耦合到存储器装置200的接地连接。
如图2所示,存取线250a、251a、252a和253a可承载相应的信号(例如,字线信号)WL0、WL1、WL2和WL3。存储器装置200可包含控制栅极250b、251b、252b和253b,其可分别为存取线250a、251a、252a和253a的一部分。图2示出了作为实例的四个存取线250a、251a、252a和253a以及三个数据线270、271和272。此类存取线和数据线的数量可变化。
存储器装置200可包含选择晶体管261、262、263和264(图2的底部)和选择晶体管265、266、267和268(图2的顶部)。存储器单元210、211、212和213可布置在存储器单元串中,诸如存储器单元串2300、2301、2302、2303、2310、2311、2312、2313、2320、2321、2322和2323。为简单起见,这些存储器单元串统称为存储器单元串2300至2323。存储器单元210、211、212和213中的每一个可经配置为单级单元或多级单元。
存储器单元串2300至2323中的每一个可通过选择晶体管265、266、267和268中的一个耦合到数据线270、271和272中的一个。存储器单元串2300至2323中的每一个还可通过选择晶体管261、262、263和264中的一个耦合到线299。例如,存储器单元串2300可通过选择晶体管265(直接在串2300上方)耦合到数据线270并且通过选择晶体管261(直接在串2300下方)耦合到线299。在另一实例中,存储器单元串2301可通过选择晶体管266(直接在串2301上方)耦合到数据线270并且通过选择晶体管262(直接在串2301下方)耦合到线299。图2示出了12个存储器单元串2300至2323以及每一存储器单元串中的四个存储器单元210、211、212和213的实例。此类存储器单元串的数目以及每一存储器单元串中的存储器单元的数目可变化。
如图2所示,存储器单元串2300至2323的一些存储器单元(例如,212)可共享同一控制栅极(例如,252b)。存储器单元串2300至2323的一些其它存储器单元(例如,213)可共享另一控制栅极(例如,253b)。控制栅极250b、251b、252b和253b中的每一个可被构造为单个导电板。因此,在图2所示的实例中,存储器装置200可包含形成四个控制栅极250b、251b、252b和253b的四个导电板。
选择晶体管261、262、263和264可共享同一栅极280b。栅极280b可形成存储器装置200的选择线(例如,源选择线)280a的一部分。选择晶体管261、262、263和264可由同一信号控制(例如,接通或断开),该信号是诸如施加于选择线280a的SGS信号(例如,源极选择栅极信号)。在诸如读取或写入操作的存储器操作期间,选择晶体管261、262、263和264可接通(例如,通过激活SGS信号)以将存储器单元串2300至2323耦合到线299。选择晶体管261、262、263和264可断开(例如,通过停用SGS信号)以将存储器单元串2300至2323与线299解耦。
选择晶体管265、266、267和268可包含单独栅极(例如,单独漏极选择栅极)285b、286b、287b和288b。然而,选择晶体管265可共享同一栅极285b。选择晶体管266可共享同一栅极286b。选择晶体管267可共享同一栅极287b。选择晶体管268可共享同一栅极288b。栅极285b、286b、287b和288b可分别形成存储器装置200的选择线(例如,漏极选择线)285a、286a、287a和288a的一部分。
可在存储器操作(例如,读取或写入操作)期间通过对应的信号SGD0、SGD1、SGD2和SGD3(例如,漏极选择栅极信号)控制(例如,接通或断开)选择晶体管265、266、267和268,以便选择性地将存储器单元串2300至2323耦合到其相应的数据线270、271和272。在存储器操作(例如,读取或写入操作)期间,一次只能激活(例如,顺序地激活)信号SGD0、SGD1、SGD2和SGD3中的一个。
例如,在将信息存储在存储器单元串2300、2310或2320的选定存储器单元中的写入操作期间,可激活信号SGD0以接通选择晶体管265并且将存储器单元串2300、2310和2320分别耦合到数据线270、271和272。停用信号SGD1、SGD2和SGD3(同时激活信号SGD0)以将存储器单元串2301、2311、2321、2302、2312、2322、2303、2313和2323与数据线270、271和272解耦。
在另一实例中,在将信息存储在存储器单元串2301、2311或2321的选定存储器单元中的写入操作期间,可激活信号SGD1以接通选择晶体管266并且将存储器单元串2301、2311和2321分别耦合到数据线270、271和272。停用信号SGD0、SGD2和SGD3(同时激活信号SGD1)以将存储器单元串2300、2310、2320、2302、2312、2322、2303、2313和2323与数据线270、271和272解耦。
存储器单元210、211、212和213可在物理上位于存储器装置200的多个层级中,使得同一存储器单元串中的存储器单元210、211、212和213可在存储器装置200的多个层级中彼此堆叠(例如,垂直堆叠存储器单元)。图9示出了具有堆叠存储器单元的存储器装置的实例结构,该堆叠存储器单元可对应于存储器装置200的存储器单元210、211、212和213。图2示出了可相对于存储器装置200的结构的物理方向(例如,维度)的方向X、Y和Z。例如,Z方向可以是垂直于(例如,相对的垂直方向)存储器装置200的衬底(例如,半导体衬底)的方向。Z方向垂直于X方向和Y方向(例如,Z方向垂直于存储器装置100的X-Y平面)。
图2示出了其中子块2900、2901、2902和2903中的每一个在X方向上包含一个存储器单元串并且在Y方向上包含三个存储器单元串的实例。例如,如图2所示,子块290在X方向上包含一个存储器单元串(例如,存储器单元串2300、2301或2302)并且在Y方向上包含三个存储器单元串(例如,存储器单元串2300、2301和2302)。然而,子块2900、2901、2902和2903中的每一个可在X方向和Y方向上包含不同数目的存储器单元串。
存储在存储器装置200的存储器单元210、211、212和213中的特定存储器单元中的信息的值可基于该特定存储器单元的阈值电压。存储器单元210、211、212和213中的每一个可经配置以存储至多一位(例如,仅单个位)或多位(例如,两位、三位或多于三位)的信息。
如下文参考图4至图8所述,存储器装置200可对块290和291中的每一个中的存储器单元的一部分执行采样操作。基于编程事件中的采样操作的结果,存储器装置200可调整存储器装置200中的后续编程事件中的起始电压的值。
图3示出了说明根据本文所述的一些实施例的存储器装置200的数个存储器单元的阈值电压范围(例如,分布)311的阈值电压的曲线301。曲线301可表示用于存储器装置200的数个存储器单元的阈值电压范围311内的阈值电压的正态分布。如图3所示,阈值电压范围311可包含范围从电压Vt_L到电压Vt_H的阈值电压。电压Vt_L和Vt_H可分别是阈值电压范围311的较低和较高阈值电压极限。
在图3中,阈值电压范围311可对应于(例如,可预先指定)存储器装置200的存储器单元210、211、212和213的状态(例如,标记为“STATE_i”)。状态STATE_i可呈现存储在存储器装置200的存储器单元中的单个位(例如,“0”或“1”)的值(例如,二进制值)、两位(例如,“01”、“10”或两位的另一值)、三位(例如,“001”、“110”或三位的另一值)或多于三位的信息的值。
在写入操作的编程事件期间,可将存储器装置200的存储器单元210、211、212和213中的选定存储器单元(或多个选定存储器单元)编程为具有阈值电压范围311内的目标阈值电压(对应于状态STATE_i)。作为实例,如果存储器装置200的存储器单元210、211、212和213经配置为每存储器单元一位(例如,SLC),则存储器装置200的存储器单元210、211、212和213中的选定存储器单元可经编程以具有阈值电压范围311内的目标阈值电压以表示一位的值(例如,“0”或“1”)。在另一实例中,如果存储器装置200的存储器单元210、211、212和213经配置为每存储器单元两位(例如,MLC),则存储器装置200的存储器单元210、211、212和213中的选定存储器单元可经编程以具有阈值电压范围311内的目标阈值电压以表示两位的值。在另一实例中,如果存储器装置200的存储器单元210、211、212和213经配置为每存储器单元三位(例如,TLC),则存储器装置200的存储器单元210、211、212和213中的选定存储器单元可经编程以具有阈值电压范围311内的目标阈值电压以表示三位的值。
在编程事件(例如,部分写入操作)期间,可将电压(例如,编程电压)Vpgm_i(图2和图3中未示出)施加到存取线250a、251a、252a和253a(图2)中的选定存取线以致使存储器装置200的存储器单元210、211、212和213中的选定存储器单元具有阈值电压范围311内的目标阈值电压。存储器装置200的写入操作(例如,其包含编程事件)可包含写入阶段和写入验证阶段。存储器装置200可在写入阶段期间将信息存储(例如,编程)在选定存储器单元中,并且在验证阶段确定(例如,验证)选定存储器单元的阈值电压是否达到目标阈值电压。存储器装置200可重复写入操作的写入阶段和写入验证阶段,直到选定存储器单元的阈值电压达到目标阈值电压为止。
在图3中,电压Vpv可呈现存储器装置200可用于确定选定存储器单元在编程事件期间是否达到目标阈值电压的编程验证电压。存储器装置200可将选定存储器单元的阈值电压与电压Vpv进行比较。当选定存储器单元的阈值电压大于电压Vpv时,存储器装置200可确定选定存储器单元的阈值电压达到目标阈值电压。作为实例,电压Vpv(例如,编程验证电压)的值可为1V到5V,并且电压Vpgm_i(例如,编程电压)的值可为15V到20V。
阈值电压范围311可位移(例如,由于循环)。存储器装置200可执行采样操作以抵消(例如,最小化)阈值电压范围311中的位移的影响。
图4是根据本文所述的一些实施例的在编程事件401和402中的一个中执行采样操作的方法400的流程图。方法400可由存储器装置执行,诸如图1的存储器装置100或图2的存储器装置200。方法400的至少一部分(例如,方法400的一部分或整个方法400)由在方法400中使用的存储器装置的控制单元执行(例如,控制)。此类控制单元可类似于图1的控制单元118(或与其相同)。方法400中使用的存储器装置的控制单元可经配置以包含特定固件、硬件或软件或固件、硬件和软件的任何组合以执行方法400。为简单起见,在方法400中所述的存储器装置是指存储器装置200。然而,在方法400中所述的存储器装置还可指存储器装置100或不同于存储器装置100和200的另一存储器装置。
方法400的编程事件401和402可在存储器装置200的不同子块中执行。例如,编程事件401可在子块2900中执行,而编程事件402可在子块2901、2902或2903中执行。如下文更详细描述,编程事件401可包含采样操作以对子块(例如,子块2900)的存储器单元的一部分的阈值电压进行采样。采样操作可提供可用于预测存储器单元的该部分的阈值电压范围的采样结果。基于采样结果,存储器装置200可调整在对另一子块(例如,子块2901、2902及2903)的存储器单元执行的编程事件期间(例如,在写入操作中)使用的电压(例如,起始编程电压)。
如图4所示,编程事件401中的活动410可包含使用电压Vpgm_0(例如,默认编程电压)。电压Vpgm_0的值可基于存储器装置200的存储器单元的结构(例如,固有性质)。作为实例,电压Vpgm_0的值可小于图3中的电压Vpgm_i(例如,编程电压)的值(例如,0<Vpgm_0<Vpgm_i)。替代地,电压Vpgm_0的值可等于电压Vpgm_i的值(例如,Vpgm_0=Vpgm_i)。如上文参考图3所述,在编程事件(例如,部分写入操作)期间,存储器装置200可使用电压Vpgm_i来致使存储器装置200的选定存储器单元具有阈值电压范围311内的目标阈值电压(例如,从电压Vt_L到电压Vt_H的目标阈值电压)。
在图4的方法400中,活动410可在编程事件401的开始(起始)处执行。因此,电压Vpgm_0可为编程事件401的起始电压(例如,初始电压)。替代地(例如,在存储器装置200的替代配置中),活动410可在编程事件401开始之后的某一时间点执行。因此,电压Vpgm_0可能不是编程事件401的起始电压(例如,可能不是初始电压)。
在方法400中,在活动410中使用的电压Vpgm_0的值可在编程事件401开始之前存储在存储器装置200的存储器结构中(例如,在控制寄存器中)。存储器结构可为存储器装置200的控制单元的一部分(或可在控制单元外部)。存储器结构可包含与图1的控制寄存器121类似或相同的控制寄存器。
在图4中,方法400的活动412可包含将脉冲(例如,编程电压脉冲)施加到存储器装置200的子块(例如,选定子块)的存取线(例如,选定存取线)。存储器装置200的控制单元可在活动412中发起施加脉冲。该脉冲可包含具有基于电压Vpgm_0的值的值(例如,以伏特为单位)的振幅V_pulse。例如,活动412中的脉冲的振幅可与(等于)电压Vpgm_0相同(例如,V_pulse=Vpgm_0)。
活动412可类似于(或相同于)存储器装置200的操作(例如,写入操作的写入阶段)的一部分。例如,活动412中的脉冲可包含在存储器装置200的写入操作期间施加到存储器装置200的选定存取线(例如,图2中的存取线250a至253a中的一个)以将信息存储在耦合到存储器装置200的选定存取线的(选定子块的)选定存储器单元中的脉冲。在活动412中将脉冲施加到存储器装置200的存取线可改变(例如,增加)耦合到选定存取线的存储器装置200的选定子块的选定存储器单元的阈值电压。例如,活动412中的存取线(例如,选定存取线)可包含存取线250a(图2),并且子块2900(图2)可为选定子块。在该实例中,存取线251a、252a和253a(图2)可为未选存取线并且子块2901、2902和2903可为未选子块。因此,在该实例中在活动412中施加脉冲可改变子块2900(选定子块)的存储器单元210的阈值电压。
方法400的活动414可包含执行阶段(例如,检查阈值电压(Vt)阶段),其可与存储器装置200中的写入操作的写入验证阶段相同。活动414中的检查Vt(检查阈值电压)阶段可包含确定(例如,检查)选定存储器单元(例如,子块2900中的存储器单元210)的阈值电压是否大于电压PV_select(选定阈值电压)。电压PV_select可基于图2的存储器单元210、211、212和213的目标阈值电压范围中的目标阈值电压。例如,在活动414中的检查Vt阶段中使用的电压PV_select可以是图3的电压Vpv(编程验证电压)的值。替代地,活动414中的电压PV_select可以是与图3中的电压Vpv的值不同的值。例如,图6(下文详细描述)示出了在活动414中使用的电压PV_select的实例。
在图4中,方法400的活动416可包含对其阈值电压大于电压PV_select的存储器单元的数目进行计数。活动416中的计数值P是编程事件401中的采样操作的结果。在活动416中,计数值P可用于指示(例如,表示)其阈值电压大于电压PV_select的存储器单元的数目(数量)。在编程事件401中,在采样操作开始之前(例如,在执行活动410之前),计数值P可被设置为(例如,被编程为)零(P=0)。在活动416中计数值P可保持为零(P=0),或者可改变为正数(例如,P=1或P>1),这取决于其阈值电压大于电压PV_select的存储器单元的数目(在活动412中施加脉冲之后)。例如,响应于根据在活动416中执行的计数确定没有存储器单元的阈值电压大于电压PV_select,计数值P可保持为零(P=0)。在另一实例中,计数值P可大于零。计数值P可指示存储器单元的一个字节(或多个字节)。例如,计数值P为1(P=1)可指示选定存储器单元中的8个存储器单元(存储器单元的一个字节)具有大于电压PV_select的其相应阈值电压。在另一实例中,计数值P为4(P=4)可指示选定存储器单元中的32个存储器单元(存储器单元的八个字节)具有大于电压PV_select的其相应阈值电压。
活动418可包含确定是否满足(满足)条件(例如,采样准则)。该条件可基于计数值P与目标计数值T之间的关系。如上所述,计数值P指示其阈值电压(Vt)大于电压PV_select的存储器单元的数目。在活动418中,可选择(例如,由用户选择)目标计数值T(例如,预定值)并将其存储在存储器装置200中。因此,目标计数值T是在编程事件401中的采样操作开始之前(例如,在执行活动410之前)的已知值。
例如,目标计数值T可至少被设置为一(例如,T=1或T>1)。目标计数值T可在编程事件401中的采样操作开始之前(例如,在执行活动410之前)存储在存储器装置200中。例如,存储器装置200的控制单元可经配置以包含控制寄存器(其可与图1的控制寄存器121相似或相同)以存储用于本文所述的采样操作的目标计数值T。
在活动418中,如果计数值P至少等于目标计数值T(例如,P=T或P>T),则满足条件(例如,满足条件)。响应于计数值P大于目标计数值T(例如,P=T或P>T),存储器装置200的控制单元可确定满足条件(例如,满足条件)。
在活动418中,如果计数值P小于目标计数值T(例如,P<T),则不满足条件(例如,条件不满足)。响应于计数值P小于目标计数值T(例如,P<T),存储器装置200的控制单元可确定不满足条件(例如,条件不满足)。
在图4中,在活动418处的标记“否”指示不满足活动418中的条件。在这种情况下,方法400可继续进行活动420。在活动418处的标记“是”指示满足活动418中的条件。在这种情况下,方法400可继续进行活动422。
在存储器装置200的替代配置中,可省略(例如,不使用)目标计数值T。在此类替代配置中,如果计数值P小于一(例如,P<1(例如,保持为零)),则不满足活动418中的条件,而如果计数值P至少为一(例如,P=1或P>1),则满足活动418中的条件。因此,在存储器装置200的替代配置中,响应于确定计数值P小于一,不满足活动418中的条件,而响应于确定计数值P至少为一,满足活动418中的条件。
在图4中,活动420可包含增加脉冲的值(其在活动412中施加)。增加脉冲的值可包含将脉冲的振幅增加增量(例如,电压量)。例如,活动420可将脉冲的振幅从V_pusle增加到V_pusle+V_delta,其中delta V_delta是增量(例如,以伏特为单位)。作为实例,V_delta可具有使得下一编程迭代(例如,在重复编程循环中)中的脉冲的值(至V_pusle+V_delta)可致使选定存储器单元的阈值电压增加的值。
在图4中,在执行活动420之后,响应于不满足重复序列中的活动418中的条件,方法400可执行重复序列(例如,重复循环)以重复活动412、414、416和420至少一次。如上所述,如果满足活动418中的条件,方法400可继续进行活动422。
活动422可包含确定信息(例如,偏移电压)V_offset的值。信息V_offset是存储器装置200可用于调整(例如,增加或减少)用于后续编程事件(例如,编程事件402)的起始电压(例如,电压Vpgm_0)的值的偏移信息。
在活动422,存储器装置200可使用曲线拟合模型计算或查找表计算基于计数值P确定信息V_offset。下文参考图6、图7和图8描述曲线拟合模型计算和查找表计算(在描述图5之后)。
在图4中,活动424可包含存储信息V_offset(其在活动422中确定)。存储器装置200可包含存储器电路以存储信息V_offset。存储器电路可被包含作为存储器装置200的控制单元的一部分或可为存储器装置200的另一组件的一部分(例如,在控制单元外部的存储器阵列区域中)。作为实例,存储器装置200的控制单元可包含控制寄存器(其可类似于图1的控制寄存器121或与其相同)。控制单元可经配置以在控制寄存器中存储信息V_offset的值。
基于所存储的信息V_offset,存储器装置200可针对后续编程事件调整电压Vpgm_0。存储器装置200可通过生成经调整电压(例如,如下文所述的电压Vpgm_x)来调整电压Vpgm_0,该经调整电压可用作后续编程事件(例如,编程事件402)的起始电压(例如,初始编程电压)。
如图4所示,编程事件401可包含活动426,其可包含完成操作。活动426中的操作可为写入操作(其包含编程事件401)的一部分,以将信息存储在子块2900中的存储器单元210、211、212和213中的选定存储器单元中。待存储的信息可包含一页或多页信息。如本领域技术人员已知的,本文所述的上下文中的一页信息可包含数个信息位。此页可为下页、上页和附加页(例如,中间页或额外页)。活动426中选定存储器单元可包含与活动414和416相关联的存储器单元。完成活动426中的操作可包含完成在子块2900中的选定存储器单元中存储信息(例如,信息的一页或多页)的操作。完成活动426中的操作可包含改变子块2900中的选定存储器单元的阈值电压,直到选定存储器单元达到其相应目标阈值电压为止。活动426中的操作可类似于编程事件402中的操作的一部分,以将信息存储在与子块2900中的选定存储器单元不同的子块(例如,子块2901)的选定存储器单元中。
如图4中所示,方法400可包含生成电压Vpgm_x的活动428。活动428可为编程事件401的一部分或编程事件402的一部分。活动428可基于信息V_offset生成电压Vpgm_x。存储器装置200可响应于信息V_offset和电压Vpgm_0确定电压Vpgm_x的值(例如,通过存储器装置200的控制单元)。电压Vpgm_x可为信息V_offset和电压Vpgm_0(例如,默认编程电压)的函数。例如,电压Vpgm_x可大于电压Vpgm_0基于信息V_offset的一个电压量(例如,Vpgm_x=Vpgm_0+V_offset)。在另一实例中,电压Vpgm_x可小于电压Vpgm_0(例如,Vpgm_x=Vpgm_0-V_offset)。
在图4的活动428中,基于计数值P(在活动416中生成)与目标计数值T(例如,预定值)之间的差,电压Vpgm_x可大于电压Vpgm_0或小于电压Vpgm_0。例如,基于存储器装置200确定计数值P大于目标计数值T(例如,P>T)相对小的差(例如,至多以1的因子P<T),电压Vpgm_x可大于电压Vpgm_0(例如,Vpgm_x=Vpgm_0+V_offset)。相对于电压Vpgm_0较高的电压Vpgm_x(例如,Vpgm_x=Vpgm_0+V_offset)允许后续操作(例如,编程事件402)更加积极以允许选定存储器单元在相对较短的时间内达到其目标阈值电压(与使用电压Vpgm_0执行后续操作相比)。
在另一实例中,基于存储器装置200确定计数值P大于目标计数值T(例如,P>T)相对大的差(例如,以大于1的因子P>T),电压Vpgm_x可小于电压Vpgm_0(例如,Vpgm_x=Vpgm_0-V_offset)。相对于电压Vpgm_0较低的Vpgm_x允许后续操作(例如,编程事件402)较不积极以防止在后续操作中对选定存储器单元的过度编程(与使用电压Vpgm_0执行后续操作相比)。如上所述,电压Vpgm_x可用作编程事件402中的起始电压。
方法400中的编程事件402可在编程事件401中计算信息V_offset之后并且在编程事件401的活动426之前(或在活动426之后)发生。如图4所示,方法400可包含在编程事件402的活动430中使用电压Vpgm_x。编程事件402可为对存储器装置200的子块(例如,子块2901、2902或2903)执行的后续编程事件(其在编程事件401之后执行),该子块可不同于在其上执行编程事件401的子块(例如,子块2900)。
编程事件402可为写入操作的一部分,以将信息(例如,用户数据)存储在存储器装置200的子块(例如,子块2901、2902或2903)中的存储器单元210、211、212和213中的选定存储器单元中。存储器装置200可接收命令(例如,写入命令)以启动编程事件402。命令可从外部装置(例如,处理器或存储器控制器)发送到存储器装置200。
在图4中,活动432、434、436、438和440可以是写入操作(其包含编程事件402)的一部分以将信息存储在存储器装置200的存储器单元210、211、212和213中的选定存储器单元中。存储器装置200可执行活动432、434、436、438和440以改变选定存储器单元的阈值电压,直到选定存储器单元达到其相应目标阈值电压为止。
活动430可在编程事件402的起始(开始)处执行。因此,电压Vpgm_x可为编程事件402的起始电压(例如,初始电压)。替代地(例如,在存储器装置200的替代配置中),活动430可在编程事件402开始之后的某一时间点执行。因此,电压Vpgm_x可能不是编程事件402的起始电压(例如,可能不是初始电压)。
如图4所示,活动432可包含将脉冲(例如,编程电压脉冲)施加到存储器装置200的子块的存取线。活动432中的存取线可包含耦合到存储器装置200的选定存储器单元的存取线,该选定存储器单元经选择以在编程事件402中存储信息。例如,如果子块2901的存储器单元210经选择以在编程事件402中存储信息,活动432中的存取线可包含子块2901的存取线250a。在另一实例中,如果子块2901的存储器单元211经选择以在编程事件402中存储信息,活动432中的存取线可包含子块2901的存取线251a。
活动432中的脉冲可包含具有基于电压Vpgm_x的值的值(例如,以伏特为单位)的振幅V_pulse_x。例如,活动432中的脉冲的振幅可等于(相同于)电压Vpgm_x(例如,V_pulse_x=Vpgm_x)。与活动412相比,活动432中的初始脉冲的振幅可大于活动412中的初始脉冲的振幅。例如,活动412和432中的每一个可将脉冲序列(多个脉冲)施加到存取线,其中脉冲包含初始脉冲(例如,序列中的第一脉冲)和初始脉冲之后的后续脉冲。在比较活动432与活动412时,活动432中的初始脉冲的振幅(例如,振幅V_pulse_x)可大于活动412中的初始脉冲的振幅(例如,振幅V_pulse_0)。
方法400的活动434可包含执行写入验证界定(检查Vt阶段)。执行写入验证阶段可包含确定(例如,检查)耦合到选定存取线(在其上施加活动432中的脉冲)的存储器单元的阈值电压(Vt)是否达到目标阈值电压(目标Vt)。如上所述,存储器装置200的存储器单元中的目标Vt可表示待存储在选定存储器单元中的信息的值。例如,活动434中的目标Vt可为图3的阈值电压范围311内的阈值电压。在该实例中,活动434可包含确定(例如,比较)选定存储器单元中的每一个的阈值电压是否大于电压Vpv(例如,编程验证电压)。
方法400的活动436可包含确定所有选定存储器单元是否达到其相应目标阈值电压。在图4中,在活动436处的标记“否”指示少于所有(非所有)选定存储器单元达到其相应目标阈值电压。在这种情况下,方法400可继续进行活动438。在活动436处的标记“是”指示所有选定存储器单元达到其相应目标阈值电压。在这种情况下,方法400可继续进行活动440。
活动438可包含增加脉冲(其在活动432中施加)的值。增加脉冲的值可包含将脉冲的振幅增加增量(例如,电压量)。例如,活动438可将脉冲的振幅从V_pulse_x增加到V_pulse_x+V_delta_x,其中V_delta_x是增量(例如,以伏特为单位)。增量V_delta_x可与增量V_delta相同(等于)或不同(不等于)(如以上在活动420所述)。
在执行活动438之后,方法400可执行重复序列(例如,重复循环)以重复活动432、434和436至少一次,直到所有选定存储器单元达到其相应目标阈值电压为止。如上所提及,如果所有选定存储器单元达到其相应目标阈值电压,则方法400可继续进行活动440。
活动440可包含在所有选定存储器单元达到其相应目标阈值电压的情况下完成操作。活动440中的操作可为包含编程事件402的写入操作的一部分。
方法400可作为另一写入操作的一部分重复编程事件402以用于将信息存储在存储器装置200的附加选定存储器单元中。重复编程事件402中的附加存储器单元可包含于子块(例如,子块2901、2902或2903)中,该子块不同于执行编程事件402的子块(例如,子块2900)。存储器装置200可在重复编程事件402中(或在重复编程事件402的多次出现中)使用同一电压Vpgm_x(例如,在初始脉冲中)。
如上所述的方法400可包含相对于图4所示的活动更少或更多的活动。例如,方法400的编程事件402可包含存储器装置(例如,存储器装置200)的写入操作的其它活动,为简单起见,其它活动从图4省略。
在图4中,存储器装置200可在没有来自外部装置的干预的情况下开始采样操作(其为编程事件401的一部分)。此类外部装置的实例包含存储器控制器、处理器(例如,包括在主机中的处理器),以及存储器装置200外部的其它控制器。例如,存储器装置200可在编程事件401中开始采样操作(例如,在活动410),作为存储器装置200的写入操作的一部分,而无需从外部装置接收用以开始采样操作的特定命令。替代地(或另外),存储器装置200可响应于特定命令(例如,从外部装置(例如,存储器控制器或处理器)用以开始采样操作的特定命令)在编程事件401中开始采样操作。
如上所述,编程事件401中的采样操作(以生成偏移信息)可以是对子块2900执行的写入操作(例如,用以存储用户信息的写入操作)的一部分。替代地,采样操作可以是由存储器装置200发起的独立操作,而不是对子块2900执行的写入操作(例如,用以存储用户信息的写入操作)的一部分。
存储器装置200可经配置以在周期性间隔或非周期性间隔处执行采样操作。例如,存储器装置200可在数个(例如,预定数目)写入操作、擦除操作、读取操作或任何数目的写入操作、擦除操作和读取操作的任何组合之后执行采样操作。在另一实例中,存储器装置200可在电源故障之后或在不同于电源故障事件的预定事件(或多个事件)之后执行采样操作。
图5是根据本文所述的一些实施例的在编程事件501和502的操作期间执行多个采样操作的方法500的流程图。方法500可由存储器装置执行,诸如图1的存储器装置100或图2的存储器装置200。方法500的一部分(例如,或整个方法)可由方法500中使用的存储器装置的控制单元执行(例如,控制)。此类控制单元可类似于图1的控制单元118(或与其相同)。方法500中使用的存储器装置的控制单元可经配置以包含特定固件、硬件或软件或固件、硬件和软件的任何组合以执行方法500。为简单起见,在方法500中所述的存储器装置是指存储器装置200。然而,在方法500中所述的存储器装置还可指存储器装置100或不同于存储器装置100和200的另一存储器装置。
存储器装置200可经配置以执行方法400(图4)或方法500(图5)中的任一个。替代地,存储器装置200可经配置以在不同时间执行方法400和500两者。
方法500可包含与方法400的一些活动类似(或相同)的活动(例如,操作)。因此,为简单起见,对方法400与方法500之间的类似或相同活动给予相同的标记,并且不再重复。方法400(图4)与方法500(图5)之间的差异包含多个采样操作(例如,连续采样操作)以生成用于存储器装置200的不同子块中的多个经调整电压(例如,一个以上起始电压)。例如,如上文参考图4所述,存储器装置200可基于块的子块中的存储器单元的采样操作(例如,基于单个采样操作)生成经调整电压(例如,Vpgm_x)。然后,存储器装置200可使用经调整电压作为另一子块中或该块的其余子块中的起始电压。
在图5中,存储器装置200可使用方法500基于多个相应采样操作(例如,基于连续采样操作)生成多个经调整电压(例如,多个起始电压)。然后,存储器装置200可使用经调整电压作为另一子块中或该块的其余子块中的起始电压。
如图5所示,编程事件501可包含与图4中的方法400的编程事件401的活动相同的活动。如上文参考图4所述,编程事件401可包含采样操作以确定(例如,计算)可用于生成电压Vpgm_x的信息V_offset。因此,图5中的编程事件501可以上文参考图4中的方法400的编程事件401所述的方式生成电压Vpgm_x。电压Vpgm_x可用作编程事件502的起始电压。
在图5中,编程事件501和502可在存储器装置200的不同子块中执行。例如,编程事件501可在子块2900中执行,而编程事件502可在不同时间在子块2901、2902或2903中执行。在该实例中,编程事件501可包含采样操作以对子块2900中的子块的存储器单元的一部分的阈值电压进行采样。来自子块2900的采样操作的结果可用于调整子块2901的起始电压。编程事件502可包含采样操作以对子块2901中的子块的存储器单元的一部分的阈值电压进行采样。来自子块2901的采样操作的结果可用于调整子块2902的起始电压。编程事件502可包含采样操作以对子块2902中的子块的存储器单元的一部分的阈值电压进行采样。来自子块2902的采样操作的结果可用于调整子块2903的起始电压。
替代地,编程事件501和502可在存储器装置200的同一子块中执行。然而,可对耦合到子块的不同存取线的存储器单元执行编程事件501。例如,可对耦合到存取线250a(图2)的子块2900中的存储器单元执行编程事件501,并且可对耦合到存取线251a(图2)的子块2900中的存储器单元执行编程事件502。可对子块2902中的存储器单元执行编程事件502的第一重复。可对子块2902中的存储器单元执行编程事件502的第二重复。
对耦合到特定存取线(例如,图2中的存取线250a)的存储器单元执行的采样操作的结果可用于调整耦合到该特定存取线(例如,存取线250a)的另一子块的存储器单元的起始电压。例如,对耦合到子块2900的存取线250a的存储器单元执行的采样操作的结果可用于调整耦合到子块2901、2902和2903中的每一个中的存取线250a的存储器单元的起始电压。在另一实例中,对耦合到子块2900的存取线251a的存储器单元执行的采样操作的结果可用于调整耦合到子块2901、2902和2903中的每一个中的存取线251a的存储器单元的起始电压。在另一实例中,对耦合到子块2900的存取线252a的存储器单元执行的采样操作的结果可用于调整耦合到子块2901、2902和2903中的每一个中的存取线252a的存储器单元的起始电压。在另一实例中,对耦合到子块2900的存取线253a的存储器单元执行的采样操作的结果可用于调整耦合到子块2901、2902和2903中的每一个中的存取线253a的存储器单元的起始电压。
如图5所示,编程事件502可包含在活动510中使用电压Vpgm_i。电压Vpgm_i可与基于编程事件501中的采样操作(例如,在子块2900上执行)生成的电压Vpgm_x相同。可在每次执行编程事件502时调整电压Vpgm_i。如上所提及,方法500可包含多个采样操作以生成多个起始电压。活动510可为编程事件502中的采样操作的开始以确定偏移信息来调整后续事件的起始电压。编程事件502中的其它活动可类似于编程事件501中的活动。
例如,活动514、516、518、520、522和524可分别类似于编程事件401(图4)的活动414、416、418、420、422和424。活动514、516、518、520、522和524可确定信息V_offset_i(偏移信息)并存储信息V_offset_i。
基于所存储的信息V_offset_i,存储器装置200可针对后续编程事件调整电压Vpgm_i。存储器装置200可通过生成可用作后续编程事件(例如,编程事件502的重复)的起始电压(例如,初始编程电压)的经调整电压(例如,如下文所述的电压Vpgm_j)来调整电压Vpgm_i。
如图5所示,编程事件502可包含活动526,其可包含完成操作。活动526中的操作可以是写入操作的一部分,写入操作包含编程事件502以将信息(例如,一页或多个信息)存储在子块2901、2902和2903中的选定子块中的存储器单元210、211、212和213中的选定存储器单元中。因此,活动426中的操作可包含改变选定子块中的选定存储器单元的阈值电压,直到选定存储器单元达到其相应目标阈值电压为止。
如图5所示,方法500可包含活动528以生成电压Vpgm_j(例如,经调整电压)。活动528可基于信息V_offset_i生成电压Vpgm_j。响应于信息V_offset_j和电压Vpgm_j确定Vpgm_j(例如,由存储器装置200的控制单元)。电压Vpgm_j可以是信息V_offset_i和电压Vpgm_i的函数。例如,电压Vpgm_j可大于电压Vpgm_i基于信息V_offset_i的一个电压量(例如,Vpgm_j=Vpgm_i+V_offset_i)。在另一实例中,电压Vpgm_j可小于电压Vpgm_i基于信息V_offset_i的一个电压量(例如,Vpgm_j=Vpgm_i-V_offset_i)。
如图5所示,方法500可包含活动530以调整可用作后续编程事件(例如,编程事件502的重复)的起始电压的电压Vpgm_i。例如,在不同子块的选定存储器单元上(或替代地,在耦合到不同存取线的选定存储器单元上)重复编程事件502之前,活动530可通过用电压Vpgm_j代替(例如,更新)电压Vpgm_i来调整电压Vpgm_i。因此,在重复编程事件502的活动510中,电压Vpgm_i可由电压Vpgm_j代替。
在特定子块(例如,子块2900)的编程事件502中的采样操作中,存储器装置200可对耦合到存取线250a的该特定子块的选定存储器单元进行采样。基于采样操作的结果,存储器装置200可生成信息V_offset_0和电压Vpgm_0'(例如,经调整电压)。响应于信息V_offset_0和电压Vpgm_x确定(例如,通过存储器装置200的控制单元)Vpgm_0'。电压Vpgm_0'可基于信息V_offset_0和电压Vpgm_x(例如,其函数)。例如,Vpgm_0'=Vpgm_x+V_offset_0,或Vpgm_0'=Vpgm_x–V_offset_0。存储器装置200可使用电压Vpgm_0'作为耦合到另一存取线(例如,图2中的存取线251a)的特定子块的存储器单元的起始电压。
在另一实例中,在特定子块(例如,子块2900)中的另一编程事件502(例如,第一重复编程事件502)中的采样操作中,存储器装置200可对耦合到存取线251a的(该特定子块的)选定存储器单元进行采样。基于采样操作的结果,存储器装置200可生成偏移信息V_offset_1和电压Vpgm_1(例如,经调整电压)。响应于信息V_offset_1和电压Vpgm_0'确定(例如,通过存储器装置200的控制单元)Vpgm_1。电压Vpgm_1可基于偏移信息V_offset_1和电压Vpgm_0'(例如,其函数)。例如,Vpgm_1=Vpgm_0'+V_offset_1或Vpgm_1=Vpgm_0'–V_offset_1。存储器装置200可使用电压Vpgm_1作为耦合到另一存取线(例如,图2中的存取线252a)的特定子块的存储器单元的起始电压。
在另一实例中,在特定子块(例如,子块2900)中的另一编程事件502(例如,第二重复编程事件502)中的采样操作中,存储器装置200可对耦合到存取线252a的该特定子块的选定存储器单元进行采样。基于采样操作的结果,存储器装置200可生成偏移信息V_offset_2和电压Vpgm_2(例如,经调整电压)。响应于信息V_offset_2和电压Vpgm_1确定(例如,通过存储器装置200的控制单元)Vpgm_2。电压Vpgm_2可基于偏移信息V_offset_2和电压Vpgm_1(例如,其函数)。例如,Vpgm_2=Vpgm_1+V_offset_2或Vpgm_2=Vpgm_1–V_offset_2。存储器装置200可使用电压Vpgm_2作为耦合到另一存取线(例如,图2中的存取线253a)的特定子块的存储器单元的起始电压。
类似于方法400,存储器装置200可在有或没有来自外部装置的干预的情况下执行方法500中的采样操作。例如,存储器装置200可执行采样操作以生成电压Vpgm_0、Vpgm_1和Vpgm_2,而无需来自外部装置的用以执行采样的特定命令(例如,采样命令)。替代地,存储器装置200可响应于用以执行来自外部装置的采样操作的特定命令(例如,采样命令)执行采样操作以生成电压Vpgm_0、Vpgm_1和Vpgm_2。
图6是根据本文所述的一些实施例的曲线图601、602、603、604和605,其分别示出了存储器装置200的数个存储器单元的阈值电压范围611、612、613、614和615。如上所述,存储器装置200的存储器单元的阈值电压可由于循环(例如,写入和擦除操作的重复循环)而位移。在图6中,曲线601、602、603、604和605可表示在此类循环之后存储器单元的阈值电压范围的实例。图6示出了五个曲线601、602、603、604和605以及五个对应阈值电压范围611、612、613、614和615作为实例以帮助本文的论述。然而,存储器装置200的存储器单元可具有五个以上阈值电压范围。
可基于存储器装置200的数个存储器单元的特征(例如,已知的固有性质)创建曲线601、602、603、604和605。曲线601、602、603、604和605中的每一个可呈现存储器装置200的数个存储器单元的阈值电压的正态分布(例如,高斯分布)。存储器装置200可经配置以执行采样操作以确定(例如,预测)曲线601、602、603、604和605中的哪一曲线可为用以表示存储器装置200的存储器单元在存储器装置200的使用期限期间的特定时间处的阈值电压范围的候选者。在确定(曲线601、602、603、604和605中的)特定曲线之后,存储器装置200可基于该特定曲线计算偏移信息(例如,信息V_offset)的电压值以调整编程事件(例如,后续编程事件)的起始电压的值。
如上文参考图4和图5所述,存储器装置200可执行采样操作以确定计数值P(其是采样操作的结果)。如上所述,计数值P可指示(例如,表示)其阈值电压大于(超过)电压PV_select(选定阈值电压)的存储器单元的数目(数量)。在图6中,其阈值电压大于电压PV_select的存储器单元的数目可分别为由曲线601、602、603、604和605的部分在从电压PV_select到阈值电压范围611、612、613、614和615的上限611H、612H、613H、614H和615H的方向上向线625的右侧表示的存储器单元。如图6所示,上限611H、612H、613H、614H和615H可分别靠近曲线601、602、603、604和605的上尾部。图6示出了可对应于沿着线625的五个点611P、612P、613P、614P和615P的五个不同计数值P的实例。点611P、612P、613P、614P和615P中的每一个可以是曲线601、602、603、604和605中的特定曲线上在该特定曲线与线625的交点处的点。基于该点(例如,类似于点611P、612P、613P、614P和615P的点)在线625上的位置,基于特定计数值P的信息V_offset的值可基于以下等式(1)计算。
V_offset=(sigma_H–sigma_count)*PVS(等式1)
等式(1)中的符号“*”指示乘法。如等式(1)所示,可基于参数PSV的值乘以sigma_H与sigma_count之间的差值计算信息V_offset的值。
在以下描述中,曲线601、602、603、604和605用作确定等式(1)中的参数值的实例。然而,类似的计算可用于类似于曲线601、602、603、604和605的其它曲线。
在等式(1)中,参数sigma_H可表示由曲线601、602、603、604和605中的特定曲线表示的正态分布的上尾部附近的sigma(σ)。基于存储器装置200的存储器单元的已知特征(例如,固有性质),可预先确定曲线601、602、603、604和605中的每一个的中值与上限(上尾)之间的关系(例如,用sigma表示)。因此,曲线601、602、603、604和605中特定曲线的参数sigma_H的值可以是预定值(例如,相对于该特定曲线的中值的已知sigma)。在存储器装置200中,表示存储器装置200的数个存储器单元在不同时间的阈值电压范围的曲线(例如,正态分布曲线)的形状可类似(或相同)。因此,参数sigma_H的值(预定值)对于曲线601、602、603、604和605可以是相同的。sigma_H的值可存储(例如,存储于寄存器中)于存储器装置200中。
在等式1中,参数sigma_count可表示点611P、612P、613P、614P和615P中的一个(这些点是线625与曲线601、602、603、604和605中特定曲线相交的点)处的sigma(σ)。可基于正态分布曲线(例如,曲线601、602、603、604和605中的一个)的性质(数学关系)确定(曲线601、602、603、604和605中)特定曲线的中值与该特定曲线上的(点611P、612P、613P、614P和615P中)点之间的关系(例如,用sigma表示)。因此,等式(1)中的参数sigma_count的值可对应于点611P、612P、613P、614P和615P中的一个相对于(曲线601、602、603、604和605中)特定曲线的中值的sigma。对于不同的(曲线601、602、603、604和605中)分布曲线,sigma_count的值(相对于特定曲线的中值)是不同的。因此,由于点611P、612P、613P、614P和615P中的特定点基于从特定采样操作(如上所述)获得的计数值P,所以可以基于计数值P确定等式(1)中的参数sigma_count的值。
在等式(1)中,参数PVS是一个标准偏差(例如,由曲线601、602、603、604和605中的每一个表示的正态分布的一个sigma)的值(单位为每sigma伏特)。基于存储器装置200的存储器单元的已知特征(例如,固有性质),可预先确定参数PVS。参数PVS的值(预定值)可存储(例如,存储在寄存器中)在存储器装置200中。
如上所述,等式(1)中的参数sigma_H和PVS的值可预先确定(例如,在存储器装置200执行采样操作之前)并存储在存储器装置200中。可基于从采样操作获得的计数值P计算等式(1)中的参数sigma_count的值。因此,可基于等式(1)确定(例如,计算)信息V_offset的值。
存储器装置200可基于信息V_offset的值调整起始电压,使得后续编程事件的起始电压的特定值可对应于致使存储器装置200的存储器单元的阈值电压处于曲线602、602、603、604和605中的对应曲线的中值处的阈值电压的电压(例如,编程电压)。例如,存储器装置200可使用从与点614P相关联的计数值P获得的信息V_offset来确定(例如,计算)用于后续编程事件的起始电压的特定值,使得此特定值可对应于致使存储器装置200的存储器单元的阈值电压处于曲线604的中值处的阈值电压的电压(例如,编程电压)。在另一实例中,存储器装置200可使用从与点615P相关联的计数值P获得的信息V_offset来确定(例如,计算)用于后续编程事件的起始电压的特定值,使得此特定值可对应于致使存储器装置200的存储器单元的阈值电压处于曲线605的中值处的阈值电压的电压(例如,编程电压)。
存储器装置200可经配置以基于等式(1)计算信息V_offset的值。例如,存储器装置200可包含具有硬件电路的控制单元(例如,类似于图1的控制单元118),该硬件电路可经硬连线(例如,硬编码)以基于等式(1)中的值sigma_H、sigma_count和sigma值PVS计算信息V_offset的值。替代地,存储器装置200可包含算术逻辑单元(ALU),其可执行算术运算以计算V_offset的值(如下文参考图7所述)。
因此,如上文所述(例如,参考图4和图5),存储器装置200可确定计数值P,其为其阈值电压大于(超过)选定阈值电压(例如,图6中的PV_select)的存储器单元的数目(数量)。基于计数值P,存储器装置200可确定参数sigma_count的值,其可对应于分布曲线(例如,图6中的曲线601、602、603、604和605中的一个)上的点(例如,图6中的点601P、602P、603P、604P和605P中的一个)。参数sigma_count(基于来自采样操作的计数值P获得)、参数sigma_H(基于分布曲线的特征)和参数PSV的组合允许存储器装置200计算信息V_offset的值。如上文参考图4和图5所述,信息V_offset可用于调整后续编程事件的起始电压以改进存储器装置200的操作。
一些常规存储器装置可具有基于固定编程电压为后续编程提供起始电压的技术。此类技术可能不如本文所述的技术精确。
图7是曲线图711和712,其示出了根据本文所述的一些实施例的基于在存储器装置200中执行的不同采样操作的计数值P与信息V_offset之间的实例关系。曲线711可表示计数值P和信息V_offset之间的实际关系。曲线712可表示基于曲线711的对数曲线拟合模型。可基于从表征存储器装置200的存储器单元收集的数据点创建曲线711。在存储器装置200的写入操作中所包含的编程事件中,可基于对数个存储器单元的阈值电压范围相对于在存取线(例如,字线)处施加的编程电压的变化(例如,位移)的预测收集数据点。上文参考图6描述此预测,其中曲线601、602、603、604和605可呈现阈值电压范围中的变化。
在图7中,示出了水平轴(x轴)中计数值P的实例值范围(例如,从零到300字节),以及垂直轴(y轴)中信息V_offset的实例值范围(例如,从零毫伏到600毫伏)。本领域技术人员可认识到,特定存储器装置(例如,类似于存储器装置200的NAND存储器装置)的计数值P与信息V_offset之间的关系可能与由曲线711和712表示的关系不同。然而,特定存储器装置中的此关系的曲线可具有与曲线711或曲线712类似的形状。图7示出了在曲线711上的实例数据点701至709。数据点701至709中的每个特定数据点可对应于该特定数据点处的曲线711的x-y坐标。数据点701至709可分别包含x轴(计数值P)上的值1、2、4、8、16、32、64、128和256(字节数),以及y轴(V_offset)上的值0、47、96、149、204、264、328、400和479(以毫伏为单位的电压量)。来自曲线711的这些值是实例值。如下文参考图8所述,这些实例性值可存储在表(例如,查找表)中以允许存储器装置200基于计数值P的特定值确定信息V_offset的值。替代地(如本文参考图7所述),存储器装置200可基于曲线712使用曲线拟合模型确定信息V_offset的值。
在图7的实例中,曲线712可由以下等式(2)表示。
V_offset=85.5*ln(count valueP)–18.4 (2)
等式(2)中的符号“*”指示乘法。如上所提及,曲线711和712可表示计数值P与信息V_offset之间的实例关系。因此,计数值P与信息V_offset之间的关系可基于与曲线712相关联的等式(2)(其是基于曲线711的曲线拟合模型)。基于等式(2),可以确定(计算)信息V_offset的值。
可基于等式(2)的一般形式计算信息V_offset的值,例如,V_offset=A*ln(countvalue P)–B,其中元素(例如,常数)A和B是实数。等式(2)示出了基于曲线712的形状的实例,其中元素A和B的值分别是85.5和18.4。然而,元素A和B的值可以分别不同于85.5和18.4。
存储器装置200可经配置以基于等式(2)确定信息V_offset的值。例如,存储器装置200可经配置以包含ALU,其可执行算术运算以基于计数值P计算(例如,直接计算)信息V_offset的值。ALU可以是存储器装置200的控制单元的一部分,其可类似于图1中的控制单元118或与其相同。作为实例,存储器装置200可使用计数值P(从由存储器装置200执行的采样操作获得)作为等式(2)的输入,并且执行如由等式(2)限定的数学(例如,算术)运算以获得信息V_offset的值。
在替代配置中,可由存储器装置200外部的外部装置执行对信息V_offset的值的计算。例如,外部装置(例如,存储器控制器)可包含用以基于等式(2)计算信息V_offset的值的组件(例如,ALU)。在替代配置中,例如,存储器装置200和此类外部装置可为同一装置或同一存储器系统(例如,固态驱动器(SSD)装置或SSD系统)的一部分。ALU单元(包含在存储器装置200中或包含在外部装置中)可包含硬件(例如,电路(例如,数字电路))以执行本文所述的计算(例如,用以计算信息V_offset的值)。
如上文参考图7所述,存储器装置200可使用曲线拟合模型(例如,基于等式(2))基于数学计算确定(例如,计算)信息V_offset的值。然而,存储器装置200可替代地(或另外)使用不同技术来确定信息V_offset的值,如下文参考图8所述。
图8是根据本文所述的一些实施例的表(例如,查找表)801,其示出了含有计数值P的实例值的条目811至819以及含有信息V_offset的实例值的条目821至829。存储器装置200可包含存储器结构,其可以是存储器装置200的控制单元的一部分(或在控制单元外部)。存储器结构可包含存储条目811至819和821至829的存储器组件(例如,寄存器)。条目811至819可具有不同的值,其中每个值指示位的数目(例如,字节的数目)。条目821至829可具有不同的值,其中每个值指示电压量(例如,以毫伏为单位)。条目811至819和821至829的值可以是预定值。条目811至819和821至829的值可在存储器装置200执行采样操作(或多个采样操作)之前存储在存储器结构中。
条目811至819和821至829的值可从通过上文参考图7所述的表征存储器装置200的数目单元获得的数据点确定(例如,获得)。例如,如图8所示,条目811至819的值可分别是曲线711的数据点701至709的计数值P(在水平轴上)的值。条目821至829的值可分别是曲线711的数据点701至709的信息V_offset(在垂直轴上)的值。因此,如表801所示,基于图7中的数据点701至709中的数据点的值,计数值P的每个值可与信息V_offset的不同值相关联。例如,如表801所示,条目812和822中的值可以来自数据点702(图7),使得(条目812中)两字节的计数值P可与(条目822中)47毫伏的电压量相关联。在另一实例中,条目815和825中的值可以来自数据点705(图7),使得(条目815中)16字节的计数值P可与(条目825中)204毫伏的电压量相关联。表801中的其它值基于图7中的其它数据点。
表801示出了用于信息V_offset的九个条目(和实例值)和用于计数值P的九个相关联条目(和实例值)的实例。然而,表801可包含用于信息V_offset的不同数目的条目和用于计数值P的相关联条目。例如,可从曲线711上的附加数据点获得附加条目。
存储器装置200可经配置以基于表801确定信息V_offset的值。如上文参考图4和图5所述,存储器装置200可基于采样操作的结果确定计数值P的值。在确定计数值P的值之后,存储器装置200可存取表801(例如,存取包含(例如,存储)表801的存储器结构)以确定信息V_offset的值。例如,响应于由采样操作生成的16字节的特定计数值P的确定,存储器200存取表801并确定信息V_offset的值为204毫伏。在该实例中,存储器装置200可使用204毫伏来调整编程事件中的起始电压的值。在另一实例中,响应于确定由采样操作生成4字节的特定计数值P,存储器装置200可存取表801并确定信息V_offset的值为96毫伏。在该实例中,存储器装置200可使用96毫伏来调整编程事件中的起始电压的值。
如上文参考图1至图8所述,本文所述的存储器装置(例如,存储器装置200)可在编程事件中执行采样操作以获得结果(例如,计数值P)。基于采样操作的结果,存储器装置可确定偏移信息的值(例如,信息V_offset)。存储器装置可基于偏移信息调整编程事件的起始电压的值以改进存储器装置的操作(例如,写入操作)。
图9示出了根据本文所述的一些实施例的存储器装置200的一部分的结构的侧视图。存储器装置200可包含衬底990和存储器单元部分(例如,存储器单元阵列)931,其包含存储器单元串2300。为简单起见,图9仅示出了存储器装置200的包含存储器单元串2300(其在图2中示意性地示出)的结构的一部分。然而,图2所示的存储器装置200的其它存储器单元串可具有与图9所示的存储器单元串2300类似(或相同)的结构。
如图9所示,存储器装置200可包含层级(内部物理装置层级)910、911、912和913。存储器单元210、211、212和213可分别位于层级910、911、912和913上。存储器装置200还可包含电路921,其可位于(例如,直接形成)存储器单元部分931下方。
在图9中,衬底990可包含半导体衬底(例如,硅基衬底)。例如,衬底990可包含p型硅衬底或n型硅衬底。存储器单元210、211、212和213可在存储器装置200的z方向上分别在相应层级910、911、912和913中彼此叠置放置。Z方向可在与衬底990的厚度相关联的方向上延伸。图9也示出了垂直于z方向的x方向。
存储器单元部分931可包含具有在Z方向上延伸的长度的柱932。柱932的至少一部分可以是存储器单元串2300的一部分。如图9所示,存储器单元210、211、212和213可在z方向上沿着柱932的相应部分定位。柱932可包含导电材料(例如,导电掺杂多晶硅),该导电材料可经配置(例如,经结构化)以允许在导电区域970与导电区域999之间传导电流。导电区域970可为存储器装置200的数据线270(例如,标记为“BL0”的本地位线)的一部分。导电区域999可为存储器装置200的源极(例如,标记为“SRC”的源极区、源极线或源极板)的一部分。
如图9所示,控制栅极250b、251b、252b和253b可在Z方向上沿着柱932的相应部分定位。如上文参考图2所述,控制栅极250b、251b、252b和253b可分别为存储器装置200的存取线250a、251a、252a和253a(图2)的一部分。控制栅极250b、251b、252b和253b(图9)的材料可包含导电材料(例如,导电掺杂多晶硅、金属、其它导电材料)。
如图9所示,栅极280b和285b可在z方向上沿着柱932的相应部分定位。如上文参考图2所述,栅极280b和285b可分别形成存储器装置200的部分源极选择线280a(图2)和部分漏极选择线285a(图2)。栅极280b和285b(图9)的材料可包含导电材料(例如,导电掺杂多晶硅、金属、其它导电材料)。
存储器单元串2300可包含材料903、904、905,其位于柱932的一部分与控制栅极250b、251b、252b和253b中的相应控制栅极之间。材料903还可位于柱932与选择栅极280b和285b中的每一个之间。如图9所示,材料903、904和905可在存储器单元210、211、212和213之间分离。材料903、904和905位于(存储器单元210、211、212和213中)特定存储器单元处可为该特定存储器单元的一部分(例如,存储器元件)。
材料903可包含电荷阻挡材料(或多种电荷阻挡材料),例如能够阻挡电荷隧穿的介电材料(例如,氮化硅)。
材料904可包含电荷存储材料(或多种电荷存储材料),其可提供电荷存储功能以表示存储在存储器单元210、211、212和213中的信息的值。例如,材料904可包含多晶硅(例如,导电掺杂多晶硅),其可以是p型多晶硅或n型多晶硅。多晶硅可经配置以操作为存储器单元(例如,存储器单元210、211、212或213)中的浮动栅极(例如,用以存储电荷)。在另一实例中,材料904可包含可俘获存储器单元(例如,存储器单元210、211、212或213)中的电荷的介电材料(例如,氮化硅基材料或其它介电材料)。
材料905可包含能够允许电荷(例如,电子)隧穿的隧道介电材料(或多种隧道介电材料),例如二氧化硅。
电路921可包含可经配置以执行存储器装置(例如,存储器装置200)的功能的一部分的电路元件(例如,晶体管)。例如,电路921可包含解码器电路、驱动器电路、缓冲器、感测放大器、电荷泵和存储器装置200的其它电路。图9象征性地示出了包含实例晶体管T1A和T1B的电路921的电路元件。晶体管T1A和T1B可通过导电通路(未示出)耦合到存储器单元部分931的一部分。此类导电通路可包含在Z方向上延伸的导电段(例如,垂直导电结构,未示出)。例如,晶体管T1A可为存储器装置200的驱动器电路(例如,字线驱动器)的一部分,其中晶体管T1A可耦合(通过导电通路,未示出)到控制栅极250b、251b、252b和253b中的一个(例如,相应本地字线的一部分)。在另一实例中,晶体管T1B可为存储器装置200的感测放大器的一部分,其中晶体管T1B可耦合(通过导电通路,未示出)到导电区域970(例如,本地位线的一部分)。电路921还可以是存储器装置200的控制单元的一部分,该控制单元可包含用以执行如上文参考图2至图8所述的采样操作和起始电压的调整的组件。
图10示出了根据本文中所述的一些实施例的呈包含存储器装置的系统(例如,电子系统)1000的形式的设备。系统1000的一部分或整个系统1000可包含或包含于片上系统、系统封装、固态驱动器、蜂窝电话、平板电脑、计算机、汽车中的电子模块或其它类型的电子系统。如图10所示,系统1000可包含处理器1010、存储器装置1020、存储器控制器1030、图形控制器1040、I/O控制器1050、显示器1052、键盘1054、定点装置1056、至少一个天线1058、连接器1015和总线1060(例如,在系统1000的电路板(未示出)上形成的导电线)。
在一些布置中,系统1000不必包含显示器。因此,显示器1052可从系统1000中省略。在一些布置中,系统1000不必包含任何天线。因此,天线1058可从系统1000中省略。
处理器1010、存储器装置1020、存储器控制器1030、图形控制器1040和I/O控制器1050中的每一个都可包含管芯并且可以是IC封装的一部分。
处理器1010可包含通用处理器或专用集成电路(ASIC)。处理器1010可包含中央处理单元(CPU)。
显示器1052可包含液晶显示器(LCD)、触摸屏(例如,电容或电阻触摸屏)或另一类型的显示器。定点装置1056可包含鼠标、指示笔或另一类型的定点装置。
I/O控制器1050可包含用于有线或无线通信(例如,通过一或多个天线1058)的通信模块。此类无线通信可包含根据WiFi通信技术、长期演进高级(LTE-A)通信技术或其它通信技术的通信。
I/O控制器1050还可包含允许系统1000根据包括通用串行总线(USB)、DisplayPort(DP)、高清晰度多媒体接口(HDMI)、Thunderbolt、高速外围组件互连(PCIe)、以太网和其它规范的一或多个以下标准或规范(例如,I/O标准或规范)与其它装置或系统通信的模块。
连接器1015可被布置(例如,可包含诸如引脚的端子)以允许系统1000耦合到外部装置(或系统)。这可允许系统1000通过连接器1015与此类装置(或系统)通信(例如,交换信息)。连接器1015可通过连接1016(例如,总线)耦合到I/O控制器1050。
连接器1015、连接1016和总线1060的至少一部分可包含符合USB、DP、HDMI、Thunderbolt、PCIe、以太网和其它规范中的至少一个的元件(例如,导电端子、导电线或其它导电元件)。
存储器装置1020可包含动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置、闪速存储器装置(例如,NAND快闪存储器装置)、相变存储器、这些存储器装置的组合或其它类型的存储器。
在一实例中,存储器装置1020可包含上文参考图1至图9所述的存储器装置100或存储器装置200。因此,存储器装置1020可包含上文参考图2至图9所述的存储器装置200的结构和操作。例如,存储器装置1020可对编程事件执行采样操作以调整存储器装置1020中的后续编程事件的起始电压。存储器装置1020可在没有来自主机(例如,来自处理器1010或存储器控制器1050)的干预(例如,没有用以执行采样操作的命令)的情况下执行采样操作。替代地,存储器装置1020可在来自主机(例如,来自处理器1010或存储器控制器1050)的干预下(例如,基于用以执行采样操作的命令)执行采样操作。
图10示出了系统1000的元件(例如,装置和控制器),这些元件彼此分开布置作为实例。在一些布置中,系统1000的两个或更多个元件(例如,处理器1010、存储器装置1020、图形控制器1040和I/O控制器1050)可位于同一IC封装上。
对设备(例如,存储器装置100和200,以及系统1000)和方法(例如,方法400和500以及由存储器装置100和200执行的操作)的说明旨在提供对各种实施例的结构的一般理解,而非旨在提供对可能利用本文所述结构的设备的所有元件和特性的完整描述。
上述设备(例如,存储器装置100、200和1020,包含图1中的存储器控制单元118,以及系统1000)在本文中均可被表征为“模块”(或“模块”)。此类模块可包含硬件电路、单处理器和/或多处理器电路、存储器电路、软件程序模块和对象和/或固件,以及它们的组合,如期望的和/或适合于各种实施例的特定实施。
存储器装置100和200以及系统1000可包括于诸如高速计算机、通信和信号处理电路、单处理器或多处理器模块、单或多嵌入式处理器、多核处理器、消息信息交换机以及包含多层多芯片模块的专用模块的设备(例如,电子电路)中。此类设备还可作为子组件包含于各种其它设备(例如,电子系统)内,诸如电视、蜂窝电话、个人计算机(例如,膝上型计算机、台式计算机、手持式计算机、平板计算机等)、工作站、收音机、视频播放器、音频播放器(例如,MP3(运动图像专家组,音频层3)播放器)、车辆、医疗装置(例如,心脏监视器、血压监视器等)、机顶盒等。
以上参考图1至图10所述的实施例包含使用存取线、耦合到存取线的一存取线的第一存储器单元和包含电路的控制单元的设备和方法。控制单元经配置以将第一电压施加到存取线;检查第一存储器单元在施加第一电压之后的第一阈值电压;基于第一阈值电压中的至少一个大于选定电压的确定获得偏移信息;生成第二电压,第二电压是第一电压和偏移信息的函数;以及在第二存储器单元中存储信息的操作期间将第二电压施加到存取线中的一个。描述了包含附加设备和方法的其它实施例。
在详细描述和权利要求中,相对于两个或更多个元件(例如,材料)使用的术语“在……上”,一个在另一个“上”,是指元件之间(例如,材料之间)的至少一些接触。术语“在……上”是指元件(例如,材料)非常接近,但可能具有一或多个另外的中间元件(例如,材料),使得接触是可能的但不是必需的。“在……上”和“之上”都不意味着本文使用的任何方向性,除非如此说明。
在详细描述和权利要求中,由术语“至少一个”连接的项目列表可指所列项目的任意组合。例如,如果列出项目A和B,则短语“A和B中的至少一个”仅指A;仅B;或A和B。在另一实例中,如果列出项目A、B和C,则短语“A、B和C中的至少一个”仅指A;仅B;仅C;A和B(不包括C);A和C(不包括B);B和C(不包括A);或A、B和C三者。项目A可包含单个元素或多个元素。项目B可包含单个元素或多个元素。项目C可包含单个元素或多个元素。
在详细描述和权利要求中,由术语“中的一个”连接的项目列表可仅指列表项目中的一个。例如,如果列出项目A和B,则短语“A和B中的一个”仅指A(不包括B),或仅指B(不包括A)。在另一实例中,如果列出项目A、B和C,则短语“A、B和C中的一个”仅指A;仅B;或仅C。项目A可包含单个元素或多个元素。项目B可包含单个元素或多个元素。项目C可包含单个元素或多个元素。
上述说明和附图示出了本发明的一些实施例,以使本领域技术人员能够实践本发明的实施例。其它实施例可以结合结构的、逻辑的、电气的、过程的和其它变化。实例仅代表可能的变化。一些实施例的部分和特性可包括于其它实施例的部分和特性中,或者代替其它实施例的部分和特性。在阅读和理解以上描述之后,许多其它实施例对于本领域技术人员将是显而易见的。

Claims (28)

1.一种存储器装置,其包括:
存储器单元阵列;
存取线,其中所述存储器单元阵列的第一存储器单元与所述存取线中的一存取线相关联;
控制单元,其包含电路,所述电路经配置以:
发起将第一电压施加到所述存取线;
检查所述第一存储器单元在施加所述第一电压之后的第一阈值电压;
基于所述第一阈值电压中的至少一个大于选定电压的确定获得偏移信息;
生成第二电压,所述第二电压响应于所述第一电压和所述偏移信息而确定;以及
在所述存储器单元阵列的第二存储器单元中存储信息的操作期间,发起将所述第二电压施加到所述存取线中的一个。
2.根据权利要求1所述的存储器装置,其进一步包括用以存储指示不同电压量的条目的存储器结构,其中所述偏移信息对应于所述电压量中的一个。
3.根据权利要求1所述的存储器装置,其进一步包括用以计算偏移信息的值的算术逻辑单元。
4.根据权利要求1所述的存储器装置,其中所述第二电压的值是所述第一电压的值与所述偏移信息的值之和。
5.根据权利要求1所述的存储器装置,其中所述选定电压在所述第一存储器单元的阈值电压范围内。
6.根据权利要求1所述的存储器装置,其中所述控制单元经配置以在所述第二存储器单元中存储信息的所述操作期间将脉冲序列施加到所述存取线,并且所述第二电压包含于所述脉冲序列的一脉冲中。
7.根据权利要求6所述的存储器装置,其中所述控制单元经配置以在所述脉冲序列的所述脉冲中施加所述第二电压,并且所述脉冲在所述脉冲序列的其余部分出现之前出现。
8.一种存储器装置,其包括:
存储器单元阵列;
第一存取线和第二存取线;
与所述第一存取线相关联的第一存储器单元;
与所述第二存取线相关联的第二存储器单元;以及
控制单元,其包含电路,所述电路经配置以:
发起将第一电压施加到所述第一存取线;
检查所述第一存储器单元的至少一部分在施加所述第一电压之后的第一阈值电压;
基于所述第一阈值电压中的至少一个大于选定电压的确定获得第一偏移信息;
存储所述第一偏移信息;
发起将第二电压施加到所述第二存取线,所述第二电压具有基于所述第一偏移信息的值;
检查所述第二存储器单元的至少一部分在施加所述第二电压之后的第二阈值电压;
基于所述第二阈值电压中的至少一个大于所述选定电压的确定获得第二偏移信息;以及
存储所述第二偏移信息。
9.根据权利要求8所述的存储器装置,其中所述第一存储器单元和所述第二存储器单元包含在所述存储器装置的块的子块中的同一子块中。
10.根据权利要求8所述的存储器装置,其中所述控制单元经配置以:
将第三电压施加到耦合到第三存储器单元的第三存取线,所述第三电压具有基于所述第二偏移信息的值;
检查所述第三存储器单元的至少一部分在施加所述第三电压之后的第三阈值电压;
基于所述第三阈值电压中的至少一个大于所述选定电压的确定获得第三偏移信息;以及
存储所述第三偏移信息。
11.根据权利要求10所述的存储器装置,其中所述第一存取线位于所述第二存取线旁边,并且所述第二存取线位于所述第三存取线旁边。
12.根据权利要求10所述的存储器装置,其中所述第二电压的值是所述第一电压的值与所述第一偏移信息的值之和。
13.根据权利要求12所述的存储器装置,其中所述第三电压的值是所述第二电压的值与所述第三偏移信息的值之和。
14.根据权利要求8所述的存储器装置,其中在对所述第二存储器单元执行操作期间将所述第二电压施加到所述第二存取线。
15.根据权利要求8所述的存储器装置,其进一步包括耦合到所述第二存取线的附加存储器单元,其中在所述附加存储器单元中存储信息的操作期间将所述第二电压施加到所述第二存取线。
16.一种方法,其包括:
在对存储器装置的第一存储器单元执行第一操作期间将第一电压施加到所述存储器装置的存取线中的一个;
在所述第一操作期间确定计数值,所述计数值对应于所述第一存储器单元中的存储器单元的数目,所述数目个存储器单元中的每一存储器单元具有大于选定电压的阈值电压;
基于所述计数值确定偏移信息;
基于所述偏移信息生成第二电压;以及
在对所述存储器装置的第二存储器单元执行第二操作期间将所述第二电压施加到所述存取线中的一个。
17.根据权利要求16所述的方法,其中将所述第一电压和所述第二电压施加到所述存取线的同一存取线。
18.根据权利要求16所述的方法,其中:
将所述第一电压施加到所述存取线的第一存取线;以及
将所述第二电压施加到所述存取线的第二存取线。
19.根据权利要求16所述的方法,其中:
所述第一存储器单元包括在所述存储器装置的第一子块中;以及
所述第二存储器单元包括在所述存储器装置的第二子块中。
20.根据权利要求16所述的方法,其中所述第一存储器单元和所述第二存储器单元包含在所述存储器装置的同一子块中。
21.根据权利要求16所述的方法,其中:
所述第一存储器单元耦合到所述存取线的第一存取线,以及
所述第二存储器单元耦合到所述存取线的第二存取线。
22.根据权利要求16所述的方法,其中所述第一电压的值小于所述第二电压的值。
23.根据权利要求16所述的方法,其中所述第一电压的值大于所述第二电压的值。
24.一种方法,其包括:
将第一电压施加到存储器装置的存取线中的一存取线;
检查耦合到所述存取线的第一存储器单元在施加所述第一电压之后的第一阈值电压;
基于所述第一阈值电压中的至少一个大于选定电压的确定获得偏移信息;
生成第二电压,所述第二电压是所述第一电压和对应于所述偏移信息的电压量的函数;
在所述存储器装置的第二存储器单元中存储信息的操作期间,将所述第二电压施加到所述存取线中的选定存取线;
确定所述第二存储器单元的每个存储器单元在施加所述第二电压之后是否达到目标阈值电压;以及
基于所述第二存储器单元的每个存储器单元达到目标阈值电压的确定,完成在所述第二存储器单元中存储信息的所述操作。
25.根据权利要求24所述的方法,其进一步包括:
在施加所述第一电压之后并且在施加所述第二电压之前,基于在施加所述第一电压之后并且在施加所述第二电压之前所述第一阈值电压中没有阈值电压大于所述选定电压的确定,将第一附加电压施加到所述存取线。
26.根据权利要求24所述的方法,其中所述第二电压是所述第一电压与对应于所述偏移信息的所述电压量之和。
27.根据权利要求24所述的方法,其进一步包括:
基于在施加所述第二电压之后并且在施加第三电压之前少于所有所述第二存储器单元达到所述目标阈值电压的确定,将所述第三电压施加到所述选定存取线。
28.根据权利要求27所述的方法,其中所述第三电压大于所述第二电压。
CN202011577597.8A 2019-12-30 2020-12-28 包含动态编程电压的存储器装置 Pending CN113129973A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962954990P 2019-12-30 2019-12-30
US62/954,990 2019-12-30

Publications (1)

Publication Number Publication Date
CN113129973A true CN113129973A (zh) 2021-07-16

Family

ID=76547720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011577597.8A Pending CN113129973A (zh) 2019-12-30 2020-12-28 包含动态编程电压的存储器装置

Country Status (3)

Country Link
US (2) US11335418B2 (zh)
KR (1) KR20210086988A (zh)
CN (1) CN113129973A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742034B2 (en) 2019-12-30 2023-08-29 Micron Technology, Inc. Memory device including dynamic programming voltage

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410727B1 (en) * 2021-03-15 2022-08-09 Sandisk Technologies Llc Scalable search system design with single level cell NAND-based binary and ternary valued content addressable memory cells

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101727704B1 (ko) 2010-10-04 2017-04-18 삼성전자주식회사 리드 성능을 향상시킬 수 있는 리드 파라미터 변경 방법과 상기 방법을 수행할 수 있는 장치들
US8711616B2 (en) * 2010-12-22 2014-04-29 Micron Technology, Inc. Single check memory devices and methods
JP6088201B2 (ja) * 2012-10-24 2017-03-01 ルネサスエレクトロニクス株式会社 半導体装置
US10381090B2 (en) * 2017-03-31 2019-08-13 Samsung Electronics Co., Ltd. Operation method of nonvolatile memory device and storage device
US10062441B1 (en) * 2017-08-31 2018-08-28 Micron Technology, Inc. Determining data states of memory cells
US11335418B2 (en) * 2019-12-30 2022-05-17 Micron Technology, Inc. Memory device including dynamic programming voltage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742034B2 (en) 2019-12-30 2023-08-29 Micron Technology, Inc. Memory device including dynamic programming voltage

Also Published As

Publication number Publication date
US20220351787A1 (en) 2022-11-03
US11335418B2 (en) 2022-05-17
KR20210086988A (ko) 2021-07-09
US20210202019A1 (en) 2021-07-01
US11742034B2 (en) 2023-08-29

Similar Documents

Publication Publication Date Title
US10923163B2 (en) Sequential memory operation without deactivating access line signals
US8879318B2 (en) Method of storing data in nonvolatile memory device and method of operating nonvolatile memory device
US8780631B2 (en) Memory devices having data lines included in top and bottom conductive lines
US9001586B1 (en) Semiconductor memory device capable of preventing degradation of memory cells and method for erasing the same
CN108877854B (zh) 存储装置及其操作方法
US9349465B2 (en) Semiconductor memory device and method of operating the same
US10558368B2 (en) Memory system and operating method of the memory system
US11742034B2 (en) Memory device including dynamic programming voltage
US9159432B2 (en) Method of programming a nonvolatile memory device
KR102127296B1 (ko) 메모리 시스템 및 그것의 동작 방법
CN109754838B (zh) 非易失性存储器设备
TW201909182A (zh) 執行編程操作的非揮發性記憶體裝置及其操作方法
KR20180078546A (ko) 반도체 메모리 장치 및 그 동작 방법
US9646703B2 (en) Memory system, method of programming the memory system, and method of testing the memory system
CN108335709B (zh) 操作用于改变恢复区段的非易失性存储器装置的方法
US20230307056A1 (en) Memory device including initial charging phase for double sense operation
KR20230010767A (ko) 멀티 패스 프로그래밍에서의 네거티브 게이트 스트레스 동작 및 그 메모리 디바이스
US20220208274A1 (en) Memory device including voltage control for difussion regions associated with memory blocks
CN113228186A (zh) 多遍编程中的负栅极应力操作机器存储器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination