CN113129959A - 用于存储器系统的寻址方案 - Google Patents

用于存储器系统的寻址方案 Download PDF

Info

Publication number
CN113129959A
CN113129959A CN202011457170.4A CN202011457170A CN113129959A CN 113129959 A CN113129959 A CN 113129959A CN 202011457170 A CN202011457170 A CN 202011457170A CN 113129959 A CN113129959 A CN 113129959A
Authority
CN
China
Prior art keywords
memory device
memory
subset
pins
signal paths
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011457170.4A
Other languages
English (en)
Other versions
CN113129959B (zh
Inventor
E·J·斯特夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113129959A publication Critical patent/CN113129959A/zh
Application granted granted Critical
Publication of CN113129959B publication Critical patent/CN113129959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • G06F13/1694Configuration of memory controller to different memory types
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408Address circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072Circuits for initialization, powering up or down, clearing memory or presetting
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076Timing circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/02Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/12Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • G06F13/404Coupling between buses using bus bridges with address mapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

本申请案涉及一种用于存储器系统的寻址方案。存储器系统可包含经由相应引脚与各种命令地址CA信道耦合的多个存储器装置。在一些实例中,每一存储器装置的不同引脚可与不同CA信道耦合。当所述存储器系统接收使存储器装置进入每装置可寻址能力PDA模式的命令时,某些CA信道可被驱动。一或多个存储器装置可基于所述相应存储器装置的某些引脚被偏置而进入所述PDA模式。

Description

用于存储器系统的寻址方案
交叉参考
本专利申请案主张由斯特夫(Stave)在2020年1月15日申请的标题为“用于存储器系统的寻址方案(ADDRESSING SCHEME FOR A MEMORY SYSTEM)”的第16/744,091号美国专利申请案的优先权,所述申请案转让给其受让人并且其全部内容以引用的方式明确并入本文中。
技术领域
技术领域涉及用于存储器系统的寻址方案。
背景技术
下文大体上涉及一或多个存储器系统,并且更具体来说,涉及用于存储器系统的寻址方案。
存储器装置广泛用于将信息存储于各种电子装置(例如计算机、无线通信装置、照相机、数字显示器及类似者)中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说,二进制存储器单元可被编程为两个支持的状态中的一者,通常由逻辑1或逻辑0表示。在一些实例中,单个存储器单元可支持两个以上状态,可存储其中的任一者。为存取存储信息,组件可读取或感测存储器装置中的至少一种存储状态。为存储信息,组件可在存储器装置中写入或编程状态。
存在各种类型的存储器装置及存储器单元,包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选择存储器、硫族化物存储器技术及其它。存储器单元可为易失性或非易失性的。非易失性存储器(例如,FeRAM)即使在不存在外部电源的情况下也可维持其存储的逻辑状态达延长时间段。易失性存储器装置(例如DRAM)在与外部电源断开连接时可能丢失其存储状态。
发明内容
一种方法,其包括:使用多个信号路径,接收用于致使存储器系统的多个存储器装置中的第一存储器装置进入每装置可寻址能力模式的命令,所述命令包括所述第一存储器装置的地址,其中所述第一存储器装置包括以第一配置与所述多个信号路径耦合的第一多个引脚,且第二存储器装置包括以第二配置与所述多个信号路径耦合的第二多个引脚的;至少部分基于接收所述命令来确定所述第一存储器装置的所述地址由所述命令指示;及至少部分基于确定所述第一存储器装置的所述地址由所述命令指示来通过所述第一存储器装置进入所述每装置可寻址能力模式。
一种存储器系统,其包括:多个存储器装置,所述多个存储器装置中的每一者包括经配置以与命令/地址(CA)信道的信号路径耦合的多个引脚;所述CA信道的信号路径的第一子集,其使用每一存储器装置中的相同引脚配置与所述多个存储器装置耦合,所述信号路径的第一子集经配置以接收用于进入每装置可寻址能力模式的命令;及所述CA信道的信号路径的第二子集,其使用每一存储器装置中的一或多个不同引脚配置与所述多个存储器装置耦合,信号路径的所述第二子集经配置以接收用于进入所述每装置可寻址能力模式的存储器装置的地址。
一种方法,其包括:接收用于将命令/地址(CA)信道的信号路径的第一子集映射到存储器系统的相应存储器装置的引脚的初始化命令;至少部分基于接收所述初始化命令,通过存储器装置标识指示所述存储器装置的哪些引脚与所述信号路径的第一子集的哪些信号路径耦合的映射;使用所述CA信道的信号路径的第二子集,接收用于使所述存储器系统的所述存储器装置进入每装置可寻址能力模式的命令;及使用所述CA信道的信号路径的所述第一子集,接收用于使所述存储器系统的所述存储器装置进入所述每装置可寻址能力模式的地址。
附图说明
图1说明根据本文揭示的实例的支持用于存储器系统的寻址方案的系统的实例。
图2说明根据本文揭示的实例的支持用于存储器系统的寻址方案的存储器系统的实例。
图3说明根据本文揭示的实例的支持用于存储器系统的寻址方案的流程图的实例。
图4展示根据本文揭示的实例的支持用于存储器系统的寻址方案的存储器系统的框图。
图5及6展示说明根据本文揭示的实例的支持用于存储器系统的寻址方案的方法或若干方法的流程图。
具体实施方式
一些存储器系统可包含多于一个存储器装置(例如,DRAM装置)。在此类存储器系统中,可使用每装置可寻址能力(PDA)来对个别存储器装置进行寻址及/或存取。当处于PDA模式时,可独立于系统中的其它存储器装置存取一存储器装置。在传统存储器系统中,一存储器装置(或若干存储器装置)可通过在额外信道(例如,DQ信道)偏置的同时经由命令/地址(CA)信道传输第一命令来进入PDA模式。利用多个信道(例如,CA信道及DQ信道)以使存储器装置进入PDA模式可使用信号之间的协调,其可使用存储器系统的额外电路系统及/或额外带宽。因此,可能需要允许存储器装置进入PDA模式而无需协调多个信号路径的存储器系统。
本文描述用于在无需协调多个信号路径的情况下使存储器装置进入PDA模式的方法、装置及系统。存储器系统可包含与CA信道的信号路径(例如,信道)耦合的多个存储器装置(例如,DRAM装置)。每一存储器装置可包含用于与CA信道的信号路径传达信号的一或多个引脚。引脚可位于每一存储器装置的相同位置中。在制造期间,CA信道的不同信号路径可与每一存储器装置的不同引脚位置耦合(例如,引脚及信道之间的映射可被加扰)。
存储器系统中的每一存储器装置可经配置以寻找在进入PDA模式之前待偏置的特定引脚模式。以此方式,存储器装置可接收PDA模式命令(例如,从主机装置),其可导致唯一信号路径模式被驱动。基于被驱动的信号路径的模式,可基于每一存储器装置的引脚如何与信号路径耦合来偏置不同存储器装置的引脚(例如,驱动到非零电压电平)。当一个存储器装置的特定引脚配置被偏置时,存储器装置可进入PDA模式。当处于PDA模式时,存储器装置可能够接收装置特定命令(例如,存取命令)。通过仅使用CA信道使装置进入PDA模式,存储器系统可避免协调多个信号路径,因此减少原本使用的电路系统及/或带宽的量。在一些情况中,PDA模式可为每DRAM可寻址能力模式的实例。
首先,在如参考图1描述的存储器系统的上下文中描述本发明的特征。首先,在如参考图2及3描述的存储器系统及流程图的上下文中描述本发明的特征。通过与用于如参考图4到6描述的用于存储器系统的寻址方案相关的设备图及流程图来进一步说明并对其进行参考来描述本发明的这些及其它特征。
图1说明根据本文揭示的实例的支持用于存储器系统的寻址方案的系统的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置110,但可在单个存储器装置(例如,存储器装置110)的上下文中描述一或多个存储器装置110的方面。
系统100可包含电子装置的部分,所述电子装置例如计算装置、移动计算装置、无线装置、图形处理装置、交通工具或其它系统。举例来说,系统100可说明计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、交通工具控制器或类似者的方面。存储器装置110可为系统的组件,其可操作以存储用于系统100的一或多个其它组件的数据。
系统100的至少部分可为主机装置105的实例。主机装置105可为使用存储器来执行过程的装置内的处理器或其它电路系统的实例,例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置、交通工具控制器或某种其它固定或便携式电子装置等其它实例。在一些实例中,主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中,外部存储器控制器120可被称为主机或主机装置105。
存储器装置110可为独立装置或组件,其可操作以提供可由系统100使用或引用的物理存储器地址/空间。在一些实例中,存储器装置110可经配置以与一或多种不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可操作以支持以下中的一或多者:用以调制信号的调制方案,用于传达信号的各种引脚配置,用于主机装置105及存储器装置110的物理封装的各种形状因子,主机装置105与存储器装置110之间的时钟信令及同步,时序约定或其它因素。
存储器装置110可操作以存储用于主机装置105的组件的数据。在一些实例中,存储器装置110可充当主机装置105的从属型装置(例如,响应于并执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。在其它实例中,存储器装置110可从主机装置105接收PDA进入命令。PDA进入命令可允许存储器装置110从主机装置105排他地接收命令。在一些实例中,当处于PDA模式时,存储器装置110可排他地接收命令,直到退出PDA模式。
主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或其它组件(例如一或多个外围组件或一或多个输入/输出控制器)中的一或多者。主机装置的组件可使用总线135彼此耦合。
处理器125可操作以为系统100的至少部分或主机装置105的至少部分提供控制或其它功能性。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或这些组件的组合。在此类实例中,处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或芯片上系统(SoC)的实例。在一些实例中,外部存储器控制器120可由处理器125实施或为处理器125的一部分。
BIOS组件130可为包含作为固件操作的BIOS的软件组件,其可初始化并运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储在只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多者中的程序或软件。
存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160(例如,存储器芯片),以支持用于数据存储的期望容量或指定容量。每一存储器裸片160可包含本地存储器控制器165(例如,本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)及存储器阵列170(例如,存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如,一或多个网格、一或多个存储体、一或多个拼块、一或多个区段),其中每一存储器单元可操作以存储至少一个数据位。包含两个或更多个存储器裸片的存储器装置110可被称为多裸片存储器或多裸片封装或多芯片存储器或多芯片封装。
装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使存储器装置110能够执行各种操作的硬件、固件或指令,并且可操作以接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可操作与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中,装置存储器控制器155可结合存储器裸片160的本地存储器控制器165来控制本文所述的存储器装置110的操作。
本地存储器控制器165(例如,在存储器裸片160本地)可操作以控制存储器裸片160的操作。在一些实例中,本地存储器控制器165可操作以与装置存储器控制器155通信(例如,接收或传输数据或命令或两者)。在一些实例中,存储器装置110可不包含装置存储器控制器155及本地存储器控制器165,或外部存储器控制器120可执行本文所描述的各种功能。因而,本地存储器控制器165可操作以与装置存储器控制器155,与其它本地存储器控制器165,或直接与外部存储器控制器120,或处理器125或其组合进行通信。可包含在装置存储器控制器155或本地存储器控制器165或两者中的组件的实例可包含用于接收信号的接收器(例如,从外部存储器控制器120)、用于传输信号的传输器(例如,到外部存储器控制器120)、用于解码或解调制接收信号的解码器、用于编码或调制待被传输的信号的编码器,或可操作用于支持装置存储器控制器155或本地存储器控制器165或两者的所描述操作的各种其它电路或控制器。
外部存储器控制器120可操作以使得能够在系统100或主机装置105的组件(例如,处理器125)与存储器装置110之间进行信息、数据或命令中的一或多者的通信。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中,外部存储器控制器120或系统100或主机装置105的其它组件,或本文所描述的其功能可由处理器125实施。举例来说,外部存储器控制器120可为由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120被描述为在存储器装置110外部,但在一些实例中,外部存储器控制器120或本文所描述的其功能可通过存储器装置110的一或多个组件(例如,装置存储器控制器155、本地存储器控制器165)来实施,反之亦然。
主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可操作以支持外部存储器控制器120与存储器装置110之间的通信。每一信道115可为在主机装置105与存储器装置之间携载信息的传输媒体的实例。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如,导体)。信号路径可为可操作以携载信号的导电路径的实例。举例来说,信道115可包含第一端子,其包含在主机装置105处的一或多个引脚或垫以及在存储器装置110处的一或多个引脚或垫。引脚可为系统100的装置的导电输入或输出点的实例,并且引脚可操作以充当信道的部分。
信道115(及相关联信号路径及端子)可专用于传达一或多种类型的信息。举例来说,信道115可包含一或多个CA信道186、一或多个时钟信号(CK)信道188、一或多个数据(DQ)信道190、一或多个其它信道192或其组合。在一些实例中,可使用单数据速率(SDR)信令或双数据速率(DDR)信令通过信道115来传达信令。在SDR信令中,可针对每一时钟循环(例如,在时钟信号的上升或下降沿上)寄存信号的一个调制符号(例如,信号电平)。在DDR信令中,可针对每一时钟循环(例如,在时钟信号的上升沿及下降沿两者)寄存信号的两个调制符号(例如,信号电平)。
在一些实例中,CA信道186可操作以在主机装置105与存储器装置110之间传达命令,所述命令包含与命令相关联的控制信息(例如,地址信息)。举例来说,CA信道186可包含具有期望数据的地址的读取命令。在一些实例中,CA信道186可包含用以解码地址或命令数据中的一或多者的任何数目个信号路径(例如,八个或九个信号路径)。CA信道186也可经配置以将PDA进入命令传达到存储器装置110。可经由CA信道186的子集(例如,第一子集)来传达PDA命令,并且可经由CA信道186的子集(例如,第二子集)来传达地址。可基于与某些CA信道186耦合的引脚的配置,将地址传达到存储器装置110。
如本文所论述,存储器装置110可包含一或多个引脚(例如,地址引脚)。在制造期间,一些引脚可以唯一配置与CA信道186耦合。举例来说,系统100可包含多个存储器装置110,并且每一存储器装置110的不同引脚(例如,引脚位置的不同组合)可与不同CA信道186耦合。当存储器装置110被初始化时,可确定引脚(例如,引脚位置)与CA信道186之间的映射。映射可由例如装置存储器控制器155确定。
主机装置105可基于在存储器装置的引脚位置与CA信道186的信号路径之间的连接的加扰,使用经由CA信道186传达的信号针对存储器装置110启动PDA模式。当在PDA模式中时,存储器装置110可与唯一地址(例如,存储器装置地址)相关联,其可允许存储器装置110被独立地存取。因此,系统100可包含多个存储器装置,并且处于PDA模式中的装置可响应于与PDA模式相关联的命令。为使存储器装置110进入PDA模式,主机装置105可传输PDA进入命令。所述命令可经由CA信道186传输,并且可包含命令及寻址信息。所述命令可启动驱动CA信道186的唯一组合。因为CA信道186与每一存储器装置110的引脚的唯一组合耦合(例如,基于加扰配置),因此使某些引脚偏置(基于驱动CA信道186)的存储器装置(或若干存储器装置)可进入PDA模式。因此,可基于引脚(例如,引脚位置)与CA信道186的信号路径之间的映射来唯一地寻址存储器装置。
图2说明根据本文揭示的实例的支持用于存储器系统的寻址方案的存储器系统200的实例。存储器系统200可包含与各种存储器装置210耦合的控制器205(例如,寄存器时钟驱动器)。控制器205可经由CA信道的信号路径215的一或多个子集选择性地与一或多个存储器装置210耦合。举例来说,信号路径215可包含信号路径的第一子集215-a(例如,用于传达命令标识符)及信号路径的第二子集215-b(例如,用于传达地址标识符)。在一些情况中,信号路径215可共同是参考图1描述的CA信道的实例。每一存储器装置210可包含耦合到一或多个信号路径215的一或多个引脚。基于某些信号路径215被驱动(例如,被驱动为高),相应引脚可被偏置,并且个别存储器装置210可进入PDA模式。当存储器装置210处于PDA模式中时,其可响应于或执行与PDA模式相关联的命令,其中不处于PDA模式中的其它存储器装置可不响应于此类命令。控制器205可为参考图1描述的外部存储器控制器120、装置存储器控制器155,或本地存储器控制器165或其组合的实例。
存储器装置210中的每一者可包含存储器单元的一或多个阵列。举例来说,每一存储器装置210可为存储器装置110的实例,并且可包含一或多个存储器阵列170,如参考图1所描述。可基于相应存储器地址(例如,行线及列线的交叉点)来存取存储器装置210的存储器单元。然而,每一存储器装置210可能无法通过其自身的针对存储器装置的唯一地址来标识。因为存储器装置可能未被指派唯一标识符,所以存储器系统的控制器可能不能够作为PDA模式进入命令的部分寻址个别存储器装置。在此类系统中,CA信道与DQ信道之间的协调可用以致使存储器装置进入PDA模式。通过使一或多个存储器装置210进入PDA模式,可排他地存取存储器装置210(包含其存储器单元)。
根据一或多个配置,存储器装置210可经由一或多个引脚与一或多个信号路径215耦合。每一存储器装置中的一些引脚位置处的一些引脚可耦合到相同信号路径。举例来说,信号路径A0到A5可耦合到每一个存储器装置中相同位置中的引脚。此类配置可允许存储器装置确定应在每一引脚处接收什么信号。基于一或多个加扰配置,在每一存储器装置中一些引脚位置处的一些引脚可耦合到不同信号路径。举例来说,信号路径A6到A13可耦合到每一存储器装置中不同引脚位置中的不同引脚。在一些情况中,每一存储器装置可能具有引脚位置与信号路径215之间的不同耦合配置。此类配置可允许信号路径携载标准信息,并且可允许信号路径也寻址特定存储器装置以进入PDA模式作为PDA模式进入命令的部分。存储器系统可实施初始化信号以允许每一存储器装置确定在哪个引脚位置处耦合哪个信号路径。
在一些实例中,每一存储器装置210可包含多个引脚,并且每一存储器装置210的至少一个引脚可与相应信号路径215耦合。举例来说,(信号路径的第一子集215-a的)信号路径A0到A3可与存储器装置210-a的多个引脚220-a相关联。所述多个可包含位于第一位置中的第一引脚225-a、位于第二位置中的第二引脚230-a、位于第三位置中的第三引脚235-a及位于第四位置中的第四引脚240-a。第一引脚225-a可与A0耦合,第二引脚230-a可与A1耦合,第三引脚235-a可与A2耦合,并且第四引脚240-a可与A3耦合。在一些实例中,存储器装置210-a可包含与A4耦合的额外引脚。如本文所论述,其它存储器装置210可包含与信号路径A0到A3耦合的相同引脚组合。
额外地或替代地,(信号路径215-b的第二子集的)信号路径A6到A9可与存储器装置210-a的多个引脚245-a相关联。所述多个可包含位于第一位置中的第一引脚250-a、位于第二位置中的第二引脚255-a、位于第三位置中的第三引脚260-a及位于第四位置中的第四引脚265-a。第一引脚255-a可与A6耦合,第二引脚255-a可与A7耦合,第三引脚260-a可与A8耦合,并且第四引脚265-a可与A9耦合。在一些实例中,存储器装置210-a可包含与A5耦合的额外引脚。如本文所论述,其它存储器装置210可包含与信号路径A6到A9耦合的不同引脚组合(即,可对引脚到信号路径配置进行加扰)。
可基于待对一或多个存储器装置210执行的命令致使信号路径215中的每一者由控制器205驱动。信号路径215-a的第一子集(例如,A0到A4)可经配置以将命令(例如,PDA命令)传输到存储器装置210,并且信号路径的第二子集215-b(例如,A5到A13)可经配置以指示与所接收命令相关联的地址信息。可基于其活动引脚的配置(即,基于相应信道被驱动而被偏置那些引脚),将命令及地址信息传达到特定存储器装置210。每一存储器装置210的某些引脚可基于相应信号路径被驱动而被偏置。因为信号路径可成对(例如,信号路径A6及A7以及信号路径A8及A9)加扰,所以信号路径的第二子集215-b的偶数数目个信道可用于寻址。因此,信道A5可能不用于寻址目的。在一些实例中,信道A5可用于其它目的,例如将命令信息传达到存储器装置210。
因为信号路径的第一子集215-a可用以传达PDA命令(并且不用于寻址),所以每一存储器装置210的相同引脚(或若干引脚)可与信号路径的第一子集215-a的相同信号路径耦合。因此,每一存储器装置210与信号路径的第一子集215-a之间的映射可相同。举例来说,关于存储器装置210-a,第一引脚225-a可与A0耦合,第二引脚230-a可与A1耦合,第三引脚235-a可与A2耦合,并且第四引脚240-a可与A3耦合。类似地,关于存储器装置210-b,第一引脚225-b可与A0耦合,第二引脚230-b可与A1耦合,第三引脚235-b可与A2耦合,并且第四引脚240-b可与A3耦合。引脚到信号路径的映射对于存储器装置210-c及210-d可相同,并且可在存储器系统200的制造过程期间建立。
在一些实例中,信号路径的第二子集215-b可被初始化。初始化信号路径的第二子集215-b可指代驱动信号路径的特定子集(例如,将信号路径的子集驱动为高)。为初始化信号路径,存储器系统200可从主机装置(或另一装置,例如存储器控制器)接收命令(例如,初始化命令)。初始化命令可指示待被驱动的某些信号路径。举例来说,初始化命令可指示偶数列(例如,A6、A8、A10等)将被驱动为高。在一些实例中,初始化程序可允许驱动器将引脚位置映射到信号路径。举例来说,在初始化程序期间,信号路径A6及A8可被驱动为高,其可指示(例如,向控制器205)第一引脚250-a与A6耦合并且第三引脚260-a与A8耦合。此映射可用以使一或多个存储器装置210进入PDA模式。
为使特定存储器装置210进入PDA模式,可驱动信号路径的第二子集215-b的某些信号路径(例如,驱动为高)。当信道被驱动时,存储器装置210上的对应引脚可被偏置,从而向相应存储器装置210指示其将进入PDA模式。存储器装置210可基于哪些引脚被偏置而与唯一地址相关联(例如,在PDA进入命令期间)。在一些情况中,每一存储器装置210可经配置以寻找待被偏置以进入PDA模式的相同引脚位置组合。举例来说,当引脚250及引脚260被偏置时,每一存储器装置210可进入PDA模式。加扰配置可用以确保在给出PDA进入命令的情况下单个存储器装置被寻址。
在一些实例中,可加扰存储器装置210的引脚与信号路径的第二子集215-b的信号路径之间的映射。举例来说,在制造过程期间,每一存储器装置210的不同引脚组合可与不同信号路径组合耦合。如上文关于存储器装置210-a描述,第一引脚255-a可与A6耦合,第二引脚255-a可与A7耦合,第三引脚260-a可与A8耦合,并且第四引脚265-a可与A9耦合。关于存储器装置210-b,第一引脚255-b可与A7耦合,第二引脚255-b可与A6耦合,第三引脚260-b可与A8耦合,并且第四引脚265-b可与A9耦合。存储器装置210-c及210-d包含与存储器装置210-a及210-b不同的引脚到信号路径的映射。映射可由控制器205基于如上文描述的初始化程序来确定。
当存储器系统200接收PDA进入命令时,控制器205(或其它装置,例如本地存储器控制器)可确定与命令相关联的存储器装置的地址。所述地址可由待驱动的(信号路径的第二子集215-b的)信号路径的组合来指示。当相关联信号路径被驱动时,每一存储器装置的相关联引脚可被偏置(例如,偏置到高电压)。特定存储器装置210可基于经偏置引脚的组合进入PDA模式。举例来说,每一存储器装置210可经配置以基于其第一引脚(例如,第一引脚250-a)及第三引脚(例如,第三引脚260-a)被偏置而进入PDA模式。下面表1中展示基于引脚与信号路径之间的连接的加扰而将信号路径A6及A8偏置到高电压及将信号路径A7及A9偏置到低电压并且此将如何影响在引脚位置处的偏置的实例。
210-a 210-b 210-c 210-d
引脚250
引脚255
引脚260
引脚265
表1
表1说明其中每一存储器装置210可进入PDA模式的场景。如上文描述且在表1中说明,任何存储器装置210可基于其在第一位置处的第一引脚250及其在第三位置处的第三引脚260被偏置到高电压而进入PDA模式。因此,当存储器系统200接收将信号路径A6及A8驱动到高电压的PDA命令时,存储器装置210-a的第一引脚250及第三引脚260可被偏置到高电压。在此类实例中,存储器装置210-a可确定其将进入PDA模式并且可进入PDA模式。
类似地,当存储器系统200接收指示信号路径A7及A8将被驱动到高电压的PDA命令时,其可致使存储器装置210-b的第一引脚250及第三引脚260被偏置到高电压。在此类情况中,存储器装置210-b可确定其将进入PDA模式并且可进入PDA模式。当A6及A9被驱动到高电压时,存储器装置210-c的第一引脚250及第三引脚260可被偏置到高电压。存储器装置210-c可确定其将进入PDA模式并且可进入PDA模式。当A7及A9被驱动到高电压时,存储器装置210-d的第一引脚250及第三引脚260可被偏置到高电压。存储器装置210-d可确定其将进入PDA模式并且可进入PDA模式。因此,通过加扰每一存储器装置210的引脚到信号路径的映射,存储器装置210可与相应地址相关联并且可被个别地存取。尽管存储器装置210可基于其第一及第三引脚被偏置而进入PDA模式,但任何存储器装置210可基于任何引脚组合被偏置而进入PDA模式。
当信号路径的第二子集215-b中的一些被偏置时(例如,指示哪个存储器装置210将接收PDA命令),信号路径的第一子集215-a可将命令(例如,PDA命令)传输到相应存储器装置210。在其它实例(未展示)中,信号路径A10到A13也可用于寻址。也就是说,信号路径A10到A13的引脚到信号路径配置可被加扰。在一些实例中,信道A6到A9可被加扰,或信号路径A10到A13可被加扰。在其它实例中,两组信道都可被加扰。当两组信号路径都被加扰时,存储器装置210可包含与信号路径耦合的额外引脚。举例来说,每一存储器装置210可包含与每一信号路径耦合的两个引脚,其可允许额外数目个唯一引脚到信号路径组合(即,额外数目个加扰配置)。包含额外引脚可允许利用信号路径A6到A13中的每一者的寻址方案。
说明性实例展示用于使用四个引脚到信号路径配置来寻址多达四个存储器装置的加扰配置。在其它实例中,可使用使用任何数目个引脚到信号路径配置的加扰配置来寻址任何数目个存储器装置。举例来说,可使用信号路径对来加扰信号路径A6到A13以寻址多达16个存储器装置。在其它实例中,可使用信号路径对来加扰信号路径A6到A13。
说明性实例展示使用信号路径对加扰引脚及信号路径配置的加扰配置。在其它实例中,可使用引脚及信号路径的不同分组。举例来说,可将三个信号路径及三个引脚位置分组为一组旋转连接。在一些情况中,可将任何数目个信号路径及引脚位置进行分组以形成配置。
一旦处于PDA模式,相应存储器装置210可接收与PDA模式相关联的命令(例如,来自主机装置),并且可执行此类命令。举例来说,如果存储器装置210-a处于PDA模式,那么存储器装置210-a可接收并响应于存储器装置210-b、210-c及210-d不会响应于的特定命令。可存取存储器装置210-a的一或多个存储器单元,或可配置存储器装置210-a的某些设置(例如,模式寄存器设置)。使一或多个存储器装置210进入PDA模式可允许个别存储器装置被寻址,因此将添加的可配置能力提供到存储器系统。
图3说明根据本文揭示的实例的支持用于存储器系统的寻址方案的流程图300的实例。流程图300可说明存储器系统305的一或多个组件的操作,存储器系统305可为如参考图2所描述的存储器系统200的实例。流程图可展示控制器310(例如,控制器310)与存储器装置315之间的操作。存储器装置315可为如参考图2描述的一或多个存储器装置210的实例。举例来说,流程图300可说明存储器装置315以其经历初始化程序并接收PDA命令以进入PDA模式的时序。在一些实例中,控制器310可与驱动器通信以初始化引脚,驱动信号路径或存取存储器装置315。
在步骤320处,控制器310可接收初始化命令。可从例如主机装置的外部装置(例如,在存储器系统305外部)接收命令。初始化命令可指示控制器310将以预配置模式来驱动一或多个信号路径,使得存储器装置315可确定并映射哪些信号路径与存储器装置315中的哪些引脚位置耦合。
在步骤325处,控制器310可以初始化模式驱动一或多个信号路径(例如,将一或多个信号路径驱动为高)。每一信号路径可与存储器装置315的相应引脚耦合,因此驱动一些信号路径可偏置存储器装置315的一些引脚。在一些情况中,因为信号路径可成对操作,所以在初始化程序期间,可驱动每一对信号路径中的一个信号路径。举例来说,存储器装置315可包含与四个信号路径(例如,两对信号路径)耦合的四个引脚。因此,可驱动第一对中的一个信号路径及第二对中的一个信号路径,从而导致存储器装置315的两个引脚被偏置。在一些实例中,控制器310可使用例如如参考图2描述的控制器205的驱动器来启动驱动信号路径。
在步骤330处,控制器310可标识存储器装置315的引脚与相应信号路径(例如,如参考图2描述的信号路径215-b的第二子集的信号路径)之间的映射。映射可指示哪个信号路径与哪个引脚位置耦合。当接收一或多个命令时,可使用映射。举例来说,存储器装置可能够通过将引脚位置与CA信道的正确信号路径进行映射来标识读取命令或写入命令的信息。基于所述映射,控制器310可知道将驱动哪些信号路径以便使存储器装置315执行适当命令。
在步骤335处,控制器310可接收PDA命令。可从例如主机装置的外部装置(例如,在存储器系统305外部)接收命令。在一些情况中,控制器310可基于确定存储器装置315应进入PDA模式来产生PDA命令。PDA命令可指示存储器系统305的存储器装置将进入PDA模式。因为控制器310可知道引脚到信号路径的映射(例如,基于初始化及映射过程),所以PDA命令可通过基于各种存储器装置中的引脚与信号路径之间的加扰配置而将一些信号路径偏置到各种电压电平来指示哪个存储器装置将进入PDA模式。在其它实例中,PDA命令可指示待驱动以便使存储器装置(例如,存储器装置315)进入PDA模式的信号路径的特定组合。
在步骤340处,控制器310可任选地比较引脚与信号路径(例如,存储器装置315的引脚)之间的映射。因为PDA命令可指示存储器装置进入PDA模式(例如,存储器装置315),所以比较引脚到信号路径的映射可确定将驱动哪些信号路径以使特定存储器装置进入PDA模式。也就是说,与由PDA命令指示的信号路径耦合的存储器装置可接收PDA命令并进入PDA模式。
在步骤345处,控制器310可驱动(或启动驱动)与PDA命令相关联的信号路径。举例来说,如参考图2描述那样驱动信号路径A6及A8可致使存储器装置315的特定引脚组合被偏置。特定的被偏置的引脚组合可指示(例如,向存储器装置)其将接收PDA命令。PDA命令的寻址可由CA信号路径的子集(例如,如参考图2描述的信号路径215-b的第二子集)指示,并且命令可由CA信号路径的不同子集来传达(例如,如参考图2描述的信号路径215-a的第一子集)。
在步骤350处,控制器310可传输PDA命令。PDA命令可由存储器装置315基于其唯一地址来接收。也就是说,存储器装置315可基于某些引脚与响应于接收PDA命令而驱动的信号路径耦合来接收PDA命令。如参考图2描述,信号路径的第一子集(例如,信号路径215-a的第一子集)可基于由信号路径的第二子集(例如,信号路径的第二子集215-b)指示的地址来将PDA命令传输到存储器装置315。
在步骤355处,存储器装置315可进入PDA模式。通过进入PDA模式,存储器装置315可基于存储器系统305的其它存储器装置忽略的命令来执行操作。这可允许独立于存储器系统305的任何其它存储器装置来存取存储器装置315的存储器单元及/或调整存储器装置315的一或多个设置。
在步骤360处,控制器310可任选地接收存取命令。可从例如主机装置的外部装置(例如,在存储器系统305外部)接收命令。存取命令可指示控制器310将基于存储器装置315处于PDA模式来存取存储器装置315。在一些实例中,存取命令可指示将对存储器装置315的一或多个单元执行的存取操作(例如,读取操作、写入操作)。在其它实例中,存取命令可指示待被更新的一或多个设置(例如,对于存储器装置315来说唯一的模式寄存器的设置)将被更新。
在步骤365处,控制器310可任选地启动存储器装置315的存取操作。存取操作可基于所接收的存取命令。控制器310可启动对存储器装置315的一或多个单元的存取操作(例如,读取操作、写入操作),或控制器可更改存储器装置315的一或多个设置(例如,模式寄存器的设置)。
在步骤370处,控制器310可任选地接收用以退出PDA模式的命令。退出PDA模式可例如允许存储器系统305使不同存储器装置进入PDA模式。在步骤375处,控制器可任选地将退出PDA命令传输到存储器装置315。在步骤380处,存储器装置315可任选地退出PDA模式。
图4展示根据本文揭示的实例的支持用于存储器系统的寻址方案的存储器系统405的框图400。存储器系统405可为如参考图2及3描述的存储器系统的方面的实例。存储器系统405可包含接收组件410、确定组件415、进入组件420、标识组件425、存取组件430及偏置组件435。这些模块中的每一者可直接或间接地彼此通信(例如,经由一或多个总线)。
接收组件410可使用一组信号路径,接收用于致使存储器系统的一组存储器装置中的第一存储器装置进入每装置可寻址能力模式的命令,所述命令包含第一存储器装置的地址,其中第一存储器装置包含以第一配置与所述一组信号路径耦合的第一组引脚,且第二存储器装置包含以第二配置与所述一组信号路径耦合的第二组引脚。在一些实例中,接收组件410可接收用于将CA信道的信号路径的第一子集映射到存储器系统的相应存储器装置的引脚的初始化命令。
在一些实例中,接收组件410可使用CA信道的信号路径的第二子集来接收用于使存储器系统的存储器装置进入每装置可寻址能力模式的命令。在一些实例中,接收组件410使用CA信道的信号路径的第一子集接收用于使存储器系统的存储器装置进入每装置可寻址能力模式的地址。在一些实例中,接收组件410可在存储器系统处接收用于存取所述一组存储器装置中的存储器装置的命令。在一些实例中,接收组件410可接收用于致使第二存储器装置进入每装置可寻址能力模式的第二命令。
确定组件415基于接收命令来确定第一存储器装置的地址由命令指示。在一些实例中,确定组件415基于接收命令来确定第二存储器装置的地址由第二命令指示。在一些情况中,第一配置包含第一组引脚中的第一引脚与所述一组信号路径中的第一信号路径耦合,以及所述第一组引脚中的第二引脚与所述一组信号路径中的第二信号路径耦合。在一些情况中,第二配置包含第一引脚与第二信号路径耦合,以及第二引脚与第一信号路径耦合。
进入组件420可基于确定第一存储器装置的地址由命令指示来通过第一存储器装置进入每装置可寻址能力模式。在一些实例中,通过第二存储器装置进入每装置可寻址能力模式,其中使第二存储器装置进入每装置可寻址能力模式包含执行与每装置可寻址能力模式相关联的一或多个命令。
标识组件425可基于接收初始化命令,通过存储器装置标识指示存储器装置的哪些引脚与信号路径的第一子集的哪些信号路径耦合的映射。在一些实例中,标识组件425可标识经偏置到第一电压的第一组引脚的子集,其中确定第一存储器装置的地址由命令指示是基于第一组引脚经偏置到第一电压。在一些实例中,标识组件425可将用于指示第一存储器装置的第一组引脚的第二子集与在命令期间偏置的第一组引脚的子集进行比较。在一些情况中,在不参考与第一组引脚耦合的所述一组信号路径的情况下标识第一组引脚的子集。
存取组件430可基于第一存储器装置进入每装置可寻址能力模式来存取第一存储器装置。在一些实例中,存取第一存储器装置包含配置第一存储器装置的模式寄存器或存取与第一存储器装置相关联的一或多个存储器单元。
偏置组件435可基于接收初始化命令在第一时间将存储器装置的引脚的第一子集偏置到第一电压,其中标识映射是基于在第一时间将引脚的第一子集偏置到第一电压。在一些实例中,偏置组件435可基于接收初始化命令在不同于第一时间的第二时间将不同于引脚的第一子集的第一存储器装置的引脚的第二子集偏置到第一电压,其中标识映射是基于在第一时间将引脚的第一子集偏置到第一电压及在第二时间将引脚的第二子集偏置到第一电压。
在一些实例中,偏置组件435可基于接收初始化命令在第一时间将第一对的第一信号路径偏置到第一电压。在一些实例中,偏置组件435可基于接收初始化命令在第一时间将第一对的第二信号路径偏置到第二电压,其中标识映射是基于偏置第一信号路径及第二信号路径。在一些情况中,指示存储器装置的哪些引脚与信号路径的第一子集的哪些所述信号路径耦合的映射是基于偏置到第一电压的引脚的子集中的至少两个引脚的值。
图5展示说明根据本文揭示的实例的支持用于存储器系统的寻址方案的方法500的流程图。方法500的操作可由如本文描述的存储器系统或其组件来实施。举例来说,方法500的操作可由参考图4描述的存储器系统来执行。在一些实例中,存储器系统可执行一组指令以控制存储器系统的功能元件执行所描述功能。额外地或替代地,存储器系统可使用专用硬件来执行所描述功能的方面。
在步骤505处,存储器系统可使用一组信号路径接收用于致使存储器系统的一组存储器装置中的第一存储器装置进入每装置可寻址能力模式的命令,所述命令包含第一存储器装置的地址,其中第一存储器装置包含以第一配置与所述一组信号路径耦合的第一组引脚,且第二存储器装置包含以第二配置与所述一组信号路径耦合的第二组引脚。可根据本文描述的方法来执行操作505。在一些实例中,操作505的方面可由如参考图4描述的接收组件来执行。
在510处,存储器系统可基于接收所述命令来确定第一存储器装置的地址由所述命令指示。可根据本文描述的方法来执行操作510。在一些实例中,操作510的方面可由如参考图4描述的确定组件来执行。
在515处,第一存储器装置可基于确定第一存储器装置的地址由命令指示来进入每装置可寻址能力模式。可根据本文描述的方法来执行操作515。在一些实例中,操作515的方面可由如参考图4描述的进入组件来执行。
在一些实例中,本文描述的设备可执行例如方法500的方法。在一些实例中,本文描述的设备可执行例如方法500的方法。所述设备可包含用于使用一组信号路径接收用于致使存储器系统的一组存储器装置中的第一存储器装置进入每装置可寻址能力模式的命令的特征、构件或指令(例如,存储可由处理器执行的指令的非暂时性计算机可读媒体),所述命令包含第一存储器装置的地址,其中第一存储器装置包含以第一配置与所述一组信号路径耦合的第一组引脚,且第二存储器装置包含以第二配置与所述一组信号路径耦合的第二组引脚,基于接收所述命令来确定第一存储器装置的地址由所述命令指示,及基于确定第一存储器装置的地址由命令指示来通过第一存储器装置进入每装置可寻址能力模式。
本文描述的方法500及设备的一些实例可进一步包含用于标识可经偏置到第一电压的第一组引脚的子集的操作、特征、构件或指令,其中确定第一存储器装置的地址可由命令指示可基于第一组引脚经偏置到第一电压。
在本文描述的方法500及设备的一些实例中,可在不参考与第一组引脚耦合的所述一组信号路径的情况下标识第一组引脚的子集。
在本文描述的方法500及设备的一些实例中,确定第一存储器装置的地址可由命令指示可包含用于将用于指示第一存储器装置的第一组引脚的第二子集与在命令期间偏置的第一组引脚的子集进行比较的操作、特征、构件或指令。
在本文描述的方法500及设备的一些实例中,第一配置包含第一组引脚中的第一引脚与所述一组信号路径中的第一信号路径耦合以及第一组引脚中的第二引脚与所述一组信号路径中的第二信号路径耦合,且第二配置包含第一引脚与第二信号路径耦合以及第二引脚与第一信号路径耦合。
在本文描述的方法500及设备的一些实例可进一步包含用于在存储器系统处接收用于存取所述一组存储器装置中的存储器装置的命令及基于第一存储器装置进入每装置可寻址能力模式来存取第一存储器装置的操作、特征、构件或指令。
在本文描述的方法500及设备的一些实例中,存取第一存储器装置可包含用于配置第一存储器装置的模式寄存器或存取与第一存储器装置相关联的一或多个存储器单元的操作、特征、构件或指令。
在本文描述的方法500及设备的一些实例可进一步包含用于接收用于致使第二存储器装置进入每装置可寻址能力模式的第二命令,基于接收所述命令来确定第二存储器装置的地址由第二命令指示,及通过第二存储器装置进入每装置可寻址能力模式的操作、特征、构件或指令,其中使第二存储器装置进入每装置可寻址能力模式包含执行与每装置可寻址能力模式相关联的一或多个命令。
图6展示说明根据本文揭示的实例的支持用于存储器系统的寻址方案的方法600的流程图。方法600的操作可由如本文描述的存储器系统或其组件来实施。举例来说,方法600的操作可由参考图4描述的存储器系统来执行。在一些实例中,存储器系统可执行一组指令以控制存储器系统的功能元件执行所描述功能。额外地或替代地,存储器系统可使用专用硬件来执行所描述功能的方面。
在605处,存储器系统可接收用于将CA信道的信号路径的第一子集映射到存储器系统的相应存储器装置的引脚的初始化命令。可根据本文描述的方法来执行操作605。在一些实例中,操作605的方面可由如参考图4描述的接收组件来执行。
在610处,存储器装置可基于接收初始化命令来标识指示存储器装置的哪些引脚与信号路径的第一子集的哪些信号路径耦合的映射。可根据本文描述的方法来执行操作610。在一些实例中,操作610的方面可由如参考图4描述的标识组件来执行。
在615处,存储器系统可使用CA信道的信号路径的第二子集来接收用于使存储器系统的存储器装置进入每装置可寻址能力模式的命令。可根据本文描述的方法来执行615的操作。在一些实例中,615的操作的方面可由如参考图4描述的接收组件来执行。
在620处,存储器系统可使用CA信道的信号路径的第一子集来接收用于将进入每装置可寻址能力模式的存储器系统的存储器装置的地址。可根据本文描述的方法来执行操作620。在一些实例中,操作620的方面可由如参考图4描述的接收组件来执行。
在一些实例中,本文描述的设备可执行例如方法600的方法。所述设备可包含用于接收用于将CA信道的信号路径的第一子集映射到存储器系统的相应存储器装置的引脚的初始化命令,基于接收初始化命令通过存储器装置标识指示存储器装置的哪些引脚与信号路径的第一子集的哪些信号路径耦合的映射,使用CA信道的信号路径的第二子集接收用于使存储器系统的存储器装置进入每装置可寻址能力模式的命令,及使用CA信道的信号路径的第一子集接收将进入每装置可寻址能力模式的存储器系统的存储器装置的地址的特征、构件或指令(例如,存储可由处理器执行的指令的非暂时性计算机可读媒体)。
在本文描述的方法600及设备的一些实例可进一步包含用于基于接收初始化命令,在第一时间将存储器装置的引脚的第一子集偏置到第一电压的操作、特征、构件或指令,其中标识映射可基于在第一时间将引脚的第一子集偏置到第一电压。
在本文描述的方法600及设备的一些实例可进一步包含用于基于接收初始化命令,在不同于第一时间的第二时间将不同于引脚的第一子集的第一存储器装置的引脚的第二子集偏置到第一电压的操作、特征、构件或指令,其中标识映射可基于在第一时间将引脚的第一子集偏置到第一电压及在第二时间将引脚的第二子集偏置到第一电压。
在本文描述的方法600及设备的一些实例中,指示存储器装置的哪些引脚与信号路径的第一子集的哪些所述信号路径耦合的映射可基于可偏置到第一电压的引脚的子集中的至少两个引脚的值。
在本文描述的方法600及设备的一些实例中,CA信道的信号路径的第一子集可包含用于基于接收初始化命令,在第一时间将第一对的第一信号路径偏置到第一电压,及基于接收初始化命令,在第一时间将第一对的第二信号路径偏置到第二电压的操作、特征、构件或指令,其中标识映射可基于偏置第一信号路径及第二信号路径。
应注意,上文所描述的方法描述可能的实现方案,且操作及步骤可经重新布置或以其它方式修改,且其它实现方案是可能的。此外,可组合来自方法中的两者或更多者的部分。
描述了一种设备。所述设备可包含:一组存储器装置,所述一组存储器装置中的每一者包含经配置以与CA信道的信号路径耦合的一组引脚;所述CA信道的信号路径的第一子集,其使用每一存储器装置中的引脚的相同配置与所述一组存储器装置耦合,所述信号路径的第一子集经配置以接收用于进入每装置可寻址能力模式的命令;及所述CA信道的信号路径的第二子集,其使用每一存储器装置中的引脚的一或多个不同配置与所述一组存储器装置耦合,所述信号路径的第二子集经配置以接收用于进入所述每装置可寻址能力模式的存储器装置的地址。
在一些实例中,第一存储器装置包含与CA信道的信号路径的第二子集的第一信号路径耦合的第一引脚,且第二存储器装置包含与CA信道的信号路径的第二子集的第二信号路径耦合的第二引脚,其中第一存储器装置的第一引脚可不同于第二存储器装置的第二引脚。在一些实例中,第一引脚及第二引脚可被偏置到第一电压。
在一些实例中,可基于与信号路径的第二子集耦合的一或多个引脚在不参考哪个引脚可与哪个信号路径耦合的情况下被偏置来标识用于进入每装置可寻址能力模式的命令中的第一存储器装置的地址。在一些实例中,第一存储器装置及第二存储器装置可经配置以基于存储器装置的相应地址与用于进入每装置可寻址能力模式的所接收地址之间的匹配来接收用于进入每装置可寻址能力模式的命令。
在一些实例中,其各自包含与CA信道的信号路径的第二子集耦合的引脚的相应子集,其中每一存储器装置包含可与信号路径的第二子集的每一信号路径耦合的引脚的不同组合。在一些实例中,信号路径的第一子集的第一信号路径可与存储器装置的第一位置处的第一引脚耦合,且信号路径的第一子集的第二信号路径可与存储器装置的第二位置处的第二引脚耦合,且第一信号路径可与第二存储器装置的第二位置处的第三引脚耦合,且第二信号路径可与第二存储器装置的第一位置处的第四引脚耦合。
本文中所描述的信息及信号可使用各种不同科技及技术中的任一者来表示。举例来说,可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。一些图式可将信号说明为单个信号;然而,所属领域的一般技术人员将理解,所述信号可表示信号总线,其中所述总线可具有各种位宽度。
术语“电子通信”、“导电接触”、“连接”及“耦合”可指代支持组件之间的信号流动的组件之间的关系。如果组件之间存在可在任何时间支持组件之间的信号流动的任何导电路径,那么可认为组件彼此电子通信(或彼此导电接触、连接或耦合)。在任何给定时间,基于包含经连接组件的装置的操作,彼此电子通信(或彼此导电接触或连接或耦合)的组件之间的导电路径可为开路或闭路。经连接组件之间的导电路径可为组件之间的直接导电路径,或经连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些实例中,经连接组件之间的信号流动可例如使用一或多个中间组件(例如开关或晶体管)来中断一段时间。
术语“耦合”指代从组件之间的开路关系(其中信号当前不能够通过导电路径在组件之间传达)转变为组件之间的闭路关系(其中信号能够通过导电路径在组件之间传达)的状态。当例如控制器的组件将其它组件耦合在一起时,组件引发允许信号通过先前不允许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”指代其中信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路,那么其彼此隔离。举例来说,当定位于两个组件之间的开关打开时,由开关分离的组件彼此隔离。当控制器隔离两个组件时,控制器引起阻止信号使用先前允许信号流动的导电路径来在组件之间流动的改变。
本文中所论述的装置(包含存储器阵列)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些实例中,衬底是半导体晶片。在其它实例中,衬底可为绝缘体上硅(SOI)衬底,例如玻璃上硅(SOG)或蓝宝石上硅(SOP),或另一衬底上的半导体材料的外延层。可通过使用各种化学物种(包含但不限于:磷、硼或砷)的掺杂来控制衬底或衬底子区域的导电性。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法执行。
本文中论述的切换组件或晶体管可表示场效晶体管(FET)且包括包含源极、漏极及栅极的三端子装置。终端可通过导电材料(例如,金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如,退化)半导体区域。源极及漏极可通过轻度掺杂半导体区域或沟道分离。如果沟道是n型(即,多数载子是信号),那么FET可被称为n型FET。如果沟道是p型(即,多数载子是空穴),那么FET可被称为p型FET。沟道可通过绝缘栅极氧化物封盖。可通过将电压施加到栅极而控制沟道导电性。举例来说,将正电压或负电压分别施加到n型FET或p型FET可导致沟道变为导电的。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时,晶体管可为“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时,晶体管可为“关断”或“撤销激活”。
结合附图在本文中阐述的描述对实例配置进行描述且不表示可实施或在权利要求书的范围内的全部实例。本文中使用的术语“实例”意味着“充当实例、例子或说明”且并非“优选”或“比其它实例有利”。详细描述包含特定细节以提供对所描述技术的理解。然而,这些技术可在没有这些具体细节的情况下实践。然而,可在不具有这些具体细节的情况下实践这些技术。在一些例子中,以框图形式展示众所周知结构及装置以免使所描述的实例的概念模糊不清。
在附图中,类似组件或特征可具有相同参考标记。此外,可通过在参考标记之后加上破折号及在类似组件当中进行区分的第二标记而区分相同类型的各种组件。如果在说明书中仅使用第一参考标记,那么描述适用于具有相同第一参考标记的类似组件中的任一者而不考虑第二参考标记。
本文中所描述的信息及信号可使用各种不同科技及技术中的任一者来表示。举例来说,可贯穿上文描述引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。
可使用经设计以执行本文中描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合而实施或执行结合本文的揭示内容描述的各种说明性块及模块。通用处理器可为微处理器,但在替代例中,处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如DSP及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此类配置)。
可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中描述的功能。如果在由处理器执行的软件中实施,那么可将功能作为一或多个指令或码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案是在本发明及所附权利要求书的范围内。举例来说,归因于软件的性质,可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任意者的组合来实施上文描述的功能。实施功能的特征还可在物理上定位在各种位置处,包含经分布使得在不同物理位置处实施功能的部分。此外,如本文中使用,包含权利要求书中,如在项目列表(例如,前面标有例如“中的至少一者”或“中的一或多者”的短语的项目列表)中使用的“或”指示包含性列表使得(例如)A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即,A及B及C)。此外,如本文中使用,短语“基于”不应理解为对一组封闭条件的引用。举例来说,描述为“基于条件A”的实例步骤可基于条件A及条件B两者而不脱离本发明的范围。换句话说,如本文中使用,短语“基于”应以与短语“至少部分基于”的相同方式理解。
提供本文中的描述以使所属领域的技术人员能够制造或使用本发明。所属领域的技术人员将明白对本发明的各种修改,且本文中定义的一般原理可应用到其它变型而不脱离本发明的范围。因此,本发明不限于本文中描述的实例及设计,但符合与本文中揭示的原理及新颖特征一致的最广范围。

Claims (20)

1.一种方法,其包括:
使用多个信号路径,接收用于致使存储器系统的多个存储器装置中的第一存储器装置进入每装置可寻址能力模式的命令,所述命令包括所述第一存储器装置的地址,其中所述第一存储器装置包括以第一配置与所述多个信号路径耦合的第一多个引脚,且第二存储器装置包括以第二配置与所述多个信号路径耦合的第二多个引脚;
至少部分基于接收所述命令来确定所述第一存储器装置的所述地址由所述命令指示;及
至少部分基于确定所述第一存储器装置的所述地址由所述命令指示来通过所述第一存储器装置进入所述每装置可寻址能力模式。
2.根据权利要求1所述的方法,其进一步包括:
标识经偏置到第一电压的所述第一多个引脚的子集,其中确定所述第一存储器装置的所述地址由所述命令指示是至少部分基于所述第一多个引脚经偏置到所述第一电压。
3.根据权利要求2所述的方法,其中在不参考与所述第一多个引脚耦合的所述多个信号路径的情况下标识所述第一多个引脚的子集。
4.根据权利要求3所述的方法,其中确定所述第一存储器装置的所述地址由所述命令指示包括:
将用于指示所述第一存储器装置的所述第一多个引脚的第二子集与在所述命令期间偏置的所述第一多个引脚的所述子集进行比较。
5.根据权利要求1所述的方法,其中:
所述第一配置包括所述第一多个引脚中的第一引脚与所述多个信号路径中的第一信号路径耦合,以及所述第一多个引脚中的第二引脚与所述多个信号路径中的第二信号路径耦合;且
所述第二配置包括所述第一引脚与所述第二信号路径耦合,以及所述第二引脚与所述第一信号路径耦合。
6.根据权利要求1所述的方法,其进一步包括:
在所述存储器系统处接收用于存取所述多个存储器装置中的存储器装置的命令;及
至少部分基于所述第一存储器装置进入所述每装置可寻址能力模式来存取所述第一存储器装置。
7.根据权利要求6所述的方法,其中:
存取所述第一存储器装置包括配置所述第一存储器装置的模式寄存器或存取与所述第一存储器装置相关联的一或多个存储器单元。
8.根据权利要求1所述的方法,其进一步包括:
接收用于致使所述第二存储器装置进入所述每装置可寻址能力模式的第二命令;至少部分基于接收所述命令来确定所述第二存储器装置的所述地址由第二命令指示;及
通过所述第二存储器装置进入所述每装置可寻址能力模式,其中使所述第二存储器装置进入所述每装置可寻址能力模式包括执行与所述每装置可寻址能力模式相关联的一或多个命令。
9.一种存储器系统,其包括:
多个存储器装置,所述多个存储器装置中的每一者包括经配置以与命令/地址CA信道的信号路径耦合的多个引脚;
所述CA信道的信号路径的第一子集,其使用每一存储器装置中的相同引脚配置与所述多个存储器装置耦合,所述信号路径的第一子集经配置以接收用于进入每装置可寻址能力模式的命令;及
所述CA信道的信号路径的第二子集,其使用每一存储器装置中的一或多个不同引脚配置与所述多个存储器装置耦合,所述信号路径的第二子集经配置以接收用于进入所述每装置可寻址能力模式的存储器装置的地址。
10.根据权利要求9所述的系统,其进一步包括:
第一存储器装置,其包括与所述CA信道的信号路径的所述第二子集的第一信号路径耦合的第一引脚;及
第二存储器装置,其包括与所述CA信道的信号路径的所述第二子集的第二信号路径耦合的第二引脚,其中所述第一存储器装置的所述第一引脚不同于所述第二存储器装置的所述第二引脚。
11.根据权利要求10所述的系统,其中所述第一引脚及所述第二引脚经偏置到第一电压。
12.根据权利要求10所述的系统,其中至少部分基于与所述信号路径的第二子集耦合的一或多个引脚在不参考哪个引脚与哪个信号路径耦合的情况下经偏置来标识用于进入所述每装置可寻址能力模式的所述命令中的所述第一存储器装置的地址。
13.根据权利要求12所述的系统,其中所述第一存储器装置及所述第二存储器装置经配置以基于所述存储器装置的相应地址与用于进入所述每装置可寻址能力模式的所述所接收地址之间的匹配来接收用于进入所述每装置可寻址能力模式的所述命令。
14.根据权利要求9所述的系统,其进一步包括:
第二多个存储器装置,其各自包括与所述CA信道的所述信号路径的第二子集耦合的引脚的相应子集,其中每一存储器装置包括与所述信号路径的第二子集的每一信号路径耦合的引脚的不同组合。
15.根据权利要求9所述的系统,其中:
所述信号路径的第一子集的第一信号路径与所述存储器装置的第一位置处的第一引脚耦合,且所述信号路径的第一子集的第二信号路径与所述存储器装置的第二位置处的第二引脚耦合;且
所述第一信号路径与第二存储器装置的所述第二位置的第三引脚耦合,且所述第二信号路径与所述第二存储器装置的所述第一位置处的第四引脚耦合。
16.一种方法,其包括:
接收用于将命令/地址CA信道的信号路径的第一子集映射到存储器系统的相应存储器装置的引脚的初始化命令;
至少部分基于接收所述初始化命令,通过存储器装置标识指示所述存储器装置的哪些引脚与信号路径的所述第一子集的哪些信号路径耦合的映射;
使用所述CA信道的信号路径的第二子集,接收用于使所述存储器系统的所述存储器装置进入每装置可寻址能力模式的命令;及
使用所述CA信道的信号路径的所述第一子集,接收用于使所述存储器系统的所述存储器装置进入所述每装置可寻址能力模式的地址。
17.根据权利要求16所述的方法,其进一步包括:
至少部分基于接收所述初始化命令,在第一时间将所述存储器装置的引脚的第一子集偏置到第一电压,其中标识所述映射是至少部分基于在所述第一时间将所述引脚的第一子集偏置到所述第一电压。
18.根据权利要求17所述的方法,其进一步包括:
至少部分基于接收所述初始化命令在不同于所述第一时间的第二时间将不同于所述引脚的第一子集的所述存储器装置的引脚的第二子集偏置到所述第一电压,其中标识所述映射是至少部分基于在所述第一时间将所述引脚的第一子集偏置到所述第一电压及在所述第二时间将所述引脚的第二子集偏置到所述第一电压。
19.根据权利要求17所述的方法,其中指示所述存储器装置的哪些引脚与所述信号路径的第一子集的哪些所述信号路径耦合的所述映射是至少部分基于偏置到所述第一电压的所述引脚的第一子集中的至少两个引脚的值。
20.根据权利要求16所述的方法,其中所述CA信道的信号路径的所述第一子集包括第一对信号路径,其中所述方法进一步包括:
至少部分基于接收所述初始化命令,在第一时间将所述第一对的第一信号路径偏置到第一电压;及
至少部分基于接收所述初始化命令在所述第一时间将所述第一对的第二信号路径偏置到第二电压,其中标识所述映射是至少部分基于偏置所述第一信号路径及所述第二信号路径。
CN202011457170.4A 2020-01-15 2020-12-11 用于存储器系统的寻址方案 Active CN113129959B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/744,091 US11080219B1 (en) 2020-01-15 2020-01-15 Addressing scheme for a memory system
US16/744,091 2020-01-15

Publications (2)

Publication Number Publication Date
CN113129959A true CN113129959A (zh) 2021-07-16
CN113129959B CN113129959B (zh) 2022-08-16

Family

ID=76762132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011457170.4A Active CN113129959B (zh) 2020-01-15 2020-12-11 用于存储器系统的寻址方案

Country Status (2)

Country Link
US (2) US11080219B1 (zh)
CN (1) CN113129959B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11080219B1 (en) * 2020-01-15 2021-08-03 Micron Technology, Inc. Addressing scheme for a memory system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130021866A1 (en) * 2011-07-20 2013-01-24 Samsung Electronics Co., Ltd. Semiconductor Devices Compatible with Mono-Rank and Multi-Ranks
CN104054133A (zh) * 2012-01-20 2014-09-17 英特尔公司 经由每dram可寻址性模式的多用途寄存器编程
US20170358369A1 (en) * 2016-06-13 2017-12-14 International Business Machines Corporation Reference voltage calibration in memory during runtime
CN109791786A (zh) * 2016-10-31 2019-05-21 英特尔公司 针对存储设备识别和功率管理控制应用片选

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7283418B2 (en) * 2005-07-26 2007-10-16 Micron Technology, Inc. Memory device and method having multiple address, data and command buses
US9519020B2 (en) * 2010-03-31 2016-12-13 SK Hynix Inc. Semiconductor apparatus and chip selecting method thereof
KR102179297B1 (ko) * 2014-07-09 2020-11-18 삼성전자주식회사 모노 패키지 내에서 인터커넥션을 가지는 반도체 장치 및 그에 따른 제조 방법
KR102355573B1 (ko) * 2014-10-29 2022-01-27 삼성전자주식회사 선형 리맵퍼 및 액세스 윈도우를 포함하는 메모리 시스템 및 시스템 온 칩
KR102416929B1 (ko) * 2017-11-28 2022-07-06 에스케이하이닉스 주식회사 메모리 모듈 및 메모리 모듈의 동작 방법
US11048654B2 (en) * 2018-10-24 2021-06-29 Innogrit Technologies Co., Ltd. Systems and methods for providing multiple memory channels with one set of shared address pins on the physical interface
US11080219B1 (en) * 2020-01-15 2021-08-03 Micron Technology, Inc. Addressing scheme for a memory system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130021866A1 (en) * 2011-07-20 2013-01-24 Samsung Electronics Co., Ltd. Semiconductor Devices Compatible with Mono-Rank and Multi-Ranks
CN104054133A (zh) * 2012-01-20 2014-09-17 英特尔公司 经由每dram可寻址性模式的多用途寄存器编程
US20170358369A1 (en) * 2016-06-13 2017-12-14 International Business Machines Corporation Reference voltage calibration in memory during runtime
CN109791786A (zh) * 2016-10-31 2019-05-21 英特尔公司 针对存储设备识别和功率管理控制应用片选

Also Published As

Publication number Publication date
US20220058145A1 (en) 2022-02-24
US11494323B2 (en) 2022-11-08
CN113129959B (zh) 2022-08-16
US20210216479A1 (en) 2021-07-15
US11080219B1 (en) 2021-08-03

Similar Documents

Publication Publication Date Title
US11087829B2 (en) Phase charge sharing
US11183241B2 (en) Source line configuration for a memory device
CN111383672A (zh) 用于将感测组件充电的技术
CN113168290A (zh) 命令阻止管理
US20240126434A1 (en) Speed bins to support memory compatibility
CN113903377B (zh) 用于设置读取操作的参考电压的方法
CN113129959B (zh) 用于存储器系统的寻址方案
CN111383690B (zh) 具有电荷转移装置的存储器装置
CN111383695B (zh) 在读取电路中调谐电压
US20230013927A1 (en) Multi-voltage operation for driving a multi-mode channel
CN114464218A (zh) 用于存储器装置的电源管理
CN113039533A (zh) 灵活总线管理
US11404111B2 (en) Sensing techniques using a charge transfer device
CN111540389A (zh) 用于具有电荷转移装置的存储器装置的写入技术
CN116364139A (zh) 具有共同节点的感测组件
CN115398539A (zh) 低电压铁电存储器单元感测

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant