CN115398539A - 低电压铁电存储器单元感测 - Google Patents

Abstract

描述用于低电压铁电存储器单元感测的方法、系统和装置。作为用于存储器单元的存取操作的部分，可对两个共源共栅结构的栅极加偏压以补偿相关联的阈值电压。对应于存储于所述存储器单元中的电荷的所提取信号可传送通过第一共源共栅结构以将第一电容器充电。类似地，在虚设数字线处形成的参考信号可传送通过第二共源共栅结构以将第二电容器充电。通过将在所述虚设数字线处形成的所述参考信号与从存储器单元提取的所述信号进行比较，可减小存储器单元性能的变化对所述感测窗口的效应。另外，基于对所述共源共栅结构的所述栅极加偏压，在所述感测组件处进行比较的所述信号之间的差与其它感测方案相比可为低。

Description

低电压铁电存储器单元感测

交叉引用

本专利申请案主张维梅尔卡蒂(Vimercati)在2020年1月17日申请的标题为“低电压铁电存储器单元感测(LOW VOLTAGE FERROELECTRIC MEMORY CELL SENSING)”的第16/746,626号美国专利申请案的优先权，所述美国专利申请案转让给本受让人且明确地以全文引用的方式并入本文中。

背景技术

下文大体上涉及一或多个存储器系统，且更具体地说，涉及低电压铁电存储器单元感测。

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可以被编程为两个支持状态中的一个，经常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可以支持超过两个状态，其中的任一状态可存储。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可以是易失性或非易失性的。非易失性存储器，例如FeRAM，可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。FeRAM可能够实现类似于易失性存储器的密度，但可具有非易失性特性，这是因为使用铁电电容器作为存储装置。

附图说明

图1说明根据本文所公开的实例的支持低电压铁电存储器单元感测的系统的实例。

图2说明根据本文所公开的实例的支持低电压铁电存储器单元感测的存储器裸片的实例。

图3说明根据本文所公开的实例的支持低电压铁电存储器单元感测的电路的实例。

图4说明根据本文所公开的实例的支持低电压铁电存储器单元感测的定时图的实例。

图5示出根据本文所公开的实例的支持低电压铁电存储器单元感测的存储器阵列的框图。

图6到8示出说明根据本文所公开的实例的支持低电压铁电存储器单元感测的一或多种方法的流程图。

具体实施方式

存储器装置可使用各种组件将存储器裸片的存取线施加偏压以存取所述存储器裸片的存储器单元。举例来说，作为对存储器裸片执行的不同操作的部分，可将一或多个共源共栅结构加偏压到不同电压电平。共源共栅结构可与存储器裸片的存取线(例如，数字线、字线、板线等)共享电荷或电压以激活存取线并且存取存储于与存取线耦合的存储器单元中的信息。

作为存取操作的部分，可通过第一共源共栅结构提取对应于存储于存储器单元中的电荷的信号(例如，电压)。提取的信号可将电容器(例如，放大电容器(AMPCAP))充电。感测组件(例如，锁存器)可将所提取的信号和参考信号进行比较以确定存储于存储器单元中的逻辑状态(例如，逻辑1或逻辑0)。

在一些实例中，存储器单元的性能可随时间基于一或多个因素(例如，温度、湿气、材料等)而变化，这可影响提取的信号。然而，参考电压可能不会随存储器单元的性能而变化，且因此，参考信号可保持固定。存储器单元的性能变化以及固定参考电压可减小用于确定存储于存储器单元中的逻辑状态的感测窗口。减小的感测窗口因此当执行存取操作(例如，读取操作、写入操作等)时可引入错误。

根据本文中所描述的技术，感测组件处参考信号可基于存储于电容器中的电荷。存储器装置可包含用于对与存储器单元耦合的数字线和与参考信号源耦合的虚设数字线预充电到预充电电压的预充电电压源。作为存取操作的部分，可将两个共源共栅结构的栅极加偏压以补偿相关联的阈值电压。共源共栅结构可在加偏压操作期间与存取线隔离。在加偏压操作之后，可通过第一共源共栅结构传送对应于存储于存储器单元中的电荷的提取的信号以为第一AMPCAP充电。类似地，可通过第二共源共栅结构传送基于虚设数字线的参考信号以为第二AMPCAP充电。也就是说，可基于通过相应共源共栅结构的电荷共享而形成提取的信号和参考信号。通过将虚设数字线处形成的参考信号与从存储器单元提取的信号进行比较，可减小存储器单元性能的变化对感测窗口的效应。另外，基于对共源共栅结构的栅极加偏压，感测组件处进行比较的信号之间的差与其它感测方案可为低。在使用存储器装置时，所述加偏压因此可减少与存取操作相关联的电力消耗且/或改进存储器装置的感测窗口。

一开始在参考图1-2所描述的存储器系统和裸片的上下文中描述本公开的特征。在如参考图3-4所描述的电路和定时图的上下文中描述本公开的特征。本公开的这些和其它特征由涉及如参考图5-8所描述的低电压铁电存储器单元感测的设备图和流程图进一步说明且参考所述设备图和流程图进行描述。

图1说明根据本文所公开的实例的支持低电压铁电存储器单元感测的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置110，但所述一或多个存储器装置110的方面可在单个存储器装置(例如，存储器装置110)的上下文中描述。

系统100可包含如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统的电子装置的部分。举例来说，系统100可说明计算机、笔记本计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、联网装置、车辆控制器等的方面。存储器装置110可以是可用于存储用于系统100的一或多个其它组件的数据的系统的组件。

系统100的至少部分可为主机装置105的实例。主机装置105可以是使用存储器执行过程的装置内的处理器或其它电路系统的实例，例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能手机、蜂窝式电话、可穿戴装置、因特网连接装置、车辆控制器或某一其它固定或便携式电子装置以及其它实例内。在一些实例中，主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称为主机或主机装置105。

存储器装置110可以是可操作以提供可由系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可为可配置的以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可为可操作的以支持以下中的一或多个：用以调制信号的调制方案、用于传送信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种外观尺寸、主机装置105与存储器装置110之间的时钟信令和同步、定时惯例，或其它因素。

存储器装置110可为可操作的以存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型装置(例如，响应和执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多个。

主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或例如一或多个外围组件或一或多个输入/输出控制器的其它组件中的一或多个。主机装置的组件可使用总线135彼此耦合。

处理器125可为可操作的以提供用于系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在此类实例中，处理器125可以是中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或芯片上系统(SoC)的实例，以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或为所述处理器的一部分。

BIOS组件130可以是包含作为固件操作的BIOS的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储于只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多个中的程序或软件。

存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的期望容量或指定容量。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)以及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，一或多个网格、一或多个存储体、一个或多个平铺块、一或多个区段)，其中每一存储器单元可用于存储至少一位数据。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或多裸片封装，或多芯片存储器或多芯片封装。

存储器裸片160可为二维(2D)存储器单元阵列的实例，或可为三维(3D)存储器单元阵列的实例。2D存储器裸片160可包含单个存储器阵列170。3D存储器裸片160可包含两个或更多个存储器阵列170，其可彼此上下堆叠或紧挨着彼此定位(例如相对于衬底)。在一些实例中，3D存储器裸片160中的存储器阵列170可称为叠组、层级、层或裸片。3D存储器裸片160可包含任何数量的堆叠式存储器阵列170(例如，两个高的堆叠式存储器阵列、三个高的堆叠式存储器阵列、四个高的堆叠式存储器阵列、五个高的堆叠式存储器阵列、六个高的堆叠式存储器阵列、七个高的堆叠式存储器阵列、八个高的堆叠式存储器阵列)。在一些3D存储器裸片160中，不同叠组可共享至少一个共同存取线，使得一些叠组可共享字线、数字线和/或板线中的至少一个。

在一些实例中，一或多个存储器裸片160可各自包含感测组件，其用于例如作为基于来自存储器控制器(例如，本地存储器控制器165、装置存储器控制器155、外部存储器控制器120等)的命令的存取操作的部分，提取并确定存储于存储器阵列170的存储器单元中的数据。感测组件可经由共源共栅结构耦合到存取线。作为存取操作的部分，可对共源共栅结构的栅极加偏压以补偿共源共栅结构的阈值电压。接着可激活一或多个存取线，这可启用对一或多个存储器单元的存取。激活一或多个存取线可包含将数字线和虚设数字线预充电。可通过第一共源共栅结构提取对应于存储于存储器单元中的电荷的信号，且可通过第二共源共栅结构传送基于虚设数字线的参考信号。提取的信号和参考信号可各自将相应电容器(例如，AMPCAP)充电，且感测组件可将提取的信号和参考信号进行比较以确定存储于存储器单元中的逻辑状态(例如，逻辑1或逻辑0)。通过将在虚设数字线处形成的参考信号与从存储器单元提取的信号进行比较，可减小存储器单元性能的变化对感测组件处的感测窗口的效应。另外，基于对共源共栅结构的栅极加偏压，感测组件处进行比较的信号之间的差与其它感测方案可为低。所述加偏压因此可减少与存取操作相关联的电力消耗。

装置存储器控制器155可包含可用于控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作的硬件、固件或指令，且可用于接收、发射或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可用于与外部存储器控制器120、所述一或多个存储器裸片160或处理器125中的一或多个通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。

在一些实例中，存储器装置110可从主机装置105接收数据或命令或这两者。例如，存储器装置110可接收指示存储器装置110存储用于主机装置105的数据的写入命令或指示存储器装置110将存储于存储器裸片160中的数据提供到主机装置105的读取命令。

本地存储器控制器165(例如，在存储器裸片160本地)可为可操作的以控制存储器裸片160的操作。在一些实例中，本地存储器控制器165可用于与装置存储器控制器155通信(例如，接收或发射数据或命令或这两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器120可执行本文中所描述的各种功能。由此，本地存储器控制器165可操作以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于发射信号(例如，到外部存储器控制器120)的发射器、用于解码或解调所接收信号的解码器、用于编码或调制待发射信号的编码器，或可操作用于支持所描述的装置存储器控制器155或本地存储器控制器165或这两者的操作的各种其它电路或控制器。

外部存储器控制器120可用于使得能够在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间传送信息、数据或命令中的一或多个。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100的其它组件或主机装置105或本文中所描述的功能可由处理器125实施。例如，外部存储器控制器120可为由处理器125或系统100的其它组件或主机装置105实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中所描述的功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，反之亦可。

主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可为可操作的以支持外部存储器控制器120与存储器装置110之间的通信。每一信道115可为在主机装置105与存储器装置之间运载信息的发射媒体的实例。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或发射媒体(例如，导体)。信号路径可以是可操作以运载信号的导电路径的实例。举例来说，信道115可包含第一端子，其包含在主机装置105处的一或多个引脚或衬垫以及在存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可为可操作的以充当信道的部分。

信道115(和相关联的信号路径和端子)可专用于传送一或多种类型的信息。举例来说，信道115可包含一或多个命令和地址(CA)信道186、一或多个时钟信号(CK)信道188、一或多个数据(DQ)信道190、一或多个其它信道192，或其组合。在一些实例中，可使用单倍数据速率(SDR)信令或双倍数据速率(DDR)信令在信道115上传送信令。在SDR信令中，可针对(例如，在时钟信号的上升或下降沿上的)每个时钟周期登记信号的一个调制符号(例如，信号电平)。在DDR信令中，可针对(例如，在时钟信号的上升沿和下降沿两者上的)每个时钟周期登记信号的两个调制符号(例如，信号电平)。

图2说明根据本文所公开的实例的支持低电压铁电存储器单元感测的存储器裸片200的实例。存储器裸片200可以是参考图1描述的存储器裸片160的实例。在一些实例中，存储器裸片200可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，其可各自可编程以存储不同逻辑状态(例如，经编程到一组两个或更多个可能的状态中的一个)。举例来说，存储器单元205可操作以一次存储一个信息位(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多层存储器单元)可为可操作的以一次存储多于一个信息位(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，如参考图1所描述的存储器阵列170。

存储器单元205可存储表示电容器中的可编程状态的状态(例如，偏振状态或介电电荷)。在FeRAM架构中，存储器单元205可包含电容器240，所述电容器240包含铁电材料以存储表示可编程状态的电荷和/或极化。存储器单元205可包含逻辑存储组件，例如电容器240和开关组件245。电容器240可以是铁电电容器的实例。电容器240的第一节点可与开关组件245耦合，且电容器240的第二节点可与板线220耦合。开关组件245可以是选择性地建立或取消建立两个组件之间的电子通信的晶体管或任何其它类型的开关装置的实例。

存储器裸片200可包含布置成例如网格状图案的图案的存取线(例如，字线210、数字线215和板线220)。存取线可以是与存储器单元205耦合的导线，并且可以用于对存储器单元205执行存取操作。在一些实例中，字线210可以被称为行线。在一些实例中，数字线215可称作列线或位线。对存取线、行线、列线、字线、数字线、位线或板线或其类似物的引用可互换，而不损失理解或操作。存储器单元205可定位在字线210、数字线215和/或板线220的相交点处。

可通过激活或选择例如字线210、数字线215和/或板线220等存取线而对存储器单元205执行例如读取和写入等操作。通过对字线210、数字线215和板线220加偏压(例如，将电压施加到字线210、数字线215或板线220)，可在其相交点处存取单个存储器单元205。激活或选择字线210、数字线215或板线220可包含将电压施加到相应线。

可通过行解码器225、列解码器230和板驱动器235来控制对存储器单元205的存取。举例来说，行解码器225可从本地存储器控制器265接收行地址，且基于所接收的行地址激活字线210。列解码器230从本地存储器控制器265接收列地址，且基于所接收的列地址而激活数字线215。板驱动器235可从本地存储器控制器265接收板地址，且基于所接收的板地址而激活板线220。

选择或解除选择存储器单元205可通过激活或解除激活开关组件245而实现。电容器240可使用开关组件245与数字线215电子连通。举例来说，当开关组件245被解除激活时电容器240可与数字线215隔离，且当开关组件245被激活时电容器240可与数字线215耦合。

字线210可为用以对存储器单元205执行存取操作的存储器单元205电子通信的导电线。在一些架构中，字线210可与存储器单元205的开关组件245的栅极电子通信，且可为可操作的以控制存储器单元的开关组件245。在一些架构中，字线210可以与存储器单元205的电容器的节点电子连通，且存储器单元205可不包含开关组件。

数字线215可为连接存储器单元205与感测组件250的导线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的开关组件245可为可操作的以选择性地耦合和/或隔离存储器单元205的电容器240和数字线215。在一些架构中，存储器单元205可与数字线215电子通信(例如，恒定)。

板线220可为与存储器单元205电子通信的导线，其用于对存储器单元205执行存取操作。板线220可与电容器240的节点(例如，单元底部)电子通信。板线220经配置以与数字线215配合以在存储器单元205的存取操作期间偏置电容器240。

感测组件250可确定存储在存储器单元205的电容器240上的状态(例如，极化状态或电荷)且基于检测到的状态确定存储器单元205的逻辑状态。感测组件250可包含一或多个感测放大器以放大由存储器单元205的信号输出。感测组件250可将跨越数字线215从存储器单元205接收的信号与参考255(例如，参考电压)进行比较。存储器单元205的检测到的逻辑状态可作为感测组件250的输出提供(例如，提供给输入/输出260)，且可向包含存储器裸片200的存储器装置110的另一组件指示检测到的逻辑状态。

本地存储器控制器265可通过各种组件(例如，行解码器225、列解码器230、板驱动器235和感测组件250)控制存储器单元205的操作。本地存储器控制器265可以是参考图1所描述的本地存储器控制器165的实例。在一些实例中，行解码器225、列解码器230和感测组件235以及感测组件250中的一或多个可以与本地存储器控制器265处于相同位置。本地存储器控制器265可为可操作的以从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多个，将命令或数据(或这两者)转译成存储器裸片200可使用的信息，对存储器裸片200执行一或多个操作，且基于执行一或多个操作将数据从存储器裸片200传送到主机装置105。本地存储器控制器265可产生行信号和列地址信号以激活目标字线210、目标数字线215和目标板线220。本地存储器控制器265也可产生和控制在存储器裸片200的操作期间使用的各个电压或电流。一般来说，本文中所论述的所施加电压或电流的幅值、形状或持续时间可变化且对于在操作存储器裸片200时论述的各种操作可以是不同的。

本地存储器控制器265可用于对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等。在一些实例中，存取操作可由本地存储器控制器265响应于各种存取命令(例如，来自主机装置105)而执行或以其它方式协调。本地存储器控制器265可为可操作的以执行此处未列出的其它存取操作或与存储器裸片200的操作有关的不与存取存储器单元205直接相关的其它操作。

本地存储器控制器265可为可操作的以对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可以确定存储在存储器裸片200的存储器单元205上的逻辑状态。本地存储器控制器265可识别将在上面执行读取操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205耦合的目标字线210、目标数字线215和目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215和目标板线220(例如，将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。目标存储器单元205可以响应于施偏压于存取线而将信号传送到感测组件250。感测组件250可放大所述信号。本地存储器控制器265可激活感测组件250(例如，锁存感测组件)并且进而将从存储器单元205接收的信号与参考255进行比较。基于所述比较，感测组件250可确定存储于存储器单元205上的逻辑状态。

在一些实例中，感测组件250可经由共源共栅结构耦合到存取线(例如，字线210、数字线215、板线220等)。作为存取操作的部分，可对共源共栅结构的栅极加偏压以补偿共源共栅结构的阈值电压。接着可例如通过使用预充电电压源将数字线215和与参考信号相关联的虚设数字线(未示出)预充电来激活一或多个存取线。可通过第一共源共栅结构提取对应于存储于存储器单元205中的电荷的信号，且可通过第二共源共栅结构传送基于虚设数字线的参考信号。提取的信号和参考信号可各自将相应电容器(例如，AMPCAP)充电，且感测组件250可将从存储器单元提取的信号与从参考信号源提取的信号进行比较以确定存储于存储器单元205中的逻辑状态(例如，逻辑1或逻辑0)。通过将虚设数字线处形成的参考信号与从存储器单元提取的信号进行比较，可减小存储器单元性能的变化对感测组件处的感测窗口的效应。另外，基于对共源共栅结构的栅极加偏压，在感测组件处进行比较的信号之间的差与其它感测方案可为低。所述加偏压因此可减少与存取操作相关联的电力消耗。

图3说明根据本文所公开的实例的支持低电压铁电存储器单元感测的电路300的实例。在一些实例中，电路300可实施系统100或存储器裸片200的方面。举例来说，电路300可包含存储器单元305、字线310、数字线315、板线320和感测组件350，其可为参考图1和2描述的对应组件的实例。电路300还可包含选择组件325、共源共栅结构330、开关331到336、栅极电容器340、预充电电压源345、参考电压源355、接地电压源360、参考电容器365、加偏压电压源370、AMPCAP 375和虚设数字线316。

在一些存储器系统中，静态参考信号可与从存储器单元提取的信号进行比较。从存储器单元提取的信号可随时间而变化，这可缩小用于存取操作的感测窗口并且将错误引入到数据中。另外或替代地，参考信号的静态性质和从存储器单元提取的信号的动态性质可将定时约束引入到存取操作中。举例来说，如果太早或太迟激活感测组件，那么感测窗口可小于其原本的大小。

存储器装置可被配置成使用与用以从存储器单元305形成信号的那些技术类似的技术形成参考信号。举例来说，电路300可包含电容器375-b、共源共栅结构330-b、虚设数字线316和一或多个开关(例如，开关331-b、332-b、333-b、334-b、335和336-b)，其被配置成基于可为静态的参考信号形成信号。通过使用与用以从存储器单元形成信号的那些技术类似的技术形成与参考信号相关联的信号，从参考信号形成的信号的轨迹(在时间上)可类似于从存储器单元形成的信号并且可减小与存取操作相关联的定时约束。另外或替代地，通过使用与用以从存储器单元形成信号的那些技术类似的技术形成与参考信号相关联的信号，随着存储器装置在使用中磨损(例如，随着存储器装置老化)，从参考信号形成的信号可展现与从存储器单元305形成的信号类似的变化。在一些实例中，虚设数字线316可为不用以代表主机装置存储数据的存储器装置中的数字线的实例。在这类情况下，这类数字线可用于从静态参考信号形成信号。

共源共栅结构(例如，共源共栅结构330-a或共源共栅结构330-b)可为包括两个晶体管的两级放大器的实例。举例来说，共发射极级(例如，第一晶体管)可馈电到共基极级(例如，第二晶体管)中。相较于单级放大器，共源共栅结构可具有较高输入-输出隔离、较高输入阻抗、较高输出阻抗、较高带宽或其组合。

在存取操作之前(例如，在电路300的空闲时段期间)，可激活开关336(例如，与开关336相关联的晶体管可为导电的)，且可激活开关335以使参考电压源355与参考电容器365耦合。在一些实例中，参考电压源355可提供参考电压VSAREF(例如，2.2伏特(V))，且参考电容器365可被称为参考电容器CREF(例如，具有3.8毫微微法拉(fF)的电容)。

在存取操作之前，可激活开关331和332以使加偏压电压源370与共源共栅结构330-a和330-b的栅极电容器340耦合。在一些实例中，每个加偏压电压源370可提供2.8V的电压。在一些实例中，每个栅极电容器340可被称为与相应共源共栅结构330相关联的电压阈值电容器VthCap。基于加偏压电压源370-a与栅极电容器340-a，电荷可存储于栅极电容器340-a中以将共源共栅结构330-a的栅极加偏压到补偿共源共栅结构330-a的阈值电压的电压。基于类似加偏压操作，共源共栅结构330-b的栅极可被加偏压到补偿共源共栅结构330-b的阈值电压的电压。可在加偏压操作期间解除激活开关333和334(例如，与开关333和334相关联的晶体管可不导电)以隔离电路300的组件。

在一些实例中，可基于(例如，来自存储器控制器或主机装置的)命令发起存取操作。可激活开关334以使数字线315(例如，通过选择组件325)和虚设数字线316与预充电电压源345耦合。预充电电压源345可将数字线315(例如，通过将电荷存储于数字线315的寄生电容中)和虚设数字线316预充电到预充电电压(例如，1.5V)。在一些实例中，虚设数字线316可包含电容器DL#cap，其可被称为模拟电容器。

在将数字线315和虚设数字线316预充电之后，可通过解除激活开关331将加偏压电压源370与电路300的其它组件隔离。可激活开关333以发起每个共源共栅结构330的相应阈值电压的采样。也就是说，共源共栅结构330-a的栅极可通过共源共栅结构330-a和开关333-a与数字线315耦合，且共源共栅结构330-b的栅极可通过共源共栅结构330-b和开关333-b与虚设数字线316耦合。基于此耦合，相应共源共栅结构330的栅极上的电压可设置为补偿每个共源共栅结构330上的个别阈值电压的电压电平。在采样之后，可解除激活开关334以使数字线315和虚设数字线316与预充电电压源345隔离。

在使数字线315和虚设数字线316与预充电电压源345隔离之后，可发起电荷共享以提取存储于存储器单元305中的电荷。可解除激活开关332和333以使数字线315和虚设数字线316与共源共栅结构330和栅极电容器340隔离。可激活开关335以使参考电容器365与接地电压源360耦合。在一些实例中，接地电压源可为虚拟接地，或具有零(0)V的电压。可激活字线310以使数字线315与存储器单元305耦合。数字线315和存储器单元305之间的电荷共享可允许与存储于存储器单元305中的逻辑状态相关联的信号传送到数字线315。另外，可在电荷共享期间激活开关331。

在电荷共享之后，可提取与逻辑状态相关联的信号以在感测组件350处进行感测。可解除激活开关331以使电路300的组件与加偏压电压源370隔离。可激活开关333以使数字线315与共源共栅结构330-a耦合并且使虚设数字线316与共源共栅结构330-b耦合。提取的信号可从数字线315传送通过共源共栅结构330-a并且将AMPCAP 375-a充电。类似地，参考信号可从虚设数字线316传送通过共源共栅结构330-b并且将AMPCAP 375-b充电。

在提取信号之后，可解除激活开关336以使AMPCAP 375和感测组件350与电路300的其它组件隔离。感测组件350接着可将提取的信号与参考信号(例如，基于存储于AMPCAP375中的电荷)进行比较以确定存储于存储器单元305中的逻辑状态(例如，逻辑1或逻辑0)。通过将虚设数字线316处形成的参考信号与从存储器单元305提取的信号进行比较，可减小存储器单元性能的变化对感测组件350处的感测窗口的效应。另外，基于对共源共栅结构330的栅极加偏压，感测组件350处进行比较的信号之间的差与其它感测方案可为低。所述加偏压因此可减少与存取操作相关联的电力消耗。

图4说明根据本文所公开的实例的支持低电压铁电存储器单元感测的时序图400的实例。时序图400可说明与存储器单元相关联的感测操作。时序图400示出与参考图3所描述的电路300的组件和节点相关联的各个电压电平(例如，随时间而变的电压信号)以说明执行感测操作。另外，表401说明在时序图400中识别的时间t0到t6处的组件状态。举例来说，表401可说明字线310和开关331到336的相应状态，其可为参考图3所描述的对应装置的实例。图4中使用的时间和电压尺度是出于说明的目的且可能不描绘在一些情况下的特定值。

时间t0可对应于空闲时段，例如存取操作之前或存取操作之间的空闲时段。可激活开关336(其在表401中可表示为“接通”)，且可激活开关335以使参考电压VSAREF(例如，2.2V)与参考电容器耦合。可激活开关331和332以将每个共源共栅结构的栅极加偏压到补偿共源共栅结构的电压阈值的相应偏压电压。可解除激活开关333和334以及字线310(其在表401中可表示为“关断”)以隔离组件。

在一些实例中，可基于(例如，来自存储器控制器或主机装置的)命令发起存取操作。在时间tl，作为存取操作的部分和/或基于接收到命令，可将存取线预充电。可激活开关334以将数字线315(例如，通过选择组件)和虚设数字线316与预充电电压源345耦合。预充电电压源可将数字线(例如，通过将电荷存储于数字线的寄生电容中)和虚设数字线预充电到预充电电压(例如，1.5V)。基于将数字线预充电，数字线信号416可从0V(例如，接地电压、虚拟接地或相对接地)增加到电压Vread。数字线信号416可指数字线315或虚设数字线316上的信号。

在预充电之后，可在时间t2开始对每个共源共栅结构的相应阈值电压进行采样。在一些实例中，时间t2可中时间t1之后的15纳秒(ns)处发生。可解除激活开关331以使加偏压电压源370与共源共栅结构330隔离。感测组件处的信号(例如，第一AMPCAP信号406和第二AMPCAP信号426)可各自处于电压VHSA。可激活开关333以使得第一共源共栅结构330-a的第一栅极可通过第一共源共栅结构与数字线315耦合，且第二共源共栅结构330-b的第二栅极可通过第二共源共栅结构与虚设数字线316耦合。可基于所述耦合使数字线315和虚设数字线316的电压与通过共源共栅结构330的电压达到平衡。随着所述采样在时间t3结束，可解除激活开关334以使数字线315和虚设数字线316与预充电电压源345隔离。在一些实例中，时间t3可在时间t2之后的5ns处发生。

在使数字线和虚设数字线与预充电电压源隔离之后，可在时间t4发起电荷共享以提取存储于存储器单元中的电荷。在一些实例中，时间t4可在时间t3之后的1ns或更小处发生。可解除激活开关332和333以使数字线315和虚设数字线316与共源共栅结构330隔离。可激活开关335以使参考电容器与接地电压源耦合。在一些实例中，接地电压源可为虚拟接地，或具有零(0)V的电压。可激活字线310以使数字线与存储器单元305耦合。激活字线310可包含施加电压以使字线信号411增加到泵送的共集电极电压VCCP。数字线315和存储器单元305之间的电荷共享可允许与存储于存储器单元305中的逻辑状态相关联的信号传送到数字线315。在数字线信号416在时间t4之后的减小中反映存储器单元305和数字线315之间的电荷共享。图400说明t4之后的两个单独数字线信号。数字线信号中的一个(例如，数字线信号416-a)在逻辑‘1’存储于存储器单元305上的情况下出现。数字线信号中的另一个(例如，数字线信号416-b)在逻辑‘0’存储于存储器单元305上的情况下出现。类似地，还说明针对第一AMPCAP信号406的信号拆分。另外，可在电荷共享期间激活开关331。板线电压421可在电荷共享期间保持为低(例如，在0V处或附近)，这可减少与存取操作相关联的电力消耗。

在电荷共享之后，在时间t5，可提取与逻辑状态相关联的信号以在感测组件350处进行感测。在一些实例中，时间t5可在时间t4之后的15ns处发生。可解除激活开关331以将组件与加偏压电压源370隔离。可激活开关333以使数字线315与第一共源共栅结构330-a耦合并且使虚设数字线316与第二共源共栅结构330-b耦合。提取的信号可在数字线315之间传送通过第一共源共栅结构330-a和第一AMPCAP 375-a，这可引起第一AMPCAP信号406减小。图400说明t5之后的两个单独第一AMPCAP信号406。第一AMPCAP信号中的一个(例如，第一AMPCAP信号406-a)在逻辑‘1’存储于存储器单元305上的情况下出现。第一AMPCAP信号中的另一个(例如，第一AMPCAP信号406-b)在逻辑‘0’存储于存储器单元305上的情况下出现。类似地，参考信号可在虚设数字线316之间传送通过第二共源共栅结构330-b和第二AMPCAP375-b，这可引起第二AMPCAP信号426减小。在时间t5和时间t6之间，第一AMPCAP信号406的形成第二AMPCAP信号426的形成轨迹一致。在这类情形下，在这类电路和操作中用于读取数据的感测窗口可更稳健并且较不容易受当激活或启动感测组件350时的定时影响。另外或替代地，通过使用虚设数字线316、共源共栅结构330-b和AMPCAP 375-b以及其它组件，为了基于静态参考信号形成第二AMPCAP信号426，可减小随着存储器装置老化可发生的在来自存储器单元的信号与来自参考信号的信号之间的变化差异。在这类情形下，存储器装置可具有产生一种微分操作的电路，其中改变(归因于存储器装置老化)可以类似方式影响来自存储器单元的信号和来自参考信号的信号两者。

在提取信号之后，在时间t6，可解除激活开关336以使AMPCAP 375和感测组件350与其它组件(例如，共源共栅结构、数字线等)隔离。感测组件350接着可将第一AMPCAP信号406(例如，基于提取的信号)与第二AMPCAP信号426(例如，基于参考信号)进行比较以确定存储于存储器单元305中的逻辑状态(例如，逻辑1或逻辑0)。举例来说，如果第一AMPCAP信号406小于第二AMPCAP信号426，那么感测组件可确定存储器单元存储第一逻辑状态(例如，逻辑0或逻辑1)。另一方面，如果第一AMPCAP信号406大于第二AMPCAP信号426，那么感测组件可确定存储器单元存储不同于第一逻辑状态的第二逻辑状态(例如，逻辑1或逻辑0)。

通过将基于虚设数字线316处形成的参考信号的信号与从存储器单元305提取的信号进行比较，可减小存储器单元305性能的变化对感测组件350处的感测窗口的效应。另外，基于对共源共栅结构的栅极加偏压，第一AMPCAP信号406和第二AMPCAP信号426之间的差相较于其它感测方案中感测组件处的信号可为较低的。所述加偏压因此可减少与存取操作相关联的电力消耗。

图5示出根据本文所公开的实例的支持低电压铁电存储器单元感测的存储器阵列505的框图500。存储器阵列505可为参考图1到4所描述的存储器阵列的方面的实例。存储器阵列505可包含第一共源共栅结构加偏压管理器510、第二共源共栅结构加偏压管理器515、存储器单元信号管理器520、参考信号管理器525、感测管理器530、预充电管理器535、第一共源共栅结构阈值管理器540和第二共源共栅结构阈值管理器545。这些电子模块中的每一个可彼此直接或间接(例如，经由一或多个总线)通信。

作为铁电存储器单元的存取操作的部分，第一共源共栅结构加偏压管理器510可将第一共源共栅结构的第一栅极加偏压到第一电压以补偿第一共源共栅结构的第一阈值电压，所述第一共源共栅结构与关联于铁电存储器单元的数字线耦合。

第二共源共栅结构加偏压管理器515可对第二共源共栅结构的第二栅极加偏压到第二电压以补偿第二共源共栅结构的第二阈值电压，所述第二共源共栅结构与用于在存取操作期间提供参考信号的电压源耦合。

存储器单元信号管理器520可基于将第一共源共栅结构的第一栅极加偏压到第一电压，将与铁电存储器单元相关联的第三电压通过第一共源共栅结构传送到第一电容器。在一些实例中，存储器单元信号管理器520可选择字线以致使铁电存储器单元变得与数字线耦合。在一些实例中，存储器单元信号管理器520可基于选择字线，发起铁电存储器单元和第一电容器之间的电荷共享，其中将第三电压传送到第一电容器是基于电荷共享。

在一些实例中，存储器单元信号管理器520可基于选择字线，使用晶体管将第二共源共栅结构与电压源隔离。在一些实例中，存储器单元信号管理器520可在选择字线之前，使用晶体管使第一共源共栅结构与数字线隔离。在一些实例中，存储器单元信号管理器520可在选择字线之后并且基于发起电荷共享，使用晶体管使第一共源共栅结构与数字线耦合。

参考信号管理器525可基于将第二共源共栅结构的第二栅极加偏压到第二电压，将与参考信号相关联的第四电压通过第二共源共栅结构传送到第二电容器。

感测管理器530可基于传送到第一电容器的第三电压和传送到第二电容器的第四电压来确定铁电存储器单元所存储的逻辑状态。在一些实例中，感测管理器530可使用第一晶体管使第一电容器与第一共源共栅结构隔离。在一些实例中，感测管理器530可使用第二晶体管使第二电容器与第二共源共栅结构隔离。在一些实例中，感测管理器530可在隔离第一电容器和第二电容器之后激活感测组件，所述感测组件被配置成感测铁电存储器单元所存储的逻辑状态。在一些实例中，感测管理器530可使用感测组件比较传送到第一电容器的第三电压和传送到第二电容器的第四电压。在一些情况下，感测组件可包含锁存器。

作为存取操作的部分，预充电管理器535可将数字线和与参考信号相关联的虚设数字线预充电到预充电电压，其中对第一共源共栅结构的第一栅极加偏压和对第二共源共栅结构的第二栅极加偏压是基于将数字线和虚设数字线预充电。在一些实例中，预充电管理器535可激活晶体管集以将预充电电压源与数字线和虚设数字线耦合。在一些实例中，预充电管理器535可在预充电操作的至少一部分期间使用晶体管使第一共源共栅结构的第一栅极与数字线隔离。在一些实例中，预充电管理器535可基于使用晶体管使第一栅极与数字线隔离，使用一或多个晶体管将第一共源共栅结构的第一栅极耦合到第二电压源以对第一栅极加偏压。在一些情况下，虚设数字线可包含模拟电容器。

第一共源共栅结构阈值管理器540可将与第一电压阈值相关联的第一电荷存储于与第一共源共栅结构的第一栅极耦合的第一栅极电容器中，其中补偿第一电压阈值是基于存储第一电荷。

第二共源共栅结构阈值管理器545可将与第二电压阈值相关联的第二电荷存储于与第二共源共栅结构的第二栅极耦合的第二栅极电容器中，其中补偿第二电压阈值是基于存储第二电荷。

图6示出说明根据本文所公开的实例的支持低电压铁电存储器单元感测的一或多种方法600的流程图。方法600的操作可由如本文中所描述的存储器阵列或其组件实施。举例来说，方法600的操作可由参考图5所描述的存储器阵列执行。在一些实例中，存储器阵列可执行指令集以控制存储器阵列的功能元件执行所描述的功能。另外或替代地，存储器阵列可使用专用硬件执行所描述功能的方面。

在605处，作为铁电存储器单元的存取操作的部分，存储器阵列可将第一共源共栅结构的第一栅极加偏压到第一电压以补偿第一共源共栅结构的第一阈值电压，所述第一共源共栅结构与关联于铁电存储器单元的数字线耦合。可根据本文中所描述的方法执行605的操作。在一些实例中，可由参考图5所描述的第一共源共栅结构加偏压管理器执行605的操作的方面。

在610处，存储器阵列可将第二共源共栅结构的第二栅极加偏压到第二电压以补偿第二共源共栅结构的第二阈值电压，所述第二共源共栅结构与用于在存取操作期间提供参考信号的电压源耦合。可根据本文中所描述的方法执行610的操作。在一些实例中，可由参考图5所描述的第二共源共栅结构加偏压管理器执行610的操作的方面。

在615处，存储器阵列可基于将第一共源共栅结构的第一栅极加偏压到第一电压，将与铁电存储器单元相关联的第三电压通过第一共源共栅结构传送到第一电容器。可根据本文中所描述的方法执行615的操作。在一些实例中，可由参考图5所描述的存储器单元信号管理器执行615的操作的方面。

在620处，存储器阵列可基于将第二共源共栅结构的第二栅极加偏压到第二电压，将与参考信号相关联的第四电压通过第二共源共栅结构传送到第二电容器。可根据本文中所描述的方法执行620的操作。在一些实例中，可由参考图5所描述的参考信号管理器执行620的操作的方面。

在625处，存储器阵列可基于传送到第一电容器的第三电压和传送到第二电容器的第四电压来确定铁电存储器单元所存储的逻辑状态。可根据本文中所描述的方法执行625的操作。在一些实例中，可由参考图5所描述的感测管理器执行625的操作的方面。

在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法600。所述设备可包含用于以下操作的特征(例如，控制器、处理器等，其可操作以致使所述设备执行一或多种方法)、装置或指令(例如，非暂时性计算机可读媒体存储的可由处理器执行的指令)：作为铁电存储器单元的存取操作的部分，将第一共源共栅结构的第一栅极加偏压到第一电压以补偿第一共源共栅结构的第一阈值电压，所述第一共源共栅结构与关联于铁电存储器单元的数字线耦合；将第二共源共栅结构的第二栅极加偏压到第二电压以补偿第二共源共栅结构的第二阈值电压，所述第二共源共栅结构与用于在存取操作期间提供参考信号的电压源耦合；基于将第一共源共栅结构的第一栅极加偏压到第一电压，将与铁电存储器单元相关联的第三电压通过第一共源共栅结构传送到第一电容器；基于将第二共源共栅结构的第二栅极加偏压到第二电压，将与参考信号相关联的第四电压通过第二共源共栅结构传送到第二电容器；和基于传送到第一电容器的第三电压和传送到第二电容器的第四电压来确定铁电存储器单元所存储的逻辑状态。

本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：作为所述存取操作的部分，将所述数字线和与所述参考信号相关联的虚设数字线预充电到预充电电压，其中对所述第一共源共栅结构的所述第一栅极加偏压和对所述第二共源共栅结构的所述第二栅极加偏压可基于将所述数字线和所述虚设数字线预充电。在本文所描述的方法600和设备的一些实例中，将所述数字线和所述虚设数字线预充电可另外包含用于以下操作的操作、特征、装置或指令：激活晶体管集以将预充电电压源与所述数字线和所述虚设数字线耦合。

本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：在预充电操作的至少一部分期间使用晶体管使所述第一共源共栅结构的所述第一栅极与所述数字线隔离；和基于使用所述晶体管使所述第一栅极与所述数字线隔离，使用一或多个晶体管将所述第一共源共栅结构的所述第一栅极耦合到第二电压源以对所述第一栅极加偏压。在本文所描述的方法600和设备的一些实例中，所述虚设数字线包含第三电容器。

本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：使用第一晶体管使所述第一电容器与所述第一共源共栅结构隔离；使用第二晶体管使所述第二电容器与所述第二共源共栅结构隔离；和在隔离所述第一电容器和所述第二电容器之后激活感测组件，所述感测组件被配置成感测所述铁电存储器单元所存储的所述逻辑状态，其中确定所述逻辑状态可基于激活所述感测组件。本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：使用所述感测组件比较传送到所述第一电容器的所述第三电压和传送到所述第二电容器的所述第四电压，其中确定所述逻辑状态可基于比较所述第三电压和所述第四电压。在本文所描述的方法600和设备的一些实例中，所述感测组件包含锁存器。

本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：基于将所述第一栅极加偏压到所述第一电压，将与所述第一阈值电压相关联的第一电荷存储于与所述第一共源共栅结构的所述第一栅极耦合的第一栅极电容器中，其中补偿所述第一阈值电压可基于存储所述第一电荷；和基于将所述第二栅极加偏压到所述第二电压，将与所述第二阈值电压相关联的第二电荷存储于与所述第二共源共栅结构的所述第二栅极耦合的第二栅极电容器中，其中补偿所述第二阈值电压可基于存储所述第二电荷。本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：对字线加偏压以使所述铁电存储器单元与所述数字线耦合；和基于对所述字线加偏压，发起所述铁电存储器单元和所述第一电容器之间的电荷共享，其中将所述第三电压传送到所述第一电容器可基于发起所述电荷共享。

本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：基于对所述字线加偏压，使用晶体管将所述第二共源共栅结构与所述电压源隔离，其中发起所述电荷共享可基于隔离所述晶体管。本文所描述的方法600和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：在对所述字线加偏压之前，使用晶体管将所述第一共源共栅结构与所述数字线隔离；和在对所述字线加偏压之后并且基于发起所述电荷共享，使用所述晶体管使所述第一共源共栅结构与所述数字线耦合。

图7示出说明根据本文所公开的实例的支持低电压铁电存储器单元感测的一或多种方法700的流程图。方法700的操作可由如本文中所描述的存储器阵列或其组件实施。举例来说，方法700的操作可由参考图5所描述的存储器阵列执行。在一些实例中，存储器阵列可执行指令集以控制存储器阵列的功能元件执行所描述的功能。另外或替代地，存储器阵列可使用专用硬件执行所描述功能的方面。

在705处，作为存取操作的部分，存储器阵列可将数字线和与参考信号相关联的虚设数字线预充电到预充电电压。可根据本文中所描述的方法执行705的操作。在一些实例中，可由参考图5所描述的预充电管理器执行705的操作的方面。

在710处，作为铁电存储器单元的存取操作的部分，存储器阵列可将第一共源共栅结构的第一栅极加偏压到第一电压以补偿第一共源共栅结构的第一阈值电压，所述第一共源共栅结构与关联于铁电存储器单元的数字线耦合，其中对第一共源共栅结构的第一栅极加偏压是基于将数字线和虚设数字线预充电。可根据本文中所描述的方法执行710的操作。在一些实例中，可由参考图5所描述的第一共源共栅结构加偏压管理器执行710的操作的方面。

在715处，存储器阵列可将第二共源共栅结构的第二栅极加偏压到第二电压以补偿第二共源共栅结构的第二阈值电压，所述第二共源共栅结构与用于在存取操作期间提供参考信号的电压源耦合，其中对第二共源共栅结构的第二栅极加偏压是基于将数字线和虚设数字线预充电。可根据本文中所描述的方法执行715的操作。在一些实例中，可由参考图5所描述的第二共源共栅结构加偏压管理器执行715的操作的方面。

在720处，存储器阵列可基于将第一共源共栅结构的第一栅极加偏压到第一电压，将与铁电存储器单元相关联的第三电压通过第一共源共栅结构传送到第一电容器。可根据本文中所描述的方法执行720的操作。在一些实例中，可由参考图5所描述的存储器单元信号管理器执行720的操作的方面。

在725处，存储器阵列可基于将第二共源共栅结构的第二栅极加偏压到第二电压，将与参考信号相关联的第四电压通过第二共源共栅结构传送到第二电容器。可根据本文中所描述的方法执行725的操作。在一些实例中，可由参考图5所描述的参考信号管理器执行725的操作的方面。

在730处，存储器阵列可基于传送到第一电容器的第三电压和传送到第二电容器的第四电压来确定铁电存储器单元所存储的逻辑状态。可根据本文中所描述的方法执行730的操作。在一些实例中，可由参考图5所描述的感测管理器执行730的操作的方面。

图8示出说明根据本文所公开的实例的支持低电压铁电存储器单元感测的一或多种方法800的流程图。方法800的操作可由如本文中所描述的存储器阵列或其组件实施。举例来说，方法800的操作可由如参考图5所描述的存储器阵列执行。在一些实例中，存储器阵列可执行指令集以控制存储器阵列的功能元件执行所描述的功能。另外或替代地，存储器阵列可使用专用硬件执行所描述功能的方面。

在805处，作为铁电存储器单元的存取操作的部分，存储器阵列可将第一共源共栅结构的第一栅极加偏压到第一电压以补偿第一共源共栅结构的第一阈值电压，所述第一共源共栅结构与关联于铁电存储器单元的数字线耦合。可根据本文中所描述的方法执行805的操作。在一些实例中，可由参考图5所描述的第一共源共栅结构加偏压管理器执行805的操作的方面。

在810处，存储器阵列可将第二共源共栅结构的第二栅极加偏压到第二电压以补偿第二共源共栅结构的第二阈值电压，所述第二共源共栅结构与用于在存取操作期间提供参考信号的电压源耦合。可根据本文中所描述的方法来执行810的操作。在一些实例中，可由参考图5所描述的第二共源共栅结构加偏压管理器执行810的操作的方面。

在815处，存储器阵列可基于将第一共源共栅结构的第一栅极加偏压到第一电压，将与铁电存储器单元相关联的第三电压通过第一共源共栅结构传送到第一电容器。可根据本文中所描述的方法执行815的操作。在一些实例中，可由参考图5所描述的存储器单元信号管理器执行815的操作的方面。

在820处，存储器阵列可基于将第二共源共栅结构的第二栅极加偏压到第二电压，将与参考信号相关联的第四电压通过第二共源共栅结构传送到第二电容器。可根据本文中所描述的方法执行820的操作。在一些实例中，可由参考图5所描述的参考信号管理器执行820的操作的方面。

在825处，存储器阵列可使用第一晶体管使第一电容器与第一共源共栅结构隔离。可根据本文中所描述的方法执行825的操作。在一些实例中，可由参考图5所描述的感测管理器执行825的操作的方面。

在830处，存储器阵列可使用第二晶体管使第二电容器与第二共源共栅结构隔离。可根据本文中所描述的方法执行830的操作。在一些实例中，可由参考图5所描述的感测管理器执行830的操作的方面。

在835处，存储器阵列可在隔离第一电容器和第二电容器之后激活感测组件，所述感测组件被配置成感测铁电存储器单元所存储的逻辑状态。可根据本文中所描述的方法执行835的操作。在一些实例中，可由参考图5所描述的感测管理器执行835的操作的方面。

在840处，存储器阵列可基于传送到第一电容器的第三电压和传送到第二电容器的第四电压来确定铁电存储器单元所存储的逻辑状态。可根据本文中所描述的方法执行840的操作。在一些实例中，可由参考图5所描述的感测管理器执行840的操作的方面。

应注意，本文中所描述的方法是可能的实施方案，且操作和步骤可以重新排列或以其它方式加以修改，且其它实施方案是可能的。此外，可以组合来自方法中的两种或更多种的部分。

描述一种设备。所述设备可包含一种设备，其包括：铁电存储器单元；第一共源共栅结构，其可选择性地与所述铁电存储器单元耦合；第一电容器，其与所述第一共源共栅结构耦合并且可操作以通过所述第一共源共栅结构从所述铁电存储器单元接收第一电压；电压源，其可操作以提供参考信号；第二共源共栅结构，其可选择性地与所述电压源耦合；第二电容器，其与所述第二共源共栅结构耦合并且可操作以通过所述第二共源共栅结构从所述电压源接收第二电压；和感测组件，其与所述第一电容器和所述第二电容器耦合并且可操作以基于所述第一电容器接收到的所述第一电压和所述第二电容器接收到的所述第二电压来确定所述铁电存储器单元所存储的逻辑状态。

所述设备的一些实例可包含数字线，其可选择性地与所述铁电存储器单元和所述第一共源共栅结构耦合。所述设备的一些实例可包含预充电电压源，其可操作以将所述数字线和与所述参考信号相关联的虚设数字线预充电到预充电电压；和晶体管集，其可操作以将所述预充电电压源与所述数字线和所述虚设数字线耦合。

所述设备的一些实例可包含晶体管，其在预充电操作的至少一部分期间使所述第一共源共栅结构的第一栅极与所述数字线隔离；和一或多个晶体管，其可操作以基于使用所述晶体管使所述第一栅极与所述数字线隔离，将所述第一共源共栅结构的所述第一栅极耦合到第二电压源以对第一栅极加偏压。在一些实例中，所述虚设数字线包含第三电容器。

所述设备的一些实例可包含第一晶体管，其可操作以使所述第一电容器与所述第一共源共栅结构隔离；和第二晶体管，其可操作以使第二电容器与第二共源共栅结构隔离，其中感测组件可为可操作的以在隔离第一电容器第二电容器之后感测所述铁电存储器单元所存储的所述逻辑状态。所述设备的一些实例可包含晶体管，其可操作以使所述第二共源共栅结构与所述电压源隔离。

在一些实例中，可在所述第一电压可传送通过所述第一共源共栅结构之前补偿所述第一共源共栅结构的第一阈值电压，且可在所述第二电压可传送通过所述第二共源共栅结构之前补偿所述第二共源共栅结构的第二阈值电压。所述设备的一些实例可包含第一栅极电容器，其与所述第一共源共栅结构的第一栅极耦合并且可操作以存储与所述第一阈值电压相关联的第三电压，其中补偿所述第一阈值电压可基于存储所述第三电压；和第二栅极电容器，其与所述第二共源共栅结构的第二栅极耦合并且可操作以存储与所述第二阈值电压相关联的第四电压，其中补偿所述第二阈值电压可基于存储所述第四电压。

描述一种设备。所述设备可包含铁电存储器单元阵列；和控制器，其与所述存储器单元阵列耦合并且可操作以使所述设备进行以下操作：将第二共源共栅结构的第二栅极加偏压到第二电压以补偿所述第二共源共栅结构的第二阈值电压，所述第二共源共栅结构与用于在所述存取操作期间提供参考信号的电压源耦合；基于将所述第一共源共栅结构的所述第一栅极加偏压到所述第一电压，将与所述铁电存储器单元相关联的第三电压通过所述第一共源共栅结构传送到第一电容器；基于将所述第二共源共栅结构的所述第二栅极加偏压到所述第二电压，将与所述参考信号相关联的第四电压通过所述第二共源共栅结构传送到第二电容器；和基于传送到所述第一电容器的所述第三电压和传送到所述第二电容器的所述第四电压来确定所述铁电存储器单元所存储的逻辑状态。

一些实例可另外包含作为所述存取操作的部分，将所述数字线和与所述参考信号相关联的虚设数字线预充电到预充电电压，其中对所述第一共源共栅结构的所述第一栅极加偏压和对所述第二共源共栅结构的所述第二栅极加偏压可基于将所述数字线和所述虚设数字线预充电。一些实例可另外包含激活晶体管集以将预充电电压源与所述数字线和所述虚设数字线耦合。

一些实例可另外包含使用第一晶体管使所述第一电容器与所述第一共源共栅结构隔离；使用第二晶体管使所述第二电容器与所述第二共源共栅结构隔离；和在隔离所述第一电容器和所述第二电容器之后激活感测组件，所述感测组件被配置成感测所述铁电存储器单元所存储的所述逻辑状态，其中确定所述逻辑状态可基于激活所述感测组件。

可使用多种不同技术和技艺中的任一种来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信令说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号的总线，其中总线可具有各种位宽度。

术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前不能通过导电路径在组件之间传达，在闭路关系中，信号可通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。

术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器将两个组件彼此隔离时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。

本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底是半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。

本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)，并且包括包含源极、漏极和栅极的三端装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的且可包括经重掺杂(例如，简并)半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道是n型的(即，大部分载流子为电子)，那么FET可被称为n型FET。如果沟道是p型(即，多数载流子是空穴)，则FET可被称为p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。

本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含具体细节，以提供对所描述技术的理解。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式示出熟知结构和装置，以免混淆所描述实例的概念。

在附图中，类似组件或特征可以具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一个，与第二参考标记无关。

可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。

结合本文中本公开所描述的各种说明性块和模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或经设计以执行本文所描述的功能的其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它这类配置)。

本文中所描述的功能可在硬件、由处理器执行的软件、固件或其任何组合中实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以发射。其它实例和实施在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“……中的至少一个”或“……中的一或多个”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。

提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。

Claims (25)

1.一种方法，其包括：

作为铁电存储器单元的存取操作的部分，将第一共源共栅结构的第一栅极加偏压到第一电压以补偿所述第一共源共栅结构的第一阈值电压，所述第一共源共栅结构与关联于所述铁电存储器单元的数字线耦合；

将第二共源共栅结构的第二栅极加偏压到第二电压以补偿所述第二共源共栅结构的第二阈值电压，所述第二共源共栅结构与用于在所述存取操作期间提供参考信号的电压源耦合；

至少部分地基于将所述第一共源共栅结构的所述第一栅极加偏压到所述第一电压，将与所述铁电存储器单元相关联的第三电压通过所述第一共源共栅结构传送到第一电容器；

至少部分地基于将所述第二共源共栅结构的所述第二栅极加偏压到所述第二电压，将与所述参考信号相关联的第四电压通过所述第二共源共栅结构传送到第二电容器；和

至少部分地基于传送到所述第一电容器的所述第三电压和传送到所述第二电容器的所述第四电压来确定所述铁电存储器单元所存储的逻辑状态。

2.根据权利要求1所述的方法，其另外包括：

作为所述存取操作的部分，将所述数字线和与所述参考信号相关联的虚设数字线预充电到预充电电压，其中对所述第一共源共栅结构的所述第一栅极加偏压和对所述第二共源共栅结构的所述第二栅极加偏压至少部分地基于将所述数字线和所述虚设数字线预充电。

3.根据权利要求2所述的方法，其中将所述数字线和所述虚设数字线预充电另外包括：

激活晶体管集以将预充电电压源与所述数字线和所述虚设数字线耦合。

4.根据权利要求2所述的方法，其另外包括：

在预充电操作的至少一部分期间使用晶体管使所述第一共源共栅结构的所述第一栅极与所述数字线隔离；和

至少部分地基于使用所述晶体管使所述第一栅极与所述数字线隔离，使用一或多个晶体管将所述第一共源共栅结构的所述第一栅极耦合到第二电压源以对所述第一栅极加偏压。

5.根据权利要求2所述的方法，其中所述虚设数字线包括第三电容器。

6.根据权利要求1所述的方法，其另外包括：

使用第一晶体管使所述第一电容器与所述第一共源共栅结构隔离；

使用第二晶体管使所述第二电容器与所述第二共源共栅结构隔离；和

在隔离所述第一电容器和所述第二电容器之后激活感测组件，所述感测组件被配置成感测所述铁电存储器单元所存储的所述逻辑状态，其中确定所述逻辑状态至少部分地基于激活所述感测组件。

7.根据权利要求6所述的方法，其另外包括：

使用所述感测组件比较传送到所述第一电容器的所述第三电压和传送到所述第二电容器的所述第四电压，其中确定所述逻辑状态至少部分地基于比较所述第三电压和所述第四电压。

8.根据权利要求6所述的方法，其中所述感测组件包括锁存器。

9.根据权利要求1所述的方法，其另外包括：

至少部分地基于将所述第一栅极加偏压到所述第一电压，将与所述第一阈值电压相关联的第一电荷存储于与所述第一共源共栅结构的所述第一栅极耦合的第一栅极电容器中，其中补偿所述第一阈值电压至少部分地基于存储所述第一电荷；和

至少部分地基于将所述第二栅极加偏压到所述第二电压，将与所述第二阈值电压相关联的第二电荷存储于与所述第二共源共栅结构的所述第二栅极耦合的第二栅极电容器中，其中补偿所述第二阈值电压至少部分地基于存储所述第二电荷。

10.根据权利要求1所述的方法，其另外包括：

对字线加偏压以使所述铁电存储器单元与所述数字线耦合；和

至少部分地基于对所述字线加偏压，发起所述铁电存储器单元和所述第一电容器之间的电荷共享，其中将所述第三电压传送到所述第一电容器至少部分地基于发起所述电荷共享。

11.根据权利要求10所述的方法，其另外包括：

至少部分地基于对所述字线加偏压，使用晶体管将所述第二共源共栅结构与所述电压源隔离，其中发起所述电荷共享至少部分地基于隔离所述晶体管。

12.根据权利要求10所述的方法，其另外包括：

在对所述字线加偏压之前，使用晶体管将所述第一共源共栅结构与所述数字线隔离；和

在对所述字线加偏压之后并且至少部分地基于发起所述电荷共享，使用所述晶体管使所述第一共源共栅结构与所述数字线耦合。

13.一种设备，其包括：

铁电存储器单元；

第一共源共栅结构，其可选择性地与所述铁电存储器单元耦合；

第一电容器，其与所述第一共源共栅结构耦合并且可操作以通过所述第一共源共栅结构从所述铁电存储器单元接收第一电压；

电压源，其可操作以提供参考信号；

第二共源共栅结构，其可选择性地与所述电压源耦合；

第二电容器，其与所述第二共源共栅结构耦合并且可操作以通过所述第二共源共栅结构从所述电压源接收第二电压；和

感测组件，其与所述第一电容器和所述第二电容器耦合并且可操作以至少部分地基于所述第一电容器接收到的所述第一电压和所述第二电容器接收到的所述第二电压来确定所述铁电存储器单元所存储的逻辑状态。

14.根据权利要求13所述的设备，其另外包括：

数字线，其可选择性地与所述铁电存储器单元和所述第一共源共栅结构耦合。

15.根据权利要求14所述的设备，其另外包括：

预充电电压源，其可操作以将所述数字线和与所述参考信号相关联的虚设数字线预充电到预充电电压；和

晶体管集，其可操作以将所述预充电电压源与所述数字线和所述虚设数字线耦合。

16.根据权利要求15所述的设备，其另外包括：

晶体管，其在预充电操作的至少一部分期间使所述第一共源共栅结构的第一栅极与所述数字线隔离；和

一或多个晶体管，其可操作以至少部分地基于使用所述晶体管使所述第一栅极与所述数字线隔离，将所述第一共源共栅结构的所述第一栅极耦合到第二电压源以对第一栅极加偏压。

17.根据权利要求15所述的设备，其中所述虚设数字线包括第三电容器。

18.根据权利要求13所述的设备，其另外包括：

第一晶体管，其可操作以使所述第一电容器与所述第一共源共栅结构隔离；和

第二晶体管，其可操作以使第二电容器与第二共源共栅结构隔离，其中所述感测组件可操作以在隔离所述第一电容器和所述第二电容器之后感测所述铁电存储器单元所存储的所述逻辑状态。

19.根据权利要求13所述的设备，其另外包括：

晶体管，其可操作以使所述第二共源共栅结构与所述电压源隔离。

20.根据权利要求13所述的设备，其中：

在所述第一电压传送通过所述第一共源共栅结构之前补偿所述第一共源共栅结构的第一阈值电压；且

在所述第二电压传送通过所述第二共源共栅结构之前补偿所述第二共源共栅结构的第二阈值电压。

21.根据权利要求20所述的设备，其另外包括：

第一栅极电容器，其与所述第一共源共栅结构的第一栅极耦合并且可操作以存储与所述第一阈值电压相关联的第三电压，其中补偿所述第一阈值电压至少部分地基于存储所述第三电压；和

第二栅极电容器，其与所述第二共源共栅结构的第二栅极耦合并且可操作以存储与所述第二阈值电压相关联的第四电压，其中补偿所述第二阈值电压至少部分地基于存储所述第四电压。

22.一种设备，其包括：

铁电存储器单元阵列；和

控制器，其与所述存储器单元阵列耦合并且可操作以使所述设备进行以下操作：

作为所述阵列中的铁电存储器单元的存取操作的部分，将第一共源共栅结构的第一栅极加偏压到第一电压以补偿第一共源共栅结构的第一阈值电压，所述第一共源共栅结构与关联于所述铁电存储器单元的数字线耦合；

将第二共源共栅结构的第二栅极加偏压到第二电压以补偿所述第二共源共栅结构的第二阈值电压，所述第二共源共栅结构与用于在所述存取操作期间提供参考信号的电压源耦合；

至少部分地基于将所述第一共源共栅结构的所述第一栅极加偏压到所述第一电压，将与所述铁电存储器单元相关联的第三电压通过所述第一共源共栅结构传送到第一电容器；

至少部分地基于将所述第二共源共栅结构的所述第二栅极加偏压到所述第二电压，将与所述参考信号相关联的第四电压通过所述第二共源共栅结构传送到第二电容器；和

至少部分地基于传送到所述第一电容器的所述第三电压和传送到所述第二电容器的所述第四电压来确定所述铁电存储器单元所存储的逻辑状态。

23.根据权利要求22所述的设备，其中所述控制器另外可操作以致使所述设备进行以下操作：

作为所述存取操作的部分，将所述数字线和与所述参考信号相关联的虚设数字线预充电到预充电电压，其中对所述第一共源共栅结构的所述第一栅极加偏压和对所述第二共源共栅结构的所述第二栅极加偏压至少部分地基于将所述数字线和所述虚设数字线预充电。

24.根据权利要求23所述的设备，其中所述控制器另外可操作以致使所述设备进行以下操作：

激活晶体管集以将预充电电压源与所述数字线和所述虚设数字线耦合。

25.根据权利要求22所述的设备，其中所述控制器另外可操作以致使所述设备进行以下操作：

使用第一晶体管使所述第一电容器与所述第一共源共栅结构隔离；

使用第二晶体管使所述第二电容器与所述第二共源共栅结构隔离；和

在隔离所述第一电容器和所述第二电容器之后激活感测组件，所述感测组件被配置成感测所述铁电存储器单元所存储的所述逻辑状态，其中确定所述逻辑状态至少部分地基于激活所述感测组件。

Images