CN113129952A - 非易失性存储器及其控制方法 - Google Patents

Abstract

本申请涉及非易失性存储器和非易失性存储器的控制方法。该非易失性存储器包括：多个存储面；读取电压生成器，配置为生成读取操作电压，以及擦写电压生成器，配置为生成写入/擦除操作电压；开关模块；以及控制器，控制器通过开关模块与多个存储面中的每个连接，其中，控制器配置为控制开关模块，以将多个存储面中的至少一个存储面与读取电压生成器连接，并将多个存储面中的至少另一个存储面与擦写电压生成器连接。

Description

非易失性存储器及其控制方法

技术领域

本申请涉及非易失性存储器及其控制方法。更具体地，本申请涉及一种能够针对多个存储面中的不同的存储面同时实现读取和写入/擦除操作的非易失性存储器及其控制方法。

背景技术

3D NAND存储器是一种可以写入、读取和擦除数据的存储器。如本领域中已知的，3D NAND存储器可以包括多个存储面(plane)，每个存储面包括多个存储块(block)，每个存储块包括多个存储页(page)，存储页是读取和写入的最小单位，而存储块是擦除的最小单位。

虽然3D NAND存储器具有多个存储面，但是由于多个存储面连接到一条用于提供读取电压、写入/擦除电压的电压总线，因此当一个存储面执行写入/擦除操作时，另一存储面需要停止读取操作。也就是说，两个不同的存储面无法同时执行不同的操作。如何使不同的存储面可以同时执行不同的操作(例如，一个存储面执行读取操作，同时另一存储面执行写入/擦除操作)以提高整体操作效率是本领域需要解决的问题。

应当理解，该背景技术部分旨在部分地为理解该技术提供有用的背景。然而，该背景技术部分也可以包括在本文中所公开的主题的相应有效申请日之前不属于相关领域的技术人员已知或理解的内容的一部分的观点、构思或认识。

发明内容

本申请的实施方式旨在提供一种非易失性存储器，所述非易失性存储器具有提高的整体操作效率。

此外，本申请的实施方式旨在还提供一种非易失性存储器的控制方法，通过该方法可以提高非易失性存储器的整体操作效率。

根据本公开的一个方面，一种非易失性存储器可以包括：多个存储面；读取电压生成器，配置为生成读取操作电压，以及擦写电压生成器，配置为生成写入/擦除操作电压；开关模块；以及控制器，控制器通过开关模块与多个存储面中的每个连接，其中，控制器配置为控制开关模块，以将多个存储面中的至少一个存储面与读取电压生成器连接，并将多个存储面中的至少另一个存储面与擦写电压生成器连接。

在实施方式中，多个存储面中的每个包括多个存储器单元，多个存储器单元中的每个连接有字线，以及其中，控制器配置为控制开关模块，以将至少一个存储面中的被读取的存储器单元的字线连接到读取电压生成器，以及将至少另一个存储面中的被写入/擦除的存储器单元的字线连接到擦写电压生成器。

在实施方式中，非易失性存储器还可以包括：读取通用偏置电压生成器，配置为生成读取通用偏置电压，其中，控制器配置为控制开关模块，以将至少一个存储面中的不被读取的存储器单元的字线连接到读取通用偏置电压生成器。

在实施方式中，读取通用偏置电压生成器可以设置成多个，多个读取通用偏置电压生成器与多个存储面一一对应，以分别为各自对应的存储面生成读取通用偏置电压。

在实施方式中，读取通用偏置电压生成器可以设置成单个，单个读取通用偏置电压生成器生成用于多个存储面的读取通用偏置电压。

在实施方式中，非易失性存储器还可以包括：写入通用偏置电压生成器，配置为生成写入通用偏置电压，其中，控制器配置为控制开关模块，以将至少另一个存储面中的不被写入的存储器单元的字线连接到写入通用偏置电压生成器。

在实施方式中，写入通用偏置电压生成器可以设置成多个，多个写入通用偏置电压生成器与多个存储面一一对应，以分别为各自对应的存储面生成写入通用偏置电压。

在实施方式中，写入通用偏置电压生成器可以设置成单个，单个写入通用偏置电压生成器生成用于多个存储面的写入通用偏置电压。

在实施方式中，非易失性存储器还可以包括：通用偏置电压生成器，配置为生成通用偏置电压，其中，控制器配置为控制开关模块，以将至少一个存储面中的不被读取的存储器单元的字线连接到通用偏置电压生成器，以及将至少另一个存储面中的不被写入的存储器单元的字线连接到通用偏置电压生成器。

在实施方式中，读取电压生成器可以设置成多个，多个读取电压生成器分别与多个存储面对应，并分别提供多个存储面中的相应存储面的读取操作所需的读取操作电压。

根据本公开的另一方面，一种非易失性存储器可以包括：多个存储面；操作电压生成器，配置为生成操作电压；通用偏置电压生成器，配置为生成通用偏置电压；开关模块；以及控制器，控制器通过开关模块与多个存储面中的每个连接，其中，控制器配置为控制开关模块，以将多个存储面中的至少一个存储面与操作电压生成器和通用偏置电压生成器中的至少一个连接。

在实施方式中，通用偏置电压生成器可以包括读取偏置电压生成器和写入偏置电压生成器。

在实施方式中，读取偏置电压生成器可以设置成多个，多个读取偏置电压生成器与多个存储面一一对应，以分别为各自对应的存储面生成读取通用偏置电压。

在实施方式中，读取偏置电压生成器可以设置成单个，单个读取偏置电压生成器生成用于多个存储面的读取通用偏置电压。

在实施方式中，写入偏置电压生成器可以设置成多个，多个写入偏置电压生成器与多个存储面一一对应，以分别为各自对应的存储面生成写入通用偏置电压。

在实施方式中，写入偏置电压生成器可以设置成单个，单个写入偏置电压生成器生成用于多个存储面的写入通用偏置电压。

根据本公开的另一方面，一种非易失性存储器的控制方法，其中，非易失性存储器包括多个存储面、读取电压生成器、擦写电压生成器和开关模块，该方法包括：向多个存储面中的至少一个存储面发送读取操作指令，并且向多个存储面中的至少另一存储面发送写入/擦除操作指令；以及响应于读取操作指令和写入/擦除操作指令，通过开关模块将至少一个存储面连接到读取电压生成器以执行对至少一个存储面的读取操作，并且通过开关模块将至少另一个存储面连接到擦写电压生成器以执行对至少另一个存储面的写入/擦除操作。

在实施方式中，多个存储面中的每个可以包括多个存储器单元，多个存储器单元中的每个连接有字线。通过开关模块将至少一个存储面连接到读取电压生成器的步骤可以包括：通过开关模块将至少一个存储面中的被读取的存储器单元的字线连接到读取电压生成器。通过开关模块将至少另一个存储面连接到擦写电压生成器的步骤可以包括：通过开关模块将至少另一个存储面中的被写入/擦除的存储器单元的字线连接到擦写电压生成器。

在实施方式中，执行对至少一个存储面的读取操作的步骤还可以包括：通过开关模块将至少一个存储面中的不被读取的存储器单元的字线连接到读取通用偏置电压生成器，以向不被读取的存储器单元施加读取通用偏置电压。

在实施方式中，执行对至少另一个存储面的写入操作的步骤还可以包括：通过开关模块将至少另一个存储面中的不被写入的存储器单元的字线连接到写入通用偏置电压生成器，以向不被写入的存储器单元施加写入通用偏置电压。

根据本公开的另一方面，一种存储器系统，包括：存储控制器以及一个或多个上述非易失性存储器，其中，存储控制器与非易失性存储器耦接并至少用于控制非易失性存储器进行读取操作、写入操作或擦除操作。

附图说明

通过参考附图详细描述本发明的示例性实施方式，本申请的以上和其他优点和特征将变得更加明显。

图1是示出根据本公开的实施方式的包括存储面的数据处理系统的系统框图。

图2是示出图1的存储面中所包括的一个存储块的电路图。

图3示出了根据本公开的一个实施方式的3D NAND存储器的示意性结构图。

图4和图5分别示出了3D NAND存储器的读取操作和写入操作的示意性电路图。

图6和图7分别示出了3D NAND存储器的不同存储面执行不同的操作的示意性时序图。

图8示出了根据本公开的另一实施方式的3D NAND存储器的示意性结构图。

图9示出了根据本公开的又一实施方式的3D NAND存储器的示意性结构图。

图10示出了根据本公开的再一实施方式的3D NAND存储器的示意性结构图。

图11示出了根据本公开的再一实施方式的包括八个存储面的3DNAND存储器的示意性结构图。

图12示出了根据本公开的实施方式的3D NAND存储器的控制方法的流程图。

具体实施方式

现在将在下文中参考附图更全面地描述本发明的示例性实施方式，在附图中示出了本发明的优选实施方式。然而，本发明可以以不同的形式来实施，并且不应被解释为限于本文中阐述的示例性实施方式。相反，提供这些实施方式使得本发明将是透彻的和完整的，并将向本领域技术人员充分传达本发明的范围。

还应当理解，应该理解，当元件或层被称为“在”另一元件或层“上”、“连接到”或者“联接到”另一元件或层时，其可以直接在另一元件或上或者直接连接到另一元件或层，或者在它们之间可以存在元件或层。而当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在介于中间的元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。

在整个说明书中，相同的附图标记表示相同的组件。在附图中，为了清楚起见，夸大了层和区域的厚度。

虽然术语“第一”、“第二”等可以在本文中用来描述各种元件，但是这些元件不应该被这些术语限制。这些术语可用于将一个元件与另一元件区分开。因此，在不脱离一个或多个实施方式的教导的情况下，下面讨论的第一元件可以被称为第二元件。将元件描述为“第一”元件可以不需要或暗示第二元件或其他元件的存在。术语“第一”、“第二”等也可在本文中用于区分不同类或组的元件。为了简明起见，术语“第一”、“第二”等可以分别表示“第一类(或第一组)”、“第二类(或第二组)”等。

本文中所使用的术语仅用于描述特定实施方式的目的，并且不旨在进行限制。如本文中所使用的，术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。还应理解的是，当在本说明书中使用时，术语“包括”指定所阐述的特征、区域、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、区域、整体、步骤、操作、元件、组件和/或其群组的存在或添加。

此外，可在本文中使用相对术语，诸如“下”或“底”以及“上”或“顶”来描述如图中所示的一个元件与另一元件的关系。应当理解，除了图中描绘的定向之外，相对术语旨在包含设备的不同定向。在示例性实施方式中，当图之一中的设备被翻转时，被描述为在其他元件的“下”侧上的元件将随之被定向在其他元件的“上”侧上。因此，取决于图的特定定向，示例性术语“下”可以包含“下”和“上”两种定向。类似地，当图之一中的设备被翻转时，被描述为在其他元件“下方”或“下面”的元件将随之被定向在其他元件“上方”。因此，示例性术语“下方”或“下面”可以包含上方和下方两种定向。

如本文中所使用的，“约”或“近似”包括所述值以及如由本领域普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可表示在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。

除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域中的普通技术人员所通常理解的含义相同的含义。还应理解的是，术语，诸如在常用字典中定义的那些术语，应被解释为具有与其在相关领域和本发明的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则将不以理想化或过于形式化的含义进行解释。

如本领域中惯用的那样，针对功能性块、单元和/或模块，附图中描述和示出了一些示例性实施方式。本领域技术人员将理解，这些块、单元和/或模块通过可利用基于半导体的制造技术或其他制造技术形成的、诸如逻辑电路、离散组件、微处理器、硬布线电路、存储器元件、布线连接器等的电气电路(或光学电路)物理上地实现。在块、单元和/或模块通过微处理器或其他相似硬件实现的情况下，可利用软件(例如，微代码)对它们进行编程并控制它们以执行本文所讨论的各种功能，并且可选择性地通过固件和/或软件来驱动它们。还可设想到，每个块、单元和/或模块可通过专用硬件来实现，或者可实现为用于执行一些功能的专用硬件与用于执行其他功能的处理器(例如，一个或多个编程式微处理器和关联的电路)的组合。另外，在没有脱离发明构思的范围的情况下，一些示例性实施方式中的每个块、单元和/或模块可在物理上分离成两个或更多个交互且离散的块、单元和/或模块。此外，在没有脱离发明构思的范围的情况下，一些示例性实施方式中的块、单元和/或模块可在物理上组合成更复杂的块、单元和/或模块。

在下文中，将参考附图对实施方式进行详细描述。

图1是示出根据本公开的实施方式的包括存储面的数据处理系统的系统框图。

参考图1，数据处理系统10可包括主机102和存储器系统101。

存储器系统101可响应于来自主机102的请求而运行。例如，存储器系统101可存储待由主机102访问的数据。存储器系统101可用作主机102的主要存储器系统。替代地，存储器系统101可用作主机102的辅助存储器系统。根据待与主机102电联接的主机接口的协议，存储器系统101可以是各种存储装置的任意一种。在下文中，以3DNAND存储器作为存储器系统101的示例进行描述，但是本公开不限于此，在不背离本公开的教导的情况下，存储器系统101的类型可以不同地改变。

存储器系统101可包括存储器装置103和存储控制器104。存储器装置103可存储待由主机102访问的数据。存储控制器104可控制数据在存储器装置103中的存储。

存储器装置103可在写入操作期间存储由主机102提供的数据。存储器装置103可在读取操作期间将存储的数据提供至主机102。存储器装置103可包括多个存储面(plane)131、132和133。存储面131、132和133中的每个可包括多个存储块(block)。每个存储块可包括多个存储页面(page)。每个存储页面可包括多个存储器单元，多条字线可电联接至多个存储器单元。虽然图1仅示出了存储器装置103包括3个存储面，但是这仅是示例。根据需要，存储器装置103可包括任意数量的存储面，而不受任何限制。

当电源关闭时，存储器装置103可保留所存储的数据。存储器装置103可以是非易失性存储器装置，例如闪速存储器。闪速存储器可具有三维(3D)堆栈结构。

存储控制器104可响应于来自主机102的请求控制存储器装置103。存储控制器104可以控制存储器装置103和主机102之间的数据流。例如，存储控制器104可以将从存储器装置103读取的数据提供至主机102，并且将由主机102提供的数据存储在存储器装置103中。因此，存储控制器104可以控制存储器装置103的整体操作，诸如读取操作、写入操作和擦除操作。

在图1的示例中，存储控制器104可包括主机接口单元141、错误校正码单元142、电源管理单元143、处理器144、接口单元145和存储器146。

主机接口单元141可处理由主机102提供的命令和数据。主机接口单元141可通过诸如以下的各种接口协议中的至少一个与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电路(IDE)等。

在读取操作期间，错误校正码单元142可检测并校正从存储器装置103读取的数据中的错误。例如，当错误位的数量大于或等于可校正错误位的阈值数量时，错误校正码单元142可不校正错误位，并且可输出指示校正错误位失败的错误校正失效信号。

电源管理单元143可提供和/或管理用于存储控制器104的电源。在本实施方式中，可以使用任何合适的电源模块。

接口单元145可以用作存储控制器104和存储器装置103之间的存储器接口，以允许存储控制器104例如响应于来自主机102的请求控制存储器装置103。接口单元145可以是适于将存储器装置103接口连接至存储控制器104的任何合适的接口单元。应该注意的是，接口单元145的特定架构和功能可根据采用的存储器装置的类型而变化。

存储器146可用作存储器系统101和存储控制器104的工作存储器，并存储用于驱动存储器系统101和存储控制器104的数据。存储控制器104可响应于来自主机102的请求控制存储器装置103。例如，存储控制器104可将从存储器装置103读取的数据提供至主机102并将由主机102提供的数据存储在存储器装置103中。当存储控制器104控制存储器装置103的操作时，存储器146可存储由存储控制器104和存储器装置103用于诸如读取操作、写入操作和擦除操作的操作的数据。

存储器146可以是任何适合的存储器装置。存储器146可以是易失性存储器。存储器146可以是诸如静态随机存取存储器(SRAM)。存储器146可以是诸如动态随机存取存储器(DRAM)。存储器146可包括任何适合的架构。例如，存储器146可包括本领域公知的编程存储器、数据存储器、写入缓冲器、读取缓冲器、映射缓冲器等。

处理器144可控制存储器系统101的一般操作。例如，处理器144可响应于来自主机102的写入或读取请求而控制用于存储器装置103的写入或读取操作。处理器144可以是任何适合的处理器。处理器144可以是例如中央处理单元(CPU)。

图2是示出图1的存储面中所包括的一个存储块的电路图。

参照图1和图2，如上所述，存储器系统101可为3D NAND存储器。3D NAND存储器的存储器装置103中的一个存储面中所包括的存储块100可包括多个单元字符串140，多个单元字符串140分别电联接至对应的位线BL0至BLm-1。每列的单元字符串140可包括至少一个漏极选择晶体管DST和至少一个源极选择晶体管SST。多个存储器单元或多个存储器单元晶体管MC0至MCn-1可串联电联接在漏极选择晶体管DST和源极选择晶体管SST之间。作为参考，在图2中，“DSL”表示漏极选择线，“SSL”表示源极选择线，并且“CSL”表示共源线。

3D NAND存储器的电压生成模块110可以根据操作模式提供传输至各个字线的字线电压，例如，写入电压、擦除电压、读取电压或通用偏置电压。然而，应注意，电压生成模块110仅是一个示意性模块，其不代表特定电压生成器，而是可以代表多个不同的电压生成器的集合。例如，电压生成模块110可包括读取电压生成器、擦写电压生成器、通用偏置电压生成器等，但本公开不限于此。根据需要，电压生成模块110还可以包括其他类型的电压生成器。电压生成模块110可在控制电路(未示出)的控制下执行电压生成操作。

应理解，作为示例在图2中示出了一个存储块的具体结构，但是本公开不限于此，在不背离本公开的教导的情况下，本领域技术人员可以根据需要对任何存储块的结构进行任何修改和改变。

在下文中，将结合图3至图11来具体描述能够使不同的存储面同时执行不同的操作的3D NAND存储器结构。

图3示出了根据本公开的一个实施方式的3D NAND存储器的示意性结构图。图4和图5分别示出了3D NAND存储器的读取操作和写入操作的示意性电路图。图6和图7分别示出了3D NAND存储器的不同存储面执行不同的操作的示意性时序图。

在本实施方式中，3D NAND存储器包括3个存储面(例如，210、220和230)、开关模块240、控制器250、擦写电压生成器260、读取电压生成器270、三个写入通用偏置电压生成器(例如，281、282和283)以及三个读取通用偏置电压生成器(例如，291、292和293)。这里，为了方便描述，图3并未示出与描述不相关的其他组件，但是本领域技术人员应理解，3D NAND存储器还包括除上述组件之外的其他组件。此外，存储面的数量不限于三个，本实施方式可以应用于具有两个、四个或更多个存储面的3D NAND存储器。例如，在图11中，示出了包括八个存储面的3D NAND存储器的示例。

如图3中所示，存储面210、220和230通过各自的字线连接到开关模块240，并分别通过开关模块240连接到擦写电压生成器260和读取电压生成器270。也就是说，在本实施方式中，3D NAND存储器具有独立的擦写电压生成器260和独立的读取电压生成器270来分别生成擦/写操作所需的擦/写操作电压和读取操作所需的读取操作电压，并可以通过独立的电压总线同时将两种操作电压(擦/写操作电压和读取操作电压)提供至不同的存储面。

在本实施方式中，存储面210还通过开关模块240连接到写入通用偏置电压生成器281和读取通用偏置电压生成器291。存储面220还通过开关模块240连接到写入通用偏置电压生成器282和读取通用偏置电压生成器292。存储面230还通过开关模块240连接到写入通用偏置电压生成器283和读取通用偏置电压生成器293。也就是说，在本实施方式中，三个存储面210、220和230共用擦写电压生成器260和读取电压生成器270，并且三个存储面210、220和230各自连接到相应的写入通用偏置电压生成器和读取通用偏置电压生成器。

在本实施方式中，控制器250连接到开关模块240以控制开关模块240内部的逻辑开关电路来控制存储面210、220和230的字线将要连接到的电压生成器。在本公开中，开关模块240内部的逻辑开关电路不受特殊限制，只要其能够控制各个存储面的字线连接到相应的电压生成器即可。

以下将以存储面210执行读取操作，同时存储面220执行写入操作来具体描述根据本实施方式的3D NAND存储器的工作原理。在具体描述该原理之前，将结合图4和图5简要说明存储面的存储块中的读取操作和写入操作的原理。

图4示出了3D NAND存储器的读取操作的原理，其示出了包括在一个存储块中的一列单元字符串，其串联有64个存储器单元，64个存储器单元分别连接至字线WL0至WL63，但是本公开不限于此。根据需要，在一个单元字符串中可以串联有任意数量的存储器单元。当需要读取所选择的存储器单元(例如，连接至字线WL1的存储器单元)的数据时，所选择的存储器单元的栅极以V_READ(在下文中，被称为读取操作电压)驱动，同时未选择的存储器单元(除连接至字线WL1的存储器单元之外的存储器单元)的栅极被偏置在V_PASS,R(在下文中，被称为读取通用偏置电压)下，使得它们可以用作通过晶体管。以此方式，可以读取所选择的存储器单元(例如，连接至字线WL1的存储器单元)的数据。这里，读取操作电压V_READ和读取通用偏置电压V_PASS,R可由图2中所示的电压生成模块110产生，并且读取操作电压V_READ通常为约0V，读取通用偏置电压V_PASS,R通常为约4-5V，但是本公开不限于此。读取操作电压V_READ和读取通用偏置电压V_PASS,R的大小可根据具体的存储器单元的结构和3D NAND存储器的电路配置来确定。

图5示出了3D NAND存储器的写入操作的原理，其示出了包括在一个存储块中的一列单元字符串，其串联有64个存储器单元，64个存储器单元分别连接至字线WL0至WL63，但是本公开不限于此。根据需要，在一个单元字符串中可以串联有任意数量的存储器单元，例如，图2中所示的n个存储器单元。与读取时类似，当需要在所选择的存储器单元(例如，连接至字线WL1的存储器单元)中写入数据时，所选择的存储器单元的栅极以V_PGM(在下文中，被称为写入操作电压)驱动，同时未选择的存储器单元(除连接至字线WL1的存储器单元之外的存储器单元)的栅极被偏置在V_PASS,P(在下文中，被称为写入通用偏置电压)下，使得它们可以用作通过晶体管。以此方式，可以将数据写入所选择的存储器单元(例如，连接至字线WL1的存储器单元)。这里，以上描述的写入操作电压V_PGM和写入通用偏置电压V_PASS,P可由图2中所示的电压生成模块110产生，并且写入操作电压V_PGM通常为约20-25V，写入通用偏置电压V_PASS,P通常为约8-10V，但是本公开不限于此。写入操作电压V_PGM和写入通用偏置电压V_PASS,P的大小可根据具体的存储器单元的结构和3D NAND存储器的电路配置来确定。

返回参考图3，当存储面210接收到要执行读取操作的信号且存储面220接收到要执行写入操作的信号时，控制器250可以控制开关模块240，使得存储面210中的待读取的存储器单元的字线通过开关模块240连接至读取电压生成器270以接收读取操作电压，并且使得存储面210中的不被读取的存储器单元的字线连接至读取通用偏执电压生成器291以接收读取通用偏置电压。以此方式，可以对存储面210中的特定存储器单元执行读取操作。

同时，控制器250可以控制开关模块240，使得存储面220中的待写入的存储器单元的字线通过开关模块240连接至擦写电压生成器260以接收写入操作电压，并且使得存储面220中的不被写入的存储器单元的字线连接至写入通用偏执电压生成器281以接收写入通用偏置电压。以此方式，可以对存储面220中的特定存储器单元执行写入操作。

也就是说，与现有技术的读取电压、擦写电压均通过一个电压生成器产生的实施方式相比，在本实施方式中，通过设置单独的读取电压生成器270和擦写电压生成器260，执行读取操作的存储面210和执行写入操作的存储面220中的特定字线可以分别连接到读取电压生成器270以接收读取电压和擦写电压生成器260以接收写入电压。因此，在本实施方式中，如图6中所示，两个不同的存储面可以在一个存储面(例如，存储面1)执行读取操作的同时另一个存储面(例如，存储面2)执行写入操作，而无需等待一个存储面完成一个操作后，另一个存储面才执行另一不同的操作。

以下将以存储面210执行读取操作和存储面220执行擦除操作为例说明本实施方式的不同存储面执行不同操作的原理。这里，将简要说明3D NAND存储器的擦除操作的原理。3D NAND存储器是以存储块为单位进行擦除的，因此当对存储块进行擦除时，连接至存储块的所有字线(如图2中所示的字线WL0至WLn-1以及图4和图5中所示的WL0至WL63)均被施加有擦除电压。擦除电压的大小可根据具体的存储器单元的结构和3D NAND存储器的电路配置来确定。

返回参考图3，当两个平面分别执行读取操作和擦除操作(例如，存储面210执行读取操作，存储面220执行擦除操作)时，执行读取操作的存储面210的操作原理与以上描述的存储面210的读取操作原理相同，这里不再做具体阐述。当存储面220在存储面210执行读取操作的同时执行擦除操作时，控制器250控制开关模块240，使得存储面220中的特定存储块的全部字线连接到擦写电压生成器260以接收擦除电压(如上所述，擦除操作无需通用偏执电压)。与以上两个存储面分别执行读取操作和写入操作类似，通过设置单独的读取电压生成器270和擦写电压生成器260，如图7中所示，两个不同的存储面可以在一个存储面(例如，存储面1)执行读取操作的同时另一个存储面(例如，存储面2)执行擦除操作，而无需等待一个存储面完成一个操作后，另一个存储面才执行另一不同的操作。

在本实施方式中，通过独立且分离的两个电压生成器可以独立地产生读取操作电压和擦写操作电压，从而实现在一个存储面执行读取操作时，另一存储面独立地执行写入操作或擦除操作，因此不同的存储面可以如图6和图7中所示那样同时执行不同的操作，从而提高了3DNAND存储器的整体操作效率。

图8示出了根据本公开的另一实施方式的3D NAND存储器的示意性结构图。

除了为每个存储面设置各自的读取电压生成器之外，图8的3DNAND存储器的配置可以基本上等同于或类似于图3的3D NAND存储器。此外，为了方便示出，在图8中省略了各个通用偏置电压生成器。

因此，为了避免冗余的解释，将集中于与前述实施方式的描述的不同之处来描述图8的3D NAND存储器。在本实施方式的以下描述中未单独解释的组件与前述实施方式的组件一致。相同的附图标记将用于表示相同的组件，并且类似的附图标记将用于表示类似的组件。

如图3中所示，当所有存储面连接到一个读取电压生成器270时，不同的存储面之间无法同时执行读取操作，为了改善这一点，提出了一种称为AMPI(Async Multi-planeindependent read，多存储面异步独立读取)的技术。相比于图3中的普通读取模式，AMPI读取是一种改进增强型的读取操作，它可以支持不同的存储面之间同时进行独立的异步读取操作。如上所述，根据图3的实施方式，在存储面210执行读取操作的同时，存储面220可以执行写入操作/擦除操作，在此基础上，根据本实施方式，除了可以实现上述不同存储面同时执行不同的操作之外，不同的存储面还可以同时执行异步读取操作，例如，存储面210和存储面230可以执行AMPI读取，并且同时存储面220可以执行擦除操作/写入操作。

具体地，如图8中所示，3D NAND存储器包括三个读取电压生成器271、272和273。存储面210、220和230分别通过开关模块连接到读取电压生成器271、272和273。也就是说，每个存储面均具有自己独立的读取电压生成器，从而可以根据控制信号实时接收所需的读取操作电压，而无需等待其他存储面完成读取操作。以此方式，可以在实现不同的存储面执行不同的操作的同时，其他不同的存储面可以同时执行AMPI读取，并且因此，可以进一步提高3D NAND存储器的整体操作效率。

图9示出了根据本公开的又一实施方式的3D NAND存储器的示意性结构图。

除了针对所有存储面公共设置写入通用偏执电压生成器和读取通用偏执电压生成器之外，图9的3D NAND存储器的配置可以基本上等同于或类似于图3的3D NAND存储器。

因此，为了避免冗余的解释，将集中于与前述实施方式的描述的不同之处来描述图9的3D NAND存储器。在本实施方式的以下描述中未单独解释的组件与前述实施方式的组件一致。相同的附图标记将用于表示相同的组件，并且类似的附图标记将用于表示类似的组件。

如图9中所示，存储面210、220和230共用一个写入通用偏置电压生成器280和一个读取通用偏置电压生成器290。也就是说，无论哪个存储器执行读取操作，其未被选择的字线均连接到读取通用偏置电压生成器290，并且无论哪个存储器执行写入操作，其未被选择的字线均连接到写入通用偏置电压生成器280。以此方式，可以减少所需的通用偏置电压生成器的数量以及与其连接的通用偏置电压总线的数量。此外，由于减少了通用偏置电压生成器的数量和通用偏置电压总线的数量，可以降低开关模块240内部的开关逻辑电路的复杂性。

图10示出了根据本公开的再一实施方式的3D NAND存储器的示意性结构图。

除了在3D NAND存储器中仅设置一个通用偏执电压生成器之外，图10的3D NAND存储器的配置可以基本上等同于或类似于图3的3DNAND存储器。

因此，为了避免冗余的解释，将集中于与前述实施方式的描述的不同之处来描述图10的3D NAND存储器。在本实施方式的以下描述中未单独解释的组件与前述实施方式的组件一致。相同的附图标记将用于表示相同的组件，并且类似的附图标记将用于表示类似的组件。

如图10中所示，该3D NAND存储器仅设置有一个通用偏置电压生成器910。在一些情况下，由于存储面的存储器单元的内部结构的不同和连接方式的不同，一个存储面在执行读取操作时需要的读取偏置电压的范围与另一存储面在执行写入操作时需要的写入偏置电压的范围类似。因此，在这种情况下，两个存储面可以共用一个通用偏置电压生成器910，通用偏置电压生成器910可以在一个存储面执行读取操作时提供读取通用偏置电压，并且在另一个存储面执行写入操作时提供写入通用偏置电压。以此方式，进一步减少了所需的通用偏置电压生成器的数量以及与其连接的通用偏置电压总线的数量。此外，由于进一步减少了通用偏置电压生成器的数量和通用偏置电压总线的数量，可以进一步降低开关模块240内部的开关逻辑电路的复杂性。

图11示出了根据本公开的再一实施方式的包括八个存储面的3DNAND存储器的示意性结构图。

除了在3D NAND存储器中设置有八个存储面之外，图11的3DNAND存储器的配置可以基本上等同于或类似于图3的3D NAND存储器。此外，为了清楚地示出，省略了与各个存储面对应的偏置电压生成器(例如，读取偏置电压生成器或写入偏置电压生成器)，而仅示出了读取电压生成器和擦写电压生成器。

在本实施方式中，在一个3D NAND存储器中设置有八个存储面1101至1108。与图3类似，八个存储面1101至1108通过开关模块240连接至擦写电压生成器260和读取电压生成器270。因此，独立且分离的两个电压生成器260和270可以独立地产生读取操作电压和擦写操作电压，从而实现在一个存储面执行读取操作时，另一存储面独立地执行写入操作或擦除操作，因此八个存储器中的不同的存储面可以如图6和图7中所示那样同时执行不同的操作，从而提高了3D NAND存储器的整体操作效率。

应理解，以上各个实施方式中的电路图的结构是示意性的，在不背离本申请的技术构思的情况下，可以根据需要对电路的结构进行各种修改和改变。此外，只要在一个存储面执行读取操作的同时另一存储面可以执行写入操作或擦除操作的情况下，可以以不同的方式对电压生成器进行合并，以减少电压生成器的数量，本公开对此没有特殊限制，本领域技术人员可以在本公开的技术构思的范围内进行各种修改和改变。

图12示出了根据本公开的实施方式的3D NAND存储器的控制方法的流程图。

如图12中所示，3D NAND存储器的控制方法1000包括步骤S1010和步骤S1020。

具体地，在步骤S1010中，由外围电路向多个存储面中的至少一个存储面发送读取操作指令，并且向多个存储面中的至少另一存储面发送写入/擦除操作指令。这里，存储面指的是以上参考图3至图11描述的存储面。

在步骤S1020中，响应于读取操作指令和写入/擦除操作指令，通过开关模块将至少一个存储面连接到读取电压生成器，以执行对至少一个存储面的读取操作，同时通过开关模块将至少另一个存储面连接到擦写电压生成器，以执行对至少另一个存储面的写入/擦除操作。也就是说，由于本实施方式中的3D NAND存储器具有独立的读取电压生成器和擦写电压生成器，因此，不同的存储面可以同时执行不同的操作，从而提高了3D NAND存储器的整体操作效率。

如上所述，每个存储面包括多个存储器单元，并且每个存储器单元连接有字线。在本实施方式中，通过开关模块将至少一个存储面连接到读取电压生成器的步骤还可以包括：通过开关模块将至少一个存储面中的被读取的存储器单元的字线连接到读取电压生成器。此外，通过开关模块将至少另一个存储面连接到擦写电压生成器的步骤包括：通过开关模块将至少另一个存储面中的被写入/擦除的存储器单元的字线连接到擦写电压生成器。

在本实施方式中，执行对至少一个存储面的读取操作的步骤还包括：通过开关模块将至少一个存储面中的不被读取的存储器单元的字线连接到读取通用偏置电压生成器，以向不被读取的存储器单元施加读取通用偏置电压。

在本实施方式中，执行对至少另一个存储面的写入操作的步骤还包括：通过开关模块将至少另一个存储面中的不被写入的存储器单元的字线连接到写入通用偏置电压生成器，以向不被写入的存储器单元施加写入通用偏置电压。

这里，每个存储面的具体的读取操作原理和擦写操作原理以及3DNAND存储器的具体电路结构与以上参考图3至图11中描述的类似，因此为了避免冗余，在这里不做具体阐述。

此外，在不背离本申请的技术构思和教导的情况下，不同实施方式之间的特征可以彼此组合。因此，在不背离本申请的技术构思和教导的情况下，基于以上实施方式的各种修改和变型均包括在本申请的保护范围内。

在结束详细描述时，本领域技术人员将理解，在基本上不脱离本发明的原理的情况下，可以对优选实施方式进行许多变化和修改。因此，本发明的所公开的优选实施方式仅在一般性和描述性意义上使用，而不是出于限制的目的。

Claims (22)

1.一种非易失性存储器，包括：

多个存储面；

读取电压生成器，配置为生成读取操作电压，以及

擦写电压生成器，配置为生成写入/擦除操作电压；

开关模块；以及

控制器，所述控制器通过所述开关模块与多个所述存储面中的每个连接，

其中，所述控制器配置为控制所述开关模块，以将所述多个存储面中的至少一个存储面与所述读取电压生成器连接，并将所述多个存储面中的至少另一个存储面与所述擦写电压生成器连接。

2.根据权利要求1所述的非易失性存储器，其中，所述多个存储面中的每个包括多个存储器单元，所述多个存储器单元中的每个连接有字线，以及

其中，所述控制器配置为控制所述开关模块，以将所述至少一个存储面中的被读取的存储器单元的字线连接到所述读取电压生成器，以及将所述至少另一个存储面中的被写入/擦除的存储器单元的字线连接到所述擦写电压生成器。

3.根据权利要求2所述的非易失性存储器，其中，所述非易失性存储器还包括：

读取通用偏置电压生成器，配置为生成读取通用偏置电压，

其中，所述控制器配置为控制所述开关模块，以将所述至少一个存储面中的不被读取的存储器单元的字线连接到所述读取通用偏置电压生成器。

4.根据权利要求3所述的非易失性存储器，其中，所述读取通用偏置电压生成器设置成多个，多个所述读取通用偏置电压生成器与多个所述存储面一一对应，以分别为各自对应的所述存储面生成读取通用偏置电压。

5.根据权利要求3所述的非易失性存储器，其中，所述读取通用偏置电压生成器设置成单个，单个所述读取通用偏置电压生成器生成用于所述多个存储面的读取通用偏置电压。

6.根据权利要求3所述的非易失性存储器，其中，所述非易失性存储器还包括：

写入通用偏置电压生成器，配置为生成写入通用偏置电压，

其中，所述控制器配置为控制所述开关模块，以将所述至少另一个存储面中的不被写入的存储器单元的字线连接到所述写入通用偏置电压生成器。

7.根据权利要求6所述的非易失性存储器，其中，所述写入通用偏置电压生成器设置成多个，多个所述写入通用偏置电压生成器与多个所述存储面一一对应，以分别为各自对应的所述存储面生成写入通用偏置电压。

8.根据权利要求6所述的非易失性存储器，其中，所述写入通用偏置电压生成器设置成单个，单个所述写入通用偏置电压生成器生成用于所述多个存储面的写入通用偏置电压。

9.根据权利要求2所述的非易失性存储器，其中，所述非易失性存储器还包括：

通用偏置电压生成器，配置为生成通用偏置电压，

其中，所述控制器配置为控制所述开关模块，以将所述至少一个存储面中的不被读取的存储器单元的字线连接到所述通用偏置电压生成器，以及将所述至少另一个存储面中的不被写入的存储器单元的字线连接到所述通用偏置电压生成器。

10.根据权利要求1所述的非易失性存储器，其中，所述读取电压生成器设置成多个，多个所述读取电压生成器分别与所述多个存储面对应，并分别提供所述多个存储面中的相应存储面的读取操作所需的读取操作电压。

11.一种非易失性存储器，包括：

多个存储面；

操作电压生成器，配置为生成操作电压；

通用偏置电压生成器，配置为生成通用偏置电压；

开关模块；以及

控制器，所述控制器通过所述开关模块与多个所述存储面中的每个连接，

其中，所述控制器配置为控制所述开关模块，以将所述多个存储面中的至少一个存储面与所述操作电压生成器和所述通用偏置电压生成器中的至少一个连接。

12.根据权利要求11所述的非易失性存储器，其中，所述通用偏置电压生成器包括读取偏置电压生成器和写入偏置电压生成器。

13.根据权利要求12所述的非易失性存储器，其中，读取偏置电压生成器设置成多个，多个所述读取偏置电压生成器与多个所述存储面一一对应，以分别为各自对应的所述存储面生成读取通用偏置电压。

14.根据权利要求12所述的非易失性存储器，其中，读取偏置电压生成器设置成单个，单个所述读取偏置电压生成器生成用于所述多个存储面的读取通用偏置电压。

15.根据权利要求12所述的非易失性存储器，其中，写入偏置电压生成器设置成多个，多个所述写入偏置电压生成器与多个所述多个存储面一一对应，以分别为各自对应的所述存储面生成写入通用偏置电压。

16.根据权利要求12所述的非易失性存储器，其中，写入偏置电压生成器设置成单个，单个所述写入偏置电压生成器生成用于所述多个存储面的写入通用偏置电压。

17.一种非易失性存储器的控制方法，所述非易失性存储器包括多个存储面、读取电压生成器、擦写电压生成器和开关模块，所述方法包括：

向多个存储面中的至少一个存储面发送读取操作指令，并且向所述多个存储面中的至少另一存储面发送写入/擦除操作指令；以及

响应于所述读取操作指令和所述写入/擦除操作指令，通过所述开关模块将所述至少一个存储面连接到所述读取电压生成器以执行对所述至少一个存储面的读取操作，并且通过所述开关模块将所述至少另一个存储面连接到所述擦写电压生成器以执行对所述至少另一个存储面的写入/擦除操作。

18.根据权利要求17所述的控制方法，其中，所述多个存储面中的每个包括多个存储器单元，所述多个存储器单元中的每个连接有字线，以及

其中，通过所述开关模块将所述至少一个存储面连接到所述读取电压生成器的步骤包括：

通过所述开关模块将所述至少一个存储面中的被读取的存储器单元的字线连接到所述读取电压生成器，

其中，通过所述开关模块将所述至少另一个存储面连接到所述擦写电压生成器的步骤包括：

通过所述开关模块将所述至少另一个存储面中的被写入/擦除的存储器单元的字线连接到所述擦写电压生成器。

19.根据权利要求18所述的控制方法，其中，执行对所述至少一个存储面的读取操作的步骤还包括：

通过所述开关模块将所述至少一个存储面中的不被读取的存储器单元的字线连接到读取通用偏置电压生成器，以向所述不被读取的存储器单元施加读取通用偏置电压。

20.根据权利要求19所述的控制方法，其中，执行对所述至少另一个存储面的写入操作的步骤还包括：

通过所述开关模块将所述至少另一个存储面中的不被写入的存储器单元的字线连接到写入通用偏置电压生成器，以向所述不被写入的存储器单元施加写入通用偏置电压。

21.一种存储器系统，其中，所述存储器系统包括：

存储控制器；以及

一个或多个如权利要求1至10中任一项所述的非易失性存储器，其中，所述存储控制器与所述非易失性存储器耦接并至少用于控制所述非易失性存储器进行读取操作、写入操作或擦除操作。

22.一种存储器系统，其中，所述存储器系统包括：

存储控制器；以及

一个或多个如权利要求11至16中任一项所述的非易失性存储器，其中，所述存储控制器与所述非易失性存储器耦接并至少用于控制所述非易失性存储器进行读取操作、写入操作或擦除操作。

Images