CN113114196B - 一种光电放大集成三极管芯片 - Google Patents
一种光电放大集成三极管芯片 Download PDFInfo
- Publication number
- CN113114196B CN113114196B CN202110475338.2A CN202110475338A CN113114196B CN 113114196 B CN113114196 B CN 113114196B CN 202110475338 A CN202110475338 A CN 202110475338A CN 113114196 B CN113114196 B CN 113114196B
- Authority
- CN
- China
- Prior art keywords
- photodiode
- amplifying
- mos
- electrically connected
- triodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Light Receiving Elements (AREA)
Abstract
本发明公开了一种光电放大集成三极管芯片,包括:光电二极管单元,光电二极管单元包括光电二极管,光电二极管包括PIN结构光电二极管或PN结构光电二极管;比例电流镜单元,比例电流镜单元以光电二极管单元的P型层或N型层作为衬底,且光电二极管单元与所述比例电流镜单元电连接。本发明的方案通过比例电流镜单元实现对光电二极管单元的光电流的放大,可实现温度稳定的电流放大且没有引入额外的电流噪声,信噪比没有降低,维持了较高的信噪比。
Description
技术领域
本发明涉及光电芯片领域,具体涉及一种光电放大集成三极管芯片。
背景技术
现有的光子型光电探测器基于PN结构或PIN结构的半导体芯片,可将光信号转化为电流信号,最大转化率为1个光子对应1个电子,如1550nm光波对应的理论响应度为1.25A/W。当光能量较弱时,如0.1~10μW左右,对应的光电流较微弱,给后级的处理电路带来难度,无法兼顾信噪比和带宽。
现有的具有电流放大功能的光电探测器件主要包括基于雪崩效应的APD以及基于三极管效应的光电三极管,但他们存在两个问题:一是在放大过程中引入额外电流噪声,降低了信噪比;二是放大倍数随环境温度变化,对使用造成不便。因此如何实现温度稳定的放大倍数和提高信噪比是本领域的重要课题。
发明内容
针对上述问题,本发明提供一种光电放大集成三极管芯片,以实现温度稳定的放大倍数和较高的信噪比。
本发明提供一种光电放大集成三极管芯片,包括:光电二极管单元,光电二极管单元包括光电二极管,光电二极管包括PIN结构光电二极管或PN结构光电二极管;比例电流镜单元,比例电流镜单元以光电二极管单元的P型层或N型层作为衬底;且光电二极管单元与比例电流镜单元电连接。
可选的,比例电流镜单元包括多个三极管,多个三极管包括接收三极管和多个放大三极管;接收三极管的集电极和基极电连接;光电二极管与接收三极管电连接的N型层或P型层上设置有第一重掺杂区和多个第二重掺杂区,第一重掺杂区与所在层的导电类型相同,多个第二重掺杂区的导电类型与所在层的导电类型相反,多个第二重掺杂区分别位于各个三极管的集电极和发射极对应的位置;第一重掺杂区上设置有引出电极,接收三极管的集电极与引出电极电连接;自光电二极管的P型层或N型层引出光电放大集成三极管芯片的基极;多个放大三极管中的每一个的集电极通过走线电连接,并引出光电放大集成三极管芯片的集电极;多个放大三极管中的每一个的基极通过走线电连接;多个放大三极管中的每一个的发射极通过走线电连接,并引出光电放大集成三极管芯片的发射极;接收三极管的基极与多个放大三极管的全部基极电连接;接收三极管的发射极与多个放大三极管的全部发射极电连接。
可选的,全部多个三极管均为NPN型三极管,全部多个三极管以光电二极管的P型层作为衬底;或全部多个三极管均为PNP型三极管,全部多个三极管以光电二极管的N型层作为衬底。
可选的,全部多个三极管为材料、尺寸、规格均相同的三极管。
可选的,比例电流镜单元包括多个MOS管,多个MOS管包括接收MOS管和多个放大MOS管;接收MOS管的漏极和栅极电连接;且与光电二极管的N型层或P型层电连接;光电二极管与接收MOS管电连接的N型层或P型层上设置有第一重掺杂区和多个第二重掺杂区,第一重掺杂区与所在层的导电类型相同,多个第二重掺杂区的导电类型与所在层的导电类型相反,多个第二重掺杂区分别位于各个MOS管的源极和漏极对应的位置;第一重掺杂区上设置有引出电极,接收MOS管的集电极与引出电极电连接;自光电二极管的P型层或N型层引出光电放大集成三极管芯片的基极;多个放大MOS管中的每一个的漏极通过走线电连接,并引出光电放大集成三极管芯片的集电极;多个放大MOS管中的每一个的栅极通过走线电连接;多个放大MOS管中的每一个的源极通过走线电连接,并引出光电放大集成三极管芯片的发射极;接收MOS管的栅极与多个放大MOS管的全部栅极电连接;接收MOS管的源极与多个放大MOS管的全部源极电连接。
可选的,全部多个MOS管均为NMOS管,全部多个MOS管以光电二极管的P型层作为衬底;或全部多个MOS管均为PMOS管,全部多个MOS管以光电二极管的N型层作为衬底。
可选的,全部多个MOS管为材料、尺寸、规格均相同的MOS管。
可选的,全部多个MOS管的漏极呈环形排布;全部多个MOS管的栅极呈环形排布;全部多个MOS管的源极呈环形排布;全部多个MOS管的漏极排布成的环、全部多个MOS管的栅极排布成的环、全部多个MOS管的源极排布成的环为同心环。
可选的,全部多个MOS管的漏极排布成的环在水平上位于最外侧,全部多个MOS管的源极排布成的环为同心环在水平上位于最内侧,全部多个MOS管的栅极排布成的环位于两者之间。
可选的,接收MOS管的栅极与其一侧的相邻的MOS管的栅极之间断开连接;接收MOS管的漏极与其一侧的相邻的MOS管的漏极之间断开连接;光电放大集成三极管芯片的发射极自两处断开处向外引出,所述所述光电放大集成三极管芯片的集电极自所述全部多个MOS管的漏极排布成的环向外引出。
本发明还提供一种光电放大集成三极管芯片的制造方法,包括以下步骤:形成光电二极管单元,光电二极管单元包括光电二极管,光电二极管包括PIN结构光电二极管或PN结构光电二极管;形成比例电流镜单元,比例电流镜单元形成于光电二极管单元的P型层一侧或N型层一侧;将光电二极管单元和比例电流镜单元电连接。
可选的,形成比例电流镜单元的步骤包括:N型掺杂扩散、P型掺杂扩散、绝缘层生长、金属层生长、图形化金属层和绝缘层以形成比例电流镜单元。
本发明的有益效果在于:
1.本发明的光电放大集成三极管芯片,通过比例电流镜单元实现对光电二极管单元的光电流的放大,一方面使得光电流的放大倍数可以只与比例电流镜的设计有关而与温度无关,实现温度稳定的电流放大;另一方面,现有技术的APD和光电三极管都有暗电流噪声,本发明的光电放大集成三极管芯片中采用比例电流镜结构,电流的放大倍数只与MOS管的数目有关,没有额外的增益波动,在无光时不存在多余的暗电流;同时也不存在APD中每个光生载流子不会经历相同的倍增过程,具有随机性,导致倍增增益的波动,进而产生额外的倍增噪声的问题,因此本发明的光电放大集成三极管芯片没有引入额外的电流噪声,信噪比没有降低,维持了较高的信噪比。此外,比例电流镜单元以光电二极管单元形成衬底,构成单一器件,减小了电路中引线电感和电阻,一方面相比于多器件传输响应速度快;另一方面使得电路结构更加紧凑,利于器件的小型化。
2.本发明的光电放大集成三极管芯片,由多个三极管构成比例电流镜单元,通过三极管的电路连接设置,实现对二极管单元的光电流的放大,一方面使得光电流的放大倍数可以只与比例电流镜的设计有关而与温度无关,实现温度稳定的电流放大;另一方面没有引入额外的电流噪声,信噪比没有降低,维持了较高的信噪比。
3.本发明的光电放大集成三极管芯片,构成比例电流镜单元的三极管可以为NPN型三极管或PNP型三极管,三极管的选择自由,可适用于不同的器件需求。
4.本发明的光电放大集成三极管芯片,多个三极管为材料、尺寸、规格均相同的三极管,使得他们的电学参数均相同,如此可以使得比例电流镜单元将光电二极管单元的光电流严格按照整数倍放大。
5.本发明的光电放大集成三极管芯片,由多个MOS管构成比例电流镜单元,通过MOS管的电路连接设置,实现对二极管单元的光电流的放大,一方面使得光电流的放大倍数可以只与比例电流镜的设计有关而与温度无关,实现温度稳定的电流放大;另一方面没有引入额外的电流噪声,信噪比没有降低,维持了较高的信噪比。
6.本发明的光电放大集成三极管芯片,构成比例电流镜单元的三极管可以为PMOS管或NMOS管,MOS管的选择自由,可适用于不同的器件需求。
7.本发明的光电放大集成三极管芯片,多个MOS管为材料、尺寸、规格均相同的MOS管,使得他们的电学参数均相同,如此可以使得比例电流镜单元将光电二极管单元的光电流严格按照整数倍放大。
8.本发明的光电放大集成三极管芯片,全部MOS管可以呈圆形排布,进一步的,漏极、栅极、源极可以构成三个同心圆环,使得器件整体构成一个圆环形,使得相比线型排列或阵列排列器件集成度更高,走线连接更简单,器件的响应速度更快,有利于器件整体的小型化。
9.本发明的光电放大集成三极管芯片,通过MOS管源极、栅极以及源极的环形连接设置以及接收MOS管的栅极与其一侧的相邻的MOS管的栅极之间断开连接;接收MOS管的漏极与其一侧的相邻的MOS管的漏极之间断开连接;光电放大集成三极管芯片的发射极自两处断开处引出的设置,使得环形结构内的光电二极管接收的入射光波不会被遮挡,减少光损耗。
10.本发明的光电放大集成三极管芯片的制作方法,可制造本发明的光电放大集成三极管芯片,通过比例电流镜单元实现对光电二极管单元的光电流的放大,一方面使得光电流的放大倍数可以只与比例电流镜的设计有关而与温度无关,实现温度稳定的电流放大;另一方面,现有技术的APD和光电三极管都有暗电流噪声,本发明的光电放大集成三极管芯片中采用比例电流镜结构,电流的放大倍数只与MOS管的数目有关,没有额外的增益波动,在无光时不存在多余的暗电流;同时也不存在APD中每个光生载流子不会经历相同的倍增过程,具有随机性,导致倍增增益的波动,进而产生额外的倍增噪声的问题,因此本发明的光电放大集成三极管芯片没有引入额外的电流噪声,信噪比没有降低,维持了较高的信噪比。此外,比例电流镜单元以光电二极管单元形成衬底,构成单一器件,减小了电路中引线电感和电阻,一方面相比于多器件传输响应速度快;另一方面使得电路结构更加紧凑,利于器件的小型化。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的光电放大集成三极管芯片的一个实施例的等效电路图;
图2为本发明的光电放大集成三极管芯片的一个实施例的俯视示意图;
图3为图2中沿AA剖面线的剖面图;
图4为本发明的光电放大集成三极管芯片的一个实施例的应用场景的示意图。
具体实施方式
本发明提供一种光电放大集成三极管芯片,包括:光电二极管单元,光电二极管单元包括光电二极管,光电二极管包括PIN结构光电二极管或PN结构光电二极管;比例电流镜单元,比例电流镜单元以光电二极管单元的P型层或N型层作为衬底;且光电二极管单元与比例电流镜单元电连接。本发明通过比例电流镜单元实现对光电二极管单元的光电流的放大,可实现温度稳定的电流放大且没有引入额外的电流噪声,信噪比没有降低,可维持较高的信噪比。
图1为本发明的光电放大集成三极管芯片的一个实施例的等效电路图,示出了光电二极管单元12和比例电流镜单元11的位置和电路连接关系。需特别说明的是,在图1的实施例中,比例电流镜单元11中放大电路一侧有三个MOS管结构,然而具体实施中,如何构成比例电流镜单元的方式并不是仅有图1的一种方式。放大电路一侧的MOS管结构可以为多个,排列方式也可以有多种,包括直线型、阵列型等,此外,也可以使用三极管构成比例电流镜电源,而不仅限于MOS管。
下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
参考图2和图3,本实施例提供一种光电放大集成三极管芯片,包括:
光电二极管单元12,光电二极管单元12包括光电二极管,光电二极管为PIN结构。其中N型层为N-InP,I层为I-InGaAsP,P型层为P-InP。
在其他一些实施例中,光电二极管也可以是PN结构,或是其他结构的光电二极管。
比例电流镜单元11,比例电流镜单元11以光电二极管单元12的P型层作为衬底,且与光电二极管的P型层电连接。在其他一些实施例中,也可以是比例电流镜单元11以光电二极管单元12的N型层作为衬底且与光电二极管的N型层电连接。
本实施例的光电放大集成三极管芯片,通过比例电流镜单元11实现对光电二极管单元12的光电流的放大。一方面使得光电流的放大倍数可以只与比例电流镜的设计有关而与温度无关,实现温度稳定的电流放大;另一方面,现有技术的APD和光电三极管都有暗电流噪声,本实施例的光电放大集成三极管芯片中采用比例电流镜结构,电流的放大倍数只与MOS管的数目有关,没有额外的增益波动,在无光时不存在多余的暗电流;同时也不存在APD中每个光生载流子不会经历相同的倍增过程,具有随机性,导致倍增增益的波动,进而产生额外的倍增噪声的问题,因此本实施例的光电放大集成三极管芯片没有引入额外的电流噪声,信噪比没有降低,维持了较高的信噪比。此外,比例电流镜单元11以光电二极管单元12形成衬底,构成单一器件,减小了电路中引线电感和电阻,一方面相比于多器件传输响应速度快;另一方面使得电路结构更加紧凑,利于器件的小型化。
在本实施例中,比例电流镜单元11包括多个MOS管1,多个MOS管1包括接收MOS管和多个放大MOS管;
接收MOS管的漏极6和栅极9电连接;光电二极管与接收MOS管电连接的P型层上设置有第一重掺杂区和多个第二重掺杂区,第一重掺杂区与所在层的导电类型相同(在本实施例中为P型),多个第二重掺杂区的导电类型与所在层的导电类型相反(在本实施例中为N型),多个第二重掺杂区分别位于各个MOS管的源极和漏极对应的位置;第一重掺杂区上设置有引出电极8,接收MOS管的漏极6与引出电极8电连接;自光电二极管的N型层引出光电放大集成三极管芯片的基极;
多个放大MOS管中的每一个的漏极4通过走线电连接,并引出光电放大集成三极管芯片的集电极7;多个放大MOS管中的每一个的栅极3通过走线电连接;多个放大MOS管中的每一个的源极2通过走线电连接,并引出光电放大集成三极管芯片的发射极5。接收MOS管的栅极9与多个放大MOS管的全部栅极3电连接;接收MOS管的源极与多个放大MOS管的全部源极2电连接。
进一步的,全部MOS管1为材料、尺寸、规格均相同的MOS管,如此使得他们的电学参数均相同,如此可以使得比例电流镜单元将光电二极管单元的光电流严格按照整数倍放大。
在本实施例中,全部多个MOS管1均为NMOS管,全部多个MOS管1以光电二极管的P型层作为衬底。
这样就使得本实施例的光电放大集成三极管芯片构成了一种带有B、C、E三个电极的N型光电三极管结构,它的使用方法是:在BE之间施加正向偏压,无光时光电二极管截止,光电放大集成三极管芯片同时截止,C极没有电流输出;有光照射到光电二极管时,接收NMOS管导通,并将光电流复制到全部放大NMOS管上,C极输出的电流为其他NMOS管上的电流之和。这样就实现了光电流的放大。
本实施例的光电放大集成三极管芯片,由多个MOS管1构成比例电流镜单元11,通过MOS管1的电路连接设置,实现对二极管单元的光电流的放大,一方面使得光电流的放大倍数可以只与比例电流镜的设计有关而与温度无关,实现温度稳定的电流放大;另一方面没有引入额外的电流噪声,信噪比没有降低,维持了较高的信噪比。
在其他一些实施例中,全部多个MOS管也可以均为PMOS管,在这种实施例中,全部多个MOS管以光电二极管的N型层作为衬底,第一重掺杂区为N型,第二重掺杂区为P型。因此本发明的光电放大集成三极管芯片,构成比例电流镜单元的三极管可以为PMOS管或NMOS管,MOS管的选择自由,可适用于不同的器件需求。
进一步的,在本实施例中,全部多个MOS管1的漏极4呈环形排布;全部多个MOS管1的栅极3呈环形排布;全部多个MOS管1的源极2呈环形排布;全部多个MOS管1的漏极4排布成的环、全部多个MOS管1的栅极3排布成的环、全部多个MOS管1的源极2排布成的环为同心环。
进一步的,全部多个MOS管1的漏极4排布成的环在水平上位于最外侧,全部多个MOS管1的源极2排布成的环为同心环在水平上位于最内侧,全部多个MOS管1的栅极3排布成的环位于两者之间。
进一步的,接收MOS管的栅极9与其一侧的相邻的MOS管的栅极3之间断开连接;接收MOS管的漏极6与其一侧的相邻的MOS管的漏极4之间断开连接;光电放大集成三极管芯片的发射极E自两处断开处引出。此外接收MOS管的漏极6与另一侧相邻的MOS管的漏极4之间也断开连接。
本实施例的光电放大集成三极管芯片,全部MOS管可以呈圆形排布,进一步的,全部MOS管的漏极、栅极、源极可以构成三个同心圆环,使得器件整体构成一个圆环形,使得相比线型排列或阵列排列器件集成度更高,走线连接更简单,器件的响应速度更快,有利于器件整体的小型化;并且,光电放大集成三极管芯片的发射极和集电极的设置,不会遮挡环形结构内的光电二极管的入射光波,可减少光损耗。
本实施例的光电放大集成三极管芯片的制造方法包括以下步骤:
形成光电二极管单元,光电二极管单元包括光电二极管,光电二极管包括PIN结构光电二极管。在其他一些实施例中,光电二极管也可以是PN结构光电二极管或其他结构的光电二极管。
形成比例电流镜单元,比例电流镜单元形成于光电二极管单元的P型层一侧或N型层一侧;具体在本实施例中,比例电流镜单元形成于光电二极管单元的P型层一侧。
将光电二极管单元和比例电流镜单元电连接。
其中形成比例电流镜单元的步骤包括:N型掺杂扩散、P型掺杂扩散、绝缘层生长、金属层生长、图形化金属层和绝缘层以形成比例电流镜单元。
封装时可以从光电二极管P面入光,或者采用倒装焊技术,从光电二极管N面入光。
图4显示为本实施例的光电放大集成三极管芯片的一个应用实例。将光电放大集成三极管芯片的B极接地(零电位),将光电放大集成三极管芯片的E极接负电位(例如为-5V),将光电放大集成三极管芯片的C极接入一个TIA电路实现电流-电压变换。没有光照射到光电二极管时,光电二极管处于截止状态,电流镜中也没有电流,TIA输出电压为零;有光照射到光电二极管时,光电二极管开通,光电流作为比例电流镜的基准电流,比例电流镜将此电流放大,并流入TIA单元,TIA输出高电压,其值为被放大数倍的光电流与跨阻的乘积。
在本应用实例中,TIA电路利用本实施例提供的光电放大集成三极管芯片,可使用较小的反馈电阻,相应的可减小电阻热噪声,避免了由反馈电阻及运放输入寄生电容引起的等效输入噪声放大或噪声增益不稳定;配合合适的反馈电容,可实现光电流的宽频响应
实施例2
本实施例提供一种光电放大集成三极管芯片,与上述实施例1的区别在于:
比例电流镜单元包括多个三极管,多个三极管包括接收三极管和多个放大三极管;
接收三极管的集电极和基极电连接;光电二极管与接收三极管电连接的N型层或P型层上设置有第一重掺杂区和多个第二重掺杂区,第一重掺杂区与所在层的导电类型相同,多个第二重掺杂区的导电类型与所在层的导电类型相反,多个第二重掺杂区分别位于各个三极管的集电极和发射极对应的位置;第一重掺杂区上设置有引出电极,接收三极管的集电极与引出电极电连接;自光电二极管的P型层或N型层引出光电放大集成三极管芯片的基极;
多个放大三极管中的每一个的集电极通过走线电连接,并引出光电放大集成三极管芯片的集电极;多个放大三极管中的每一个的基极通过走线电连接;多个放大三极管中的每一个的发射极通过走线电连接,并引出光电放大集成三极管芯片的发射极;
接收三极管的基极与多个放大三极管的全部基极电连接;接收三极管的发射极与多个放大三极管的全部发射极电连接。
本实施例的光电放大集成三极管芯片,由多个三极管构成比例电流镜单元,通过三极管的电路连接设置,实现对二极管单元的光电流的放大,一方面使得光电流的放大倍数可以只与比例电流镜的设计有关而与温度无关,实现温度稳定的电流放大;另一方面没有引入额外的电流噪声,信噪比没有降低,维持了较高的信噪比。
进一步的,全部多个三极管为材料、尺寸、规格均相同的三极管,如此使得他们的电学参数均相同,如此可以使得比例电流镜单元将光电二极管单元的光电流严格按照整数倍放大。
具体的,全部多个三极管可以均为NPN型三极管,全部多个三极管以光电二极管的P型层作为衬底;在其他一些实施例中,全部多个三极管也可以均为PNP型三极管,全部多个三极管以光电二极管的N型层作为衬底。
本实施例的光电放大集成三极管芯片,构成比例电流镜单元的三极管可以为NPN型三极管或PNP型三极管,三极管的选择自由,可适用于不同的器件需求。
本发明所公开的技术方案已通过实施例说明如上。相信本领域技术人员可通过上述实施例的说明了解本发明。显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (9)
1.一种光电放大集成三极管芯片,其特征在于,包括:
光电二极管单元,所述光电二极管单元包括光电二极管,所述光电二极管包括PIN结构光电二极管或PN结构光电二极管;
比例电流镜单元,所述比例电流镜单元以所述光电二极管单元的P型层或N型层作为衬底;且所述光电二极管单元与所述比例电流镜单元电连接;
所述比例电流镜单元包括多个三极管,所述多个三极管包括接收三极管和多个放大三极管;
所述接收三极管的集电极和基极电连接;所述光电二极管与所述接收三极管电连接的N型层或P型层上设置有第一重掺杂区和多个第二重掺杂区,所述第一重掺杂区与所在层的导电类型相同,所述多个第二重掺杂区的导电类型与所在层的导电类型相反,所述多个第二重掺杂区分别位于各个三极管的集电极和发射极对应的位置;所述第一重掺杂区上设置有引出电极,所述接收三极管的集电极与所述引出电极电连接;自所述光电二极管的P型层或N型层引出所述光电放大集成三极管芯片的基极;
所述多个放大三极管中的每一个的集电极通过走线电连接,并引出所述光电放大集成三极管芯片的集电极;所述多个放大三极管中的每一个的基极通过走线电连接;所述多个放大三极管中的每一个的发射极通过走线电连接,并引出所述光电放大集成三极管芯片的发射极;
所述接收三极管的基极与所述多个放大三极管的全部基极电连接;所述接收三极管的发射极与所述多个放大三极管的全部发射极电连接。
2.根据权利要求1所述的光电放大集成三极管芯片,其特征在于,
全部所述多个三极管均为NPN型三极管,全部所述多个三极管以所述光电二极管的P型层作为衬底;或全部所述多个三极管均为PNP型三极管,全部所述多个三极管以所述光电二极管的N型层作为衬底;
全部所述多个三极管为材料、尺寸、规格均相同的三极管。
3.根据权利要求1所述的光电放大集成三极管芯片,其特征在于,
所述比例电流镜单元包括多个MOS管,所述多个MOS管包括接收MOS管和多个放大MOS管;
所述接收MOS管的漏极和栅极电连接;所述光电二极管与所述接收MOS管电连接的N型层或P型层上设置有第一重掺杂区和多个第二重掺杂区,所述第一重掺杂区与所在层的导电类型相同,所述多个第二重掺杂区的导电类型与所在层的导电类型相反,所述多个第二重掺杂区分别位于各个MOS管的源极和漏极对应的位置;所述第一重掺杂区上设置有引出电极,所述接收MOS管的漏极与所述引出电极电连接;自所述光电二极管的P型层或N型层引出所述光电放大集成三极管芯片的基极;
所述多个放大MOS管中的每一个的漏极通过走线电连接,并引出所述光电放大集成三极管芯片的集电极;所述多个放大MOS管中的每一个的栅极通过走线电连接;所述多个放大MOS管中的每一个的源极通过走线电连接,并引出所述光电放大集成三极管芯片的发射极;
所述接收MOS管的栅极与所述多个放大MOS管的全部栅极电连接;所述接收MOS管的源极与所述多个放大MOS管的全部源极电连接。
4.根据权利要求3所述的光电放大集成三极管芯片,其特征在于,
全部所述多个MOS管均为NMOS管,全部所述多个MOS管以所述光电二极管的P型层作为衬底;或全部所述多个MOS管均为PMOS管,全部所述多个MOS管以所述光电二极管的N型层作为衬底;
全部所述多个MOS管为材料、尺寸、规格均相同的MOS管。
5.根据权利要求4所述的光电放大集成三极管芯片,其特征在于,
全部所述多个MOS管的漏极呈环形排布;
全部所述多个MOS管的栅极呈环形排布;
全部所述多个MOS管的源极呈环形排布;
全部多个MOS管的漏极排布成的环、全部多个MOS管的栅极排布成的环、全部多个MOS管的源极排布成的环为同心环。
6.根据权利要求5所述的光电放大集成三极管芯片,其特征在于,
所述全部多个MOS管的漏极排布成的环在水平上位于最外侧,所述全部多个MOS管的源极排布成的环为同心环在水平上位于最内侧,所述全部多个MOS管的栅极排布成的环位于两者之间。
7.根据权利要求6所述的光电放大集成三极管芯片,其特征在于,
所述接收MOS管的栅极与其一侧的相邻的MOS管的栅极之间断开连接;所述接收MOS管的漏极与其一侧的相邻的MOS管的漏极之间断开连接;所述光电放大集成三极管芯片的发射极自两处断开处向外引出,所述所述光电放大集成三极管芯片的集电极自所述全部多个MOS管的漏极排布成的环向外引出。
8.一种如权利要求1-7中任一项所述的光电放大集成三极管芯片的制作方法,其特征在于,包括以下步骤:
形成光电二极管单元,所述光电二极管单元包括光电二极管,所述光电二极管包括PIN结构光电二极管或PN结构光电二极管;
形成比例电流镜单元,所述比例电流镜单元形成于所述光电二极管单元的P型层一侧或N型层一侧;
将所述光电二极管单元和所述比例电流镜单元电连接。
9.根据权利要求8所述的光电放大集成三极管芯片的制作方法,其特征在于,
所述形成比例电流镜单元的步骤包括:
N型掺杂扩散、P型掺杂扩散、绝缘层生长、金属层生长、图形化金属层和绝缘层以形成比例电流镜单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110475338.2A CN113114196B (zh) | 2021-04-29 | 2021-04-29 | 一种光电放大集成三极管芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110475338.2A CN113114196B (zh) | 2021-04-29 | 2021-04-29 | 一种光电放大集成三极管芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113114196A CN113114196A (zh) | 2021-07-13 |
CN113114196B true CN113114196B (zh) | 2023-10-13 |
Family
ID=76720424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110475338.2A Active CN113114196B (zh) | 2021-04-29 | 2021-04-29 | 一种光电放大集成三极管芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113114196B (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101951236A (zh) * | 2010-09-20 | 2011-01-19 | 东南大学 | 一种数字可变增益放大器 |
CN102468750A (zh) * | 2010-11-18 | 2012-05-23 | 无锡芯朋微电子有限公司 | 一种采用三极管串联结构的高压转低压电源电路 |
CN103811491A (zh) * | 2014-02-26 | 2014-05-21 | 江阴新顺微电子有限公司 | 一种可调恒流源集成芯片及制造方法 |
CN203733798U (zh) * | 2014-02-26 | 2014-07-23 | 江阴新顺微电子有限公司 | 一种可调恒流源集成芯片 |
CN109002076A (zh) * | 2017-06-07 | 2018-12-14 | 上海韦玏微电子有限公司 | 电阻电流镜像电路、rssi电路及芯片 |
CN109002075A (zh) * | 2017-06-07 | 2018-12-14 | 上海韦玏微电子有限公司 | 双极型晶体管的基极电流镜像电路、rssi电路及芯片 |
CN110098202A (zh) * | 2019-05-23 | 2019-08-06 | 浙江机电职业技术学院 | 一种用于智能仪表的光电集成传感器及制备方法 |
CN110473871A (zh) * | 2019-09-05 | 2019-11-19 | 成都矽能科技有限公司 | 一种恒流器件及其制造方法 |
CN209859951U (zh) * | 2019-05-23 | 2019-12-27 | 浙江机电职业技术学院 | 一种用于智能仪表的光电集成传感器 |
CN110750128A (zh) * | 2019-11-19 | 2020-02-04 | 电子科技大学 | 基于负压调节的雪崩光电二极管偏压调节电路 |
CN210092081U (zh) * | 2019-09-05 | 2020-02-18 | 成都矽能科技有限公司 | 一种恒流器件 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7184454B2 (en) * | 2004-06-25 | 2007-02-27 | Finisar Corporation | Light emitting device with an integrated monitor photodiode |
US9935593B2 (en) * | 2014-09-29 | 2018-04-03 | Skyworks Solutions, Inc. | Power amplifier bias circuit |
-
2021
- 2021-04-29 CN CN202110475338.2A patent/CN113114196B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101951236A (zh) * | 2010-09-20 | 2011-01-19 | 东南大学 | 一种数字可变增益放大器 |
CN102468750A (zh) * | 2010-11-18 | 2012-05-23 | 无锡芯朋微电子有限公司 | 一种采用三极管串联结构的高压转低压电源电路 |
CN103811491A (zh) * | 2014-02-26 | 2014-05-21 | 江阴新顺微电子有限公司 | 一种可调恒流源集成芯片及制造方法 |
CN203733798U (zh) * | 2014-02-26 | 2014-07-23 | 江阴新顺微电子有限公司 | 一种可调恒流源集成芯片 |
CN109002076A (zh) * | 2017-06-07 | 2018-12-14 | 上海韦玏微电子有限公司 | 电阻电流镜像电路、rssi电路及芯片 |
CN109002075A (zh) * | 2017-06-07 | 2018-12-14 | 上海韦玏微电子有限公司 | 双极型晶体管的基极电流镜像电路、rssi电路及芯片 |
CN110098202A (zh) * | 2019-05-23 | 2019-08-06 | 浙江机电职业技术学院 | 一种用于智能仪表的光电集成传感器及制备方法 |
CN209859951U (zh) * | 2019-05-23 | 2019-12-27 | 浙江机电职业技术学院 | 一种用于智能仪表的光电集成传感器 |
CN110473871A (zh) * | 2019-09-05 | 2019-11-19 | 成都矽能科技有限公司 | 一种恒流器件及其制造方法 |
CN210092081U (zh) * | 2019-09-05 | 2020-02-18 | 成都矽能科技有限公司 | 一种恒流器件 |
CN110750128A (zh) * | 2019-11-19 | 2020-02-04 | 电子科技大学 | 基于负压调节的雪崩光电二极管偏压调节电路 |
Non-Patent Citations (4)
Title |
---|
"Noise suppression characteristics of negative feedback optical amplifier using an optical triode";Syafiq等;《2013 Conference on Lasers & Electro-Optics. Europe & International Quantum Electronics Conference (CLEO EUROPE/IQEC)》;全文 * |
"P1.4: Field effect controlled lateral field emission triode";John F. Palma等;《 International Vacuum Nanoelectronics Conference》;全文 * |
"The design of optical triode";XiangYao Wu等;《 Arxiv》;全文 * |
"一种垂直型恒流二极管的研究与设计";张康;《中国优秀博硕士学位论文全文数据库 信息科技辑》;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN113114196A (zh) | 2021-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9570647B2 (en) | Avalanche photodiode detector | |
JP6346911B2 (ja) | 半導体基板用集積フォトダイオード | |
Huang et al. | A 10-Gb/s OEIC with Meshed Spatially-Modulated Photo Detector in 0.18-$\mu {\hbox {m}} $ CMOS Technology | |
Iiyama et al. | Hole-Injection-Type and Electron-Injection-Type Silicon Avalanche Photodiodes Fabricated by Standard 0.18-$\mu $ m CMOS Process | |
CN108538865B (zh) | 一种硅基三光电探测器 | |
US8062919B2 (en) | Monolithic silicon-based photonic receiver | |
US10056518B2 (en) | Active photonic device having a Darlington configuration | |
US7592651B2 (en) | Low dark current photodiode for imaging | |
US20090261441A1 (en) | Optical semiconductor device | |
CN113114196B (zh) | 一种光电放大集成三极管芯片 | |
Shimotori et al. | Characterization of APDs fabricated by 0.18 μm CMOS process in blue wavelength region | |
WO2023116035A1 (zh) | 感光电路结构和光学器件 | |
US20040036146A1 (en) | Phototransistor device with fully depleted base region | |
US5942749A (en) | Photodetector having means for processing optical input signals | |
CN115173956B (zh) | 光电探测接收机 | |
US10854769B2 (en) | Active photonic device having a darlington configuration with feedback | |
Shimotori et al. | Optimizing interdigital electrode spacing of CMOS APD for 10 Gb/s application | |
CN112635453A (zh) | 一种光电探测器结构 | |
JP2011082513A (ja) | シリコン光検出モジュール | |
JP2006295216A (ja) | pin型受光素子およびpin型受光素子の製造方法 | |
WO2021203458A1 (zh) | 智能高灵敏光耦隔离芯片传感前端用的光电雪崩二极管 | |
JP4459472B2 (ja) | 光検出器 | |
CN118156320A (zh) | 应用于光耦接收端的光电二极管 | |
KR20220153360A (ko) | 에벌런치 광 검출기 | |
CN117200899A (zh) | 一种基于pin型光电探测器的可见光通信全差分光电集成接收机 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |