CN203733798U - 一种可调恒流源集成芯片 - Google Patents

Abstract

本实用新型涉及一种可调恒流源集成芯片，它包括作为N^-掺杂区的单晶硅N^-型抛光片，在所述N^-掺杂区的背面设置有N⁺重掺杂区，在所述N^-掺杂区的正面设置有三极管Q2、恒流二极管CRD、三极管Q1和电阻R，所述电阻R的N⁺掺杂区的一端与三极管Q2的N⁺掺杂区相连，同时作为恒流源集成芯片的阴极，另一端分别与三极管Q1的N⁺掺杂区、三极管Q2的P掺杂区相连；所述三极管Q1的P掺杂区分别与恒流二极管CRD的P掺杂区、三极管Q2的P掺杂区、三极管Q2的N掺杂区相连；所述恒流二极管CRD的N掺杂区分别与恒流二极管CRD的P掺杂区、第二N⁺掺杂区相连；所述N⁺重掺杂区作为恒流源集成芯片的阳极。

Description

一种可调恒流源集成芯片

技术领域

本实用新型涉及一种集成芯片，特别涉及一种可调恒流源集成芯片。属于集成芯片技术领域。

背景技术

恒流源是能够向负载提供恒定电流的电源，广泛用于电子线路中，特别是近年来的LED照明的兴起，其恒流驱动方案更是推动了低成本、高可靠的恒流源器件发展。目前按照恒流源电路主要组成器件的不同，可分为三类：晶体管恒流源（参见图6）、结型场效应管恒流源（参见图7）、集成运放恒流源。三种方案有各自不同的优缺点，晶体管恒流源恒流电流可调，但动态电阻相对较小，恒流性能较差；场效应恒流管恒流性能较好，但芯片面积利用率低（恒流电流大小与芯片面积比），恒流电流不可调，芯片成品率低（对制造工艺的工艺水平要求较高）；集成运放恒流源虽然性能较好，但制造工艺复杂，成本较高，并且晶体管恒流源与集成运放恒流源通常为独立元器件组成的电路，可靠性相对较低。

发明内容

本实用新型的目的在于克服上述不足，提供一种可调恒流源集成芯片及制造方法，提高恒流性能，实现恒流电流大小的线性调整，同时制造工艺相对简单，且因各组件均集成在一枚芯片上，因此实现了高可靠性、低成本。

本实用新型的目的是这样实现的：一种可调恒流源集成芯片，它包括作为N^- 掺杂区的硅衬底单晶N^-型抛光片；在所述N^- 掺杂区的背面设置有N⁺重掺杂区；在所述N^- 掺杂区的正面设置有三极管Q2的第一P^-掺杂区与恒流二极管CRD的第二P^-掺杂区；在所述第一P^-掺杂区上掺杂形成第一N掺杂区，在所述第二P^-掺杂区上掺杂形成述第二N掺杂区；在所述第一N掺杂区上形成第一P掺杂区，在第一P^-掺杂区上形成第二P掺杂区，在所述第二P^-掺杂区上形成第三P掺杂区和第四P掺杂区，在硅衬底的N^-掺杂区上分别形成三极管Q1的第五P掺杂区与电阻R的第六P掺杂区；在所述第一P掺杂区上形成第一N⁺掺杂区，在硅衬底的N^-掺杂区上形成第二N⁺掺杂区，在第五P掺杂区上形成第三N⁺掺杂区，在电阻R的第六P掺杂区上形成第四N⁺掺杂区；所述电阻R的第四N⁺掺杂区的一端与第一N⁺掺杂区相连，同时作为恒流源集成芯片的阴极；所述第四N⁺掺杂区的另一端分别与第三N⁺掺杂区、第一P掺杂区相连；所述第五P掺杂区分别与第四P掺杂区、第二P掺杂区、第一N掺杂区相连；所述第二N掺杂区分别与第三P掺杂区、第二N⁺掺杂区相连；所述N⁺ 重掺杂区作为恒流源集成芯片的阳极。

对掺杂区的掺杂类型N、P型进行互换，即N型变为P型，P型变为N型，所述硅衬底正面为阳极，背面为阴极。

在所述电阻R正面SiO₂薄膜上设置有一多晶硅条，使得多晶硅条形成电阻R，采用多晶硅电阻可以方便的调节其电阻阻值的温度特性。

与现有技术相比，本实用新型具有以下有益效果：

1、常规的晶体管恒流源，其三极管Q1基极驱动采用电阻驱动方案，由于电阻电流与电压的线性关系，使得恒流电流调整电阻R1上的电压钳位效果不佳，使得恒流特性较差，另一方面三极管Q1的基极驱动电阻R2上的电阻电流更进一步的使得恒流特性变差；而在本发明中，三极管Q1基极驱动采用了电流较小的恒流二极管CRD进行驱动，由于恒流二极管本身电流固定不变，因此电流调整电阻R1上的电压钳位效果较佳，恒流二极管自身的恒流电流也不会对总的恒流动态电阻产生不利影响，因此本发明采用的电路方案具有更大的恒流动态电阻，恒流特性更好。

2、本发明的恒流电流大小基本由电阻R的阻值大小决定，因此可通过调整阻值的大小调整恒流电流大小，并且可通过外接电阻与电阻R并联的方式改变阻值大小，从而实现对恒流电流大小的线性调整，这是常规结型场效应恒流二极管所不具备的能力。

附图说明

图1为本实用新型中实施例一涉及的一种可调恒流源集成芯片的结构示意图。

图2为本实用新型中实施例一涉及的一种可调恒流源集成芯片的应用示意图。

图3为本实用新型中实施例二涉及的一种可调恒流源集成芯片的结构示意图。

图4为本实用新型中实施例三涉及的一种可调恒流源集成芯片的结构示意图。

图5为本实用新型一种可调恒流源集成芯片的电路原理图。

图6为典型晶体管恒流源电路原理图。

图7为典型结型场效应恒流源剖面结构图。

其中： 

N^- 掺杂区1

N⁺重掺杂区2

第一P^-掺杂区3

第二P^-掺杂区4

第一N掺杂区5

第二N掺杂区6

第一P掺杂区7

第二P掺杂区8

第三P掺杂区9

第四P掺杂区10

第五P掺杂区11

第六P掺杂区12

第一N⁺掺杂区13

第二N⁺掺杂区14

第三N⁺掺杂区15

第四N⁺掺杂区16

多晶硅条17。

具体实施方式

实施例一：

参见图1、图2、图5，本实用新型涉及一种可调恒流源集成芯片，它包括作为N^- 掺杂区1的单晶硅N^-型抛光片；在所述N^- 掺杂区1的背面设置有N⁺重掺杂区2；在所述N^- 掺杂区1的正面设置有三极管Q2的第一P^-掺杂区3与恒流二极管CRD的 第二P^-掺杂区4；在所述第一P^-掺杂区3上掺杂形成第一N掺杂区5，在所述第二P^-掺杂区4上掺杂形成述第二N掺杂区6；在所述第一N掺杂区5上形成第一P掺杂区7，在第一P^-掺杂区3上形成第二P掺杂区8，在所述第二P^-掺杂区4上形成第三P掺杂区9和第四P掺杂区10，在硅衬底的N^-掺杂区1上分别形成三极管Q1的第五P掺杂区11与电阻R的第六P掺杂区12；在所述第一P掺杂区7上形成第一N⁺掺杂区13，在硅衬底的N^-掺杂区1上形成第二N⁺掺杂区14，在第五P掺杂区11上形成第三N⁺掺杂区15，在电阻R的第六P掺杂区12上形成第四N⁺掺杂区16；所述电阻R的第四N⁺掺杂区16的一端与第一N⁺掺杂区13相连，同时作为恒流源集成芯片的阴极；所述第四N⁺掺杂区16的另一端分别与第三N⁺掺杂区15、第一P掺杂区7相连；所述第五P掺杂区11分别与第四P掺杂区10、第二P掺杂区8、第一N掺杂区5相连；所述第二N掺杂区6分别与第三P掺杂区9、第二N⁺掺杂区14相连；所述N⁺ 重掺杂区2作为恒流源集成芯片的阳极。

实施例二、如图3所示，本实施例与实施例一的区别在于，对掺杂区掺杂类型N、P型进行互换，即N型变为P型，P型变为N型，结构上仍然相同，最终实现的功能也相同，只是相应的电极极性相反，即N^-掺杂区硅衬底的正面为阳极，背面为阴极。

实施例三、如图4所示，本实例与实例一及实例二的主要区别为，对其中的组件电阻R采用的是多晶硅电阻，而实例一及实例三采用的是硅N阱或者P阱电阻，采用多晶硅电阻，可以方便的调节其电阻阻值的温度特性，从而最终获得符合要求的恒流源恒流温度特性。具体区别为，在所述电阻R正面的多晶硅薄膜上设置有一多晶硅条，使电阻R形成多晶硅电阻。

Claims (3)

1.一种可调恒流源集成芯片，其特征在于它包括作为N^- 掺杂区（1）的单晶硅N^-型抛光片，在所述N^- 掺杂区（1）的背面设置有N⁺重掺杂区（2），在所述N^- 掺杂区（1）的正面设置有三极管Q2的第一P^-掺杂区（3）与恒流二极管CRD的 第二P^-掺杂区（4），在所述第一P^-掺杂区（3）上掺杂形成第一N掺杂区（5），在所述第二P^-掺杂区（4）上掺杂形成述第二N掺杂区（6），在所述第一N掺杂区（5）上形成第一P掺杂区（7），在第一P^-掺杂区（3）上形成第二P掺杂区（8），在所述第二P^-掺杂区（4）上形成第三P掺杂区（9）和第四P掺杂区（10），在硅衬底的N^-掺杂区（1）上分别形成三极管（Q1）的第五P掺杂区（11）与电阻R的第六P掺杂区（12），在所述第一P掺杂区（7）上形成第一N⁺掺杂区（13）；在硅衬底的N^-掺杂区（1）上形成第二N⁺掺杂区（14）；在第五P掺杂区（11）上形成第三N⁺掺杂区（15）；在电阻R的第六P掺杂区（12）上形成第四N⁺掺杂区（16），所述电阻R的第四N⁺掺杂区（16）的一端与第一N⁺掺杂区（13）相连，同时作为恒流源集成芯片的阴极；所述第四N⁺掺杂区（16）的另一端分别与第三N⁺掺杂区（15）、第一P掺杂区（7）相连；所述第五P掺杂区（11）分别与第四P掺杂区（1210）、第二P掺杂区（8）、第一N掺杂区（5）相连；所述第二N掺杂区（6）分别与第三P掺杂区（9）、第二N⁺掺杂区（14）相连；所述N⁺ 重掺杂区（2）作为恒流源集成芯片的阳极。

2.  根据权利要求1所述的一种可调恒流源集成芯片，其特征在于对掺杂区掺杂类型N、P型进行互换，即N型变为P型，P型变为N型，所述硅衬底的正面为阳极，背面为阴极。

3.  根据权利要求1或2所述的一种可调恒流源集成芯片，其特征在于在所述电阻R正面的SiO₂薄膜氧化层上设置有一多晶硅条（17），使得多晶硅条形成电阻R。