CN113113442A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN113113442A
CN113113442A CN202110007346.4A CN202110007346A CN113113442A CN 113113442 A CN113113442 A CN 113113442A CN 202110007346 A CN202110007346 A CN 202110007346A CN 113113442 A CN113113442 A CN 113113442A
Authority
CN
China
Prior art keywords
electrode
bank
emitting element
light emitting
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110007346.4A
Other languages
English (en)
Inventor
裵水斌
金善一
赵晟原
吕伦钟
丁有光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113113442A publication Critical patent/CN113113442A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置及其制造方法。所述显示装置包括基底和位于基底上的显示元件层。显示元件层包括：第一电极和第二电极，沿着第一方向延伸并且在第二方向上彼此间隔开；以及发光元件，电连接到第一电极和第二电极。第一电极具有朝向第二电极凸出的第一凸出部分和在远离第二电极的方向上凹进的第一凹进部分，第二电极具有朝向第一电极凸出的第二凸出部分和在远离第一电极的方向上凹进的第二凹进部分。基于在第一电极与第二电极之间沿第一方向延伸的虚拟延长线，发光元件包括分别靠近第一凹进部分和第二凹进部分的第一发光元件和第二发光元件。

Description

显示装置及其制造方法
本申请要求于2020年1月9日在韩国知识产权局提交的第10-2020-0003374号韩国专利申请的优先权和权益，该韩国专利申请的全部内容出于所有目的通过引用包含于此，如同在此充分阐述的一样。
技术领域
本发明的示例实施例的方面总体上涉及一种显示装置及其制造方法。
背景技术
发光二极管(在下文中，被称为LED)即使在恶劣的环境条件下也具有相对良好的耐久性，并且在寿命和亮度方面也具有优异的性能。近来，已经进行了将LED应用于各种显示装置的研究。
已经研究了用于制造具有无机晶体结构(例如，其中生长氮化物半导体的结构)的超小棒状LED(例如，具有棒状形状的LED)的技术，所述超小棒状LED具有微米级(例如，约1μm至约100μm)或纳米级(例如，约1nm至约100nm)的尺寸。例如，棒状LED可以被制造成具有足够小的尺寸以构造(例如，形成或被包括在)自发光显示装置的像素。
在本背景技术部分中公开的上面的信息仅用于促进对本发明的背景技术的理解，因此，它可能包含不构成对本领域普通技术人员而言已经知晓的现有技术的信息。
发明内容
本发明的实施例提供了一种具有发光元件的优异的对准的显示装置及该显示装置的制造方法。
本发明的实施例提供了一种显示装置，该显示装置包括基底和位于基底一个表面上的显示元件层。显示元件层包括：第一电极和第二电极，沿着第一方向延伸并且在与第一方向不同的第二方向上彼此间隔开；以及发光元件，电连接到第一电极和第二电极。第一电极具有在平面图中朝向第二电极凸出的第一凸出部分和在远离第二电极的方向上凹进的第一凹进部分，第二电极具有在平面图中朝向第一电极凸出的第二凸出部分和在远离第一电极的方向上凹进的第二凹进部分。基于在第一电极与第二电极之间沿第一方向延伸的虚拟延长线，发光元件包括靠近第一凹进部分的第一发光元件和靠近第二凹进部分的第二发光元件。
第一凹进部分和第二凹进部分可以沿着第一方向交替地布置，第一凸出部分和第二凸出部分可以沿着第一方向交替地布置。
第一凸出部分可以面对第二凹进部分，第二凸出部分可以面对第一凹进部分。
第一发光元件可以位于第一凹进部分与第二凸出部分之间，第二发光元件可以位于第二凹进部分与第一凸出部分之间。
显示元件层还可以包括：第一接触电极，将第一电极电连接到发光元件；以及第二接触电极，将第二电极电连接到发光元件。
第一接触电极与第一发光元件叠置的位置处的面积可以比第二接触电极与第一发光元件叠置的位置处的面积大。
第一接触电极与第二发光元件叠置的位置处的面积可以比第二接触电极与第二发光元件叠置的位置处的面积小。
显示元件层还可以包括位于基底上的第一堤和第二堤，第一堤和第二堤沿着第一方向延伸，并且沿着第二方向彼此间隔开。第一电极可以位于第一堤上，第二电极可以位于第二堤上。
第一堤可以具有在平面图中朝向第二堤凸出的第一堤凸出部分和在远离第二堤的方向上凹进的第一堤凹进部分，第二堤可以具有在平面图中朝向第一堤凸出的第二堤凸出部分和在远离第一堤的方向上凹进的第二堤凹进部分。
第一凸出部分可以与第一堤凸出部分叠置并且可以具有与第一堤凸出部分的平面形状对应的形状，第一凹进部分可以与第一堤凹进部分叠置并且可以具有与第一堤凹进部分的平面形状对应的形状。第二凸出部分可以与第二堤凸出部分叠置并且可以具有与第二堤凸出部分的平面形状对应的形状，第二凹进部分可以与第二堤凹进部分叠置并且可以具有与第二堤凹进部分的平面形状对应的形状。
显示元件层还可以包括覆盖第一电极和第二电极的绝缘层，发光元件可以位于绝缘层上。
绝缘层可以具有位于第一电极与第二电极之间并且在第三方向上朝向基底凹陷的容纳部分。发光元件可以位于绝缘层的容纳部分上。
在容纳部分处的绝缘层在第三方向上的厚度可以等于或小于第一堤和第二堤在第三方向上的厚度的一半。
第二凹进部分可以具有沿着第一方向而与第一凹进部分交替地布置的第一子凹进部分和面对第一凹进部分的第二子凹进部分。
发光元件还可以包括在第一凹进部分与第二子凹进部分之间的第三发光元件。
第一凸出部分和第二凸出部分可以具有多边形形状或倒圆的弯曲形状。
第一电极和第二电极中的每个可以具有沿着第一方向的至少两个宽度。
第一凸出部分和第二凸出部分可以具有非正方形边界。
第一电极与第二电极之间的区域可以具有沿着第一方向不恒定的宽度。
本发明的实施例提供了一种显示装置的制造方法。该方法包括：在基底上形成第一堤和第二堤，第一堤和第二堤沿着第一方向延伸并且沿着与第一方向不同的第二方向彼此间隔开；在第一堤上形成第一电极，在第二堤上形成第二电极，第一电极具有在平面图中朝向第二电极凸出的第一凸出部分和在远离第二电极的方向上凹进的第一凹进部分，第二电极具有在平面图中朝向第一电极凸出的第二凸出部分和在远离第一电极的方向上凹进的第二凹进部分；在形成第一电极和第二电极之后，在基底上设置发光元件；以及通过向第一电极和第二电极施加对准信号来将发光元件布置在第一电极与第二电极之间。布置的发光元件包括靠近第一凹进部分的第一发光元件和靠近第二凹进部分的第二发光元件。
形成第一堤和第二堤的步骤可以包括：在第一堤中形成在平面图中朝向第二堤凸出的第一堤凸出部分和在远离第二堤的方向上凹进的第一堤凹进部分；以及在第二堤中形成在平面图中朝向第一堤凸出的第二堤凸出部分和在远离第一堤的方向上凹进的第二堤凹进部分。
显示装置的制造方法还可以包括：形成覆盖第一电极和第二电极的绝缘层，以及在第一电极与第二电极之间的绝缘层中形成容纳部分。容纳部分可以在第三方向上朝向基底凹陷。
显示装置的制造方法还可以包括形成将第一电极和发光元件电连接的第一接触电极以及将第二电极和发光元件电连接的第二接触电极。
根据本发明的实施例，提供了一种具有发光元件的优异的对准的显示装置和显示装置的制造方法。
根据本发明的实施例，包括在第一电极中的第一凹进部分和包括在第二电极中的第二凹进部分交替地布置，从而有效地减少未布置的发光元件的数量。
然而，本发明不限于上述方面和特征，并且在不脱离本发明的精神和范围的情况下，可以对本发明的实施例进行各种扩展、改变和/或变化。
附图说明
图1A和图1B分别示出了根据本发明的实施例的发光元件的透视图。
图2A和图2B分别示出了根据本发明的实施例的显示装置的单元发光区域的电路图。
图3示出了根据本发明的实施例的显示装置的俯视图。
图4示出了根据本发明的实施例的显示元件层的俯视图。
图5A示出了沿着图4的线I-I'截取的剖视图，图5B示出了沿着图4的线II-II'截取的剖视图。
图6示出了根据本发明的另一实施例的显示元件层的俯视图。
图7A示出了沿着图6的线III-III'截取的剖视图，图7B示出了沿着图6的线IV-IV'截取的剖视图。
图8示出了根据本发明的另一实施例的显示元件层的俯视图。
图9A示出了沿着图8的线V-V'截取的剖视图，图9B示出了沿着图8的线VI-VI'截取的剖视图。
图10示出了根据本发明的另一实施例的显示元件层的俯视图。
图11A至图11D示出了根据本发明的各种实施例的显示元件层的俯视图。
图12示出了根据本发明的实施例的显示装置的剖视图。
图13A至图13H是顺序地示出根据本发明的实施例的显示装置的制造方法的俯视图。
图14A至图14I是顺序地示出根据图13A至图13H中所示的实施例的显示装置的制造方法的剖视图。
具体实施方式
因为本发明可以以各种形式实施并且可以进行各种修改，所以下面将详细地示出和描述本发明的示例实施例。然而，本发明不限于在此描述的示例实施例，本公开将被理解为包括本发明以及在本发明的精神和范围中的所有改变、等同物和替代物。
在整个公开中，同样的附图标记指示同样的元件。在附图中，为了清楚起见，可以夸大结构、层、组件、开口等的尺寸。
将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，所述元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者也可以存在一个或更多个中间元件或层。当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或层。例如，当第一元件被描述为“结合”或“连接”到第二元件时，第一元件可以直接结合或连接到第二元件，或者第一元件可以经由一个或更多个中间元件间接结合或连接到第二元件。
如在此所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。此外，当描述本发明的实施例时，“可以”的使用指“本发明的一个或更多个实施例”。诸如“……中的至少一个(种/者)”的表述在一列元件之后时修饰整列元件，而不修饰该列中的个别元件。如在此所使用的，术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。如在此所使用的，术语“基本上”、“约”和类似术语被用作近似术语而不被用作程度的术语，并且旨在解释本领域普通技术人员将认识到的在测量值或计算值中的固有变化。
诸如第一、第二等的术语将仅被用于描述各种构成元件、层等，而将不被解释为限制这些构成元件、层等。这些术语仅被用于将一个构成元件、层等与其它构成元件、层等区分开。例如，在不脱离本发明的范围的情况下，第一构成元件可以被称为第二构成元件，类似地，第二构成元件可以被称为第一构成元件。
为了易于描述，在此可以使用诸如“在……之下”、“在……下方”、“下”、“在……上方”、“上”等空间相对术语来描述如图中所示的一个元件或特征与另一(其它)元件或特征的关系。将理解的是，空间相对术语旨在涵盖除了图中所描绘的方位之外的在使用或操作中的装置的不同方位。例如，如果图中的装置被翻转，则被描述为“在”其它元件或特征“下方”或“之下”的元件将被定位为“在”其它元件或特征“上方”或“之上”。因此，术语“在……下方”可以涵盖上方和下方两种方位。装置可以被另外地定位(旋转90度或在其它方位处)，在此所使用的空间相对描述符应该被相应地解释。
在此所使用的术语是出于描述本发明的具体示例实施例的目的，并且不旨在限制本发明的所描述的示例实施例。如在此所使用的，除非上下文另外清楚地指示，否则单数形式“一”和“一个(种/者)”也旨在包括复数形式。还将理解的是，术语“包括”、“包含”、“具有”及其变型等在本说明书中使用时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
在下文中，将参照附图来详细地描述本发明的实施例。
图1A和图1B分别示出了根据本发明的实施例的发光元件的透视图。在图1A和图1B中，示出了圆柱状发光元件LD(例如，具有圆柱体形状的发光元件)，但是本发明不限于此。
参照图1A和图1B，根据本发明的实施例的发光元件LD可以包括第一半导体层11、第二半导体层13和置于第一半导体层11与第二半导体层13之间的活性层12。
例如，发光元件LD可以实施为堆叠体，在堆叠体中第一半导体层11、活性层12和第二半导体层13顺序地彼此堆叠。
根据本发明的实施例，发光元件LD可以具有沿着一个方向延伸的棒形状。当发光元件LD的延伸方向被称为长度方向时，发光元件LD可以沿着长度方向设置有一个端部和另一端部。
在本发明的实施例中，第一半导体层11和第二半导体层13中的一个可以设置在一个端部(例如，第一部分)处，第一半导体层11和第二半导体层13中的另一个可以设置在另一端部(例如，第二部分)处。
发光元件LD不限于图1A和图1B中所示的圆柱状形状，并且可以具有各种合适的形状。例如，发光元件LD可以具有在长度方向上(例如，在长度方向上延伸)是长的(例如，具有大于1的长宽比)的棒状形状或条状形状。在本发明的实施例中，发光元件LD在长度方向上的长度L可以比发光元件LD的直径D(或发光元件LD的剖面的宽度)大。发光元件LD可以包括(或者可以是)例如具有呈在微米级或纳米级上的直径D和/或长度L的超小尺寸的发光二极管。在本发明的实施例中，可以改变(或选择)发光元件LD的尺寸以满足发光元件LD将被应用于其的照明装置或自发光显示装置的要求(或设计条件)。
例如，第一半导体层11可以包括至少一个n型半导体层。例如，第一半导体层11可以包括至少一种半导体材料(诸如InAlGaN、GaN、AlGaN、InGaN、AlN和InN)，并且可以包括掺杂有第一导电掺杂剂(诸如Si、Ge、Sn等)的半导体层。然而，包括在第一半导体层11中的材料不限于此，第一半导体层11可以由各种合适的材料形成(或者可以包括各种合适的材料)。
活性层12形成在第一半导体层11上，并且可以具有单量子阱结构或多量子阱结构。在本发明的各种实施例中，掺杂有导电掺杂剂的覆层可以形成在活性层12的上部和/或下部中。例如，覆层可以被实施为AlGaN层或InAlGaN层。此外，诸如AlGaN和AlInGaN的材料也可以用作(或包括在)活性层12中。
当具有参考电压(例如，预定电压)或更大的电场被施加到发光元件LD的两端(例如，相对端)时，发光元件LD随着电子-空穴对在活性层12中结合而发光。
第二半导体层13设置在活性层12上并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括至少一个p型半导体层。例如，第二半导体层13可以包括至少一种半导体材料(诸如InAlGaN、GaN、AlGaN、InGaN、AlN和InN)，并且可以包括掺杂有第二导电掺杂剂(诸如Mg)的半导体层。然而，包括在第二半导体层13中的材料不限于此，第二半导体层13可以由各种合适的材料形成。
根据本发明的实施例，发光元件LD可以另外包括如上面描述的在第一半导体层11、活性层12和第二半导体层13中的每个的上部和/或下部中的磷光体层、另一活性层、另一半导体层和/或电极。
作为示例，发光元件LD还可以包括设置在第二半导体层13的一个端侧(例如，上表面)处或第一半导体层11的一个端侧(例如，下表面)处的至少一个电极。
例如，参照图1B，发光元件LD还可以包括设置在第二半导体层13的一个端侧处的电极15。电极15可以是欧姆接触电极，但不限于此。在一些实施例中，电极15可以是肖特基接触电极。此外，电极15可以包括金属或金属氧化物。例如，电极15可以包括铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、ITO，并且可以单独使用或组合使用它们的氧化物或合金，但是本发明不限于此。此外，在一些实施例中，电极15可以是基本上透明的或透反射的。因此，由发光元件LD产生的光可以穿过电极15并且可以发射到发光元件LD的外部。
此外，发光元件LD还可以包括绝缘膜14。然而，在一些实施例中，可以省略绝缘膜14，或者绝缘膜14可以被设置为仅覆盖第一半导体层11、活性层12和第二半导体层13中的一些(例如，部分)。
例如，绝缘膜14可以设置在除了发光元件LD的两个端部之外的部分处，使得发光元件LD的两个端部被暴露(例如，被绝缘膜14暴露或通过绝缘膜14被暴露)。
为了便于描述，图1A和图1B示出了其中未示出绝缘膜14的部分(例如，绝缘膜14的部分以剖视图示出)的结构，但是实际上，绝缘膜14可以围绕发光元件LD的整个侧表面(或者在发光元件LD的整个侧表面周围延伸)。
绝缘膜14可以设置为部分地围绕第一半导体层11、活性层12和/或第二半导体层13的外圆周表面。例如，绝缘膜14可以设置为至少围绕活性层12的外圆周表面。此外，当发光元件LD包括电极15时，绝缘膜14可以设置为围绕电极15的外圆周表面的至少部分。
根据本发明的实施例，绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括从由SiO2、Si3N4、Al2O3和TiO2组成的组中选择的一种或更多种绝缘材料，但是绝缘膜14不限于此。各种合适的绝缘材料可以被用于绝缘膜14。
当绝缘膜14设置在发光元件LD上时，活性层12可以不与下面更详细地描述的第一电极和/或第二电极短路。
此外，通过形成绝缘膜14，可以减少或最小化发光元件LD的表层缺陷(例如，发光元件LD中的表面缺陷)，从而改善发光元件LD的寿命和效率。此外，当多个发光元件LD紧密设置时，绝缘膜14可以防止发光元件LD之间的不期望的短路(或减少发光元件LD之间的不期望的短路的发生)。
上面描述的发光元件LD可以用作各种显示装置的发光源。例如，发光元件LD可以用作照明装置或自发光显示装置的光源元件。
图2A和图2B分别示出了根据本发明的实施例的显示装置的单元发光区域的电路图。更详细地，图2A和图2B分别示出了有源发光显示面板的像素的示例。在本发明的实施例中，单元发光区域可以是其中设置有一个子像素的像素区域(例如，单元发光区域可以是一个子像素)。
参照图2A，子像素SP可以包括一个或更多个发光元件LD和连接到发光元件LD以驱动发光元件LD的像素驱动电路144。
发光元件LD的第一电极(例如，阳极)经由像素驱动电路144连接到第一驱动电源VDD，发光元件LD的第二电极(例如，阴极)连接到第二驱动电源VSS。
第一驱动电源VDD和第二驱动电源VSS可以具有不同的电势。例如，与第一驱动电源VDD的电势相比，第二驱动电源VSS可以具有低电势，但是该低电势比发光元件LD的阈值电压大。
发光元件LD中的每个可以发射具有与由像素驱动电路144控制的驱动电流对应的亮度的光。
虽然图2A示出了其中在子像素SP中仅包括一个发光元件LD的实施例，但是本发明不限于此。例如，子像素SP可以包括彼此并联连接的多个发光元件LD。
根据本发明的实施例，像素驱动电路144可以包括第一晶体管T1、第二晶体管T2和存储电容器Cst。然而，像素驱动电路144的结构不限于图2A和图2B中所示的实施例。
第一晶体管(例如，驱动晶体管)T1的第一电极连接到第一驱动电源VDD，第一晶体管(例如，驱动晶体管)T1的第二电极电连接到发光元件LD中的每个的第一电极。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1响应于第一节点N1处的电压来控制供应到发光元件LD的驱动电流的量。
第二晶体管(例如，开关晶体管)T2的第一电极连接到数据线DL，第二晶体管(例如，开关晶体管)T2的第二电极连接到第一节点N1。这里，第二晶体管T2的第一电极和第二电极是不同的电极，例如，当第一电极是源电极时，第二电极是漏电极。此外，第二晶体管T2的栅电极连接到扫描线SL。
当从扫描线SL供应具有第二晶体管T2以其可以导通的电压(例如，低电压)的扫描信号时，第二晶体管T2导通以使数据线DL和第一节点N1电连接。在这种情况下，对应帧的数据信号被供应到数据线DL，因此，数据信号被传输到第一节点N1。传输到第一节点N1的数据信号被充入存储电容器Cst中。
存储电容器Cst的一个电极连接到第一驱动电源VDD，存储电容器Cst的另一电极连接到第一节点N1。存储电容器Cst充入与供应到第一节点N1的数据信号对应的电压，并且保持充入的电压直到供应下一帧的数据信号为止。
为了方便，图2A中所示的像素驱动电路144被示出为具有相对简单的结构，在该结构中，第二晶体管T2在子像素SP内部传输数据信号，存储电容器Cst存储数据信号，并且提供将与数据信号对应的驱动电流供应到发光元件LD的第一晶体管T1。
然而，本发明不限于此，像素驱动电路144的结构可以进行各种改变。例如，像素驱动电路144可以另外包括至少一个晶体管元件(例如，至少一个晶体管)(诸如用于补偿第一晶体管T1的阈值电压的晶体管元件、用于使第一节点N1初始化的晶体管元件和/或用于控制发光元件LD的发光时间的晶体管元件等)，以及其它电路元件(诸如用于提升第一节点N1的电压的升压电容器)。
此外，图2A示出了包括在像素驱动电路144中的晶体管(例如，第一晶体管T1和第二晶体管T2两者)作为p型晶体管，但是本发明不限于此。也就是说，包括在像素驱动电路144中的第一晶体管T1和第二晶体管T2中的至少一个可以是n型晶体管。
参照图2B，根据本发明的实施例，第一晶体管T1和第二晶体管T2可以被实施为n型晶体管。除了由于不同的晶体管类型而对一些构成元件的连接位置(例如，存储电容器Cst的连接位置)的改变之外，图2B中所示的像素驱动电路144的结构和/或操作与图2A中所示的像素驱动电路144的结构和/或操作类似。因此，将省略其详细描述。
图3示出了根据本发明的实施例的显示装置的俯视图。具体地，图3是包括图1A或图1B中所示的发光元件LD作为发光源的显示装置的示意性俯视图。
参照图1A、图1B和图3，根据本发明的实施例的显示装置可以包括基底SUB、设置在基底SUB的一个表面上的像素PXL、设置在基底SUB上以驱动像素PXL的驱动器以及将像素PXL连接到驱动器的布线部(例如，布线)。
根据驱动发光元件LD的方法，显示装置可以是无源矩阵显示装置或有源矩阵显示装置。例如，当显示装置被实施为有源矩阵显示装置时，像素PXL中的每个可以包括用于控制供应到发光元件LD的电流的量的驱动晶体管、用于将数据信号传输到驱动晶体管的开关晶体管等。
其中每个像素PXL被选择性地导通的有源矩阵显示装置提供良好的分辨率、对比度和操作速度，因此已经成为主流。然而，本发明不限于此，其中执行用于每个像素组的光发射的无源矩阵显示装置也可以使用用于驱动发光元件LD的构成元件(例如，下面描述的第一电极和第二电极)。
基底SUB可以具有显示区域DA和非显示区域NDA。显示区域DA可以是其中设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器以及将驱动器和像素PXL连接的布线部的一部分的区域。
像素PXL可以在基底SUB上设置在显示区域DA中。像素PXL中的每个可以设置为多个作为用于显示图像的单元(例如，像素PXL可以与子像素对应，使得多个像素PXL一起形成一个发光单元)。像素PXL可以包括发射白光和/或彩色光的发光元件LD。每个像素PXL可以发射红色、绿色和蓝色中的一种的光，但是本发明不限于此。例如，每个像素PXL可以发射青色、品红色、黄色和白色中的一种的光。
可以设置多个像素PXL，它们可以沿着在第一方向DR1上延伸的列和在与第一方向DR1交叉(例如，与第一方向DR1垂直)的第二方向DR2上延伸的行以矩阵形式布置。然而，像素PXL的布置形式(或构造)没有具体的限制，像素PXL可以以各种合适的形式布置。
驱动器可以通过布线部向每个像素PXL提供信号，因此可以控制像素PXL的驱动。在图3中，为了便于描述，未示出布线部。
驱动器可以包括通过扫描线向像素PXL提供扫描信号的扫描驱动器SDV、通过发光控制线向像素PXL提供发光控制信号的发光驱动器、通过数据线向像素PXL提供数据信号的数据驱动器DDV以及时序控制器。时序控制器可以控制扫描驱动器SDV、发光驱动器和数据驱动器DDV。
根据本发明的实施例的显示装置可以应用于各种电子装置。例如，显示装置可以应用于电视、膝上型计算机、移动电话、智能电话、智能pad(PD)、PMP、PDA、导航装置、各种可穿戴装置(诸如智能手表)等。
图4示出了根据本发明的实施例的显示元件层的俯视图，图5A示出了沿着图4的线I-I'截取的剖视图，图5B示出了沿着图4的线II-II'截取的剖视图。
在图4中，发光元件LD沿着第二方向DR2平行地布置，但是发光元件LD的布置不限于此。例如，发光元件LD可以被布置为在第一电极EL1与第二电极EL2之间相对于第二方向DR2以一定角度(例如，预定角度)倾斜。
如图4至图5B中所示，根据本发明的实施例的显示元件层DPL可以包括设置在基底SUB上的第一堤BNK1和第二堤BNK2、第一电极EL1和第二电极EL2、绝缘层INS、发光元件LD、绝缘图案INSP、第一接触电极CNT1和第二接触电极CNT2。
基底SUB可以是刚性基底或柔性基底。
刚性基底可以包括(或可以是)玻璃基底、石英基底、玻璃陶瓷基底和/或晶体玻璃基底。
柔性基底可以包括(或可以是)包括有机聚合物材料的膜基底和/或塑料基底。例如，柔性基底可以包括聚醚砜(PES)、聚丙烯酸酯、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚芳酯(PAR)、聚酰亚胺(PI)、聚碳酸酯(PC)、三乙酸纤维素(TAC)和乙酸丙酸纤维素(CAP)中的一种。此外，柔性基底可以包括玻璃纤维增强塑料(FRP)。
基底SUB(例如，形成基底SUB的材料)可以在显示装置的制造工艺期间具有对高处理温度的耐受性(例如，耐热性)。在本发明的各种实施例中，基底SUB可以整体地或至少部分地是柔性的(例如，整个基底SUB可以是柔性的或者基底SUB的一个或更多个部分可以是柔性的)。
显示元件层DPL可以包括设置在(例如，形成在)基底SUB上的缓冲层(例如，参见图12)。例如，上面描述的第一堤BNK1和第二堤BNK2、第一电极EL1和第二电极EL2、绝缘层INS、发光元件LD、绝缘图案INSP以及第一接触电极CNT1和第二接触电极CNT2可以设置在缓冲层上。
缓冲层可以防止或基本上防止杂质扩散到发光元件LD中。缓冲层可以是单层，但是在其它实施例中，缓冲层可以是包括两个层或更多个层的多层。当设置多层缓冲层时，各个层可以由相同的材料或不同的材料形成。在一些实施例中，根据基底SUB的材料和处理条件，可以省略缓冲层。
第一电极EL1和第二电极EL2可以设置在基底SUB上以沿着第一方向DR1延伸并且沿着第二方向DR2彼此间隔开。发光元件LD可以电连接到第一电极EL1和第二电极EL2。
如图4至图5B中所示，第一电极EL1可以包括在平面图中朝向第二电极EL2凸出的第一凸出部分VP1(例如，第一凸出部分VP1可以在正第二方向DR2上朝向第二电极EL2突出)以及在与第一凸出部分VP1沿其突出的方向相反的方向上凹进的第一凹进部分CP1(例如，第一凹进部分CP1可以在负第二方向DR2上远离第二电极EL2凹陷)。基于第二方向DR2，第一凸出部分VP1可以在从第一电极EL1朝向第二电极EL2的方向上突出，第一凹进部分CP1可以在从第二电极EL2朝向第一电极EL1的方向上凹进。第一凸出部分VP1和第一凹进部分CP1可以沿着第一方向DR1交替地布置在第一电极EL1上。
此外，第二电极EL2可以包括在平面图中朝向第一电极EL1凸出的第二凸出部分VP2(例如，第二凸出部分VP2可以在负第二方向DR2上朝向第一电极EL1突出)以及在与第二凸出部分VP2沿其突出的方向的相反的方向上凹进的第二凹进部分CP2(例如，第二凹进部分CP2可以在正第二方向DR2上远离第一电极EL1凹陷)。基于第二方向DR2，第二凸出部分VP2可以在从第二电极EL2朝向第一电极EL1的方向上突出，第二凹进部分CP2可以在从第一电极EL1朝向第二电极EL2的方向上凹进。第二凸出部分VP2和第二凹进部分CP2可以沿着第一方向DR1交替地布置在第二电极EL2上。
第一凸出部分VP1和第一凹进部分CP1在第一方向DR1上沿着第一电极EL1交替地布置，第二凸出部分VP2和第二凹进部分CP2在第一方向DR1上沿着第二电极EL2交替地布置。因此，可以在第一电极EL1与第二电极EL2之间改善发光元件LD的对准的程度。
在本发明的实施例中，第一凹进部分CP1和第二凹进部分CP2可以沿着第一方向DR1交替地布置，第一凸出部分VP1和第二凸出部分VP2可以沿着第一方向DR1交替地布置。
参照图4，第一凸出部分VP1可以面对第二凹进部分CP2(例如，第一凸出部分VP1和第二凹进部分CP2可以在第二方向DR2上彼此对准或基本上对准)，第二凸出部分VP2可以面对第一凹进部分CP1(例如，第二凸出部分VP2和第一凹进部分CP1可以在第二方向DR2上彼此对准或基本上对准)。
图4示出了其中彼此面对的第一凹进部分CP1和第二凸出部分VP2的形状彼此对应并且彼此面对的第二凹进部分CP2和第一凸出部分VP1的形状彼此对应的实施例。然而，在其它实施例中，第一凹进部分CP1的形状和第二凸出部分VP2的形状可以彼此不同，第二凹进部分CP2的形状和第一凸出部分VP1的形状可以彼此不同。
如图4中所示，当第一凹进部分CP1和第二凸出部分VP2彼此面对并且对准信号(下面更详细地描述)被施加到第一电极EL1和第二电极EL2时，电场集中在第一凹进部分CP1与第二凸出部分VP2之间，发光元件LD可以有效地布置在第一凹进部分CP1与第二凸出部分VP2之间。
当向第二电极EL2施加对准信号(例如，预定对准信号)时，电场可以集中在第二凸出部分VP2的最突出部分(例如，末端部分)处。例如，电场可以集中在第二凸出部分VP2的拐角部分处。
当向第一电极EL1施加对准信号(例如，预定对准信号)时，电场可以集中在第一凹进部分CP1的最凹进部分处。例如，电场可以集中在第一凹进部分CP1的拐角部分处。在这种情况下，第一凹进部分CP1可以沿着第一方向DR1定位在相邻的第一凸出部分VP1之间，电场可以集中在第一凸出部分VP1的与第一凹进部分CP1相邻的最突出部分处。
因此，当对准信号被施加到第一电极EL1和第二电极EL2时，在彼此面对的第一凹进部分CP1与第二凸出部分VP2之间形成强电场，使得发光元件LD可以有效地布置在第一凹进部分CP1与第二凸出部分VP2之间。此外，因为电场集中在第一凹进部分CP1与第二凸出部分VP2之间，所以可以减少未布置的发光元件LD的数量。结果，可以减少发光元件LD的损耗(例如，未对准和/或无效的发光元件LD的数量)，并且可以增加基底SUB的每单位面积设置的发光元件LD的数量(例如，对准的和/或有效的发光元件LD的数量)。
因为第二凹进部分CP2和第一凸出部分VP1彼此面对，所以当对准信号被施加到第一电极EL1和第二电极EL2时，电场集中在第二凹进部分CP2与第一凸出部分VP1之间，使得发光元件LD可以有效地布置在第二凹进部分CP2与第一凸出部分VP1之间。
当对准信号被施加到第一电极EL1时，电场可以集中在第一凸出部分VP1的最突出部分处。例如，电场可以集中在第一凸出部分VP1的拐角部分处。
当对准信号(例如，预定对准信号)被施加到第二电极EL2时，电场可以集中在第二凹进部分CP2的最凹进部分处。例如，电场可以集中在第二凹进部分CP2的拐角部分处。在这种情况下，第二凹进部分CP2可以沿着第一方向DR1定位在相邻的第二凸出部分VP2之间，电场可以集中在第二凸出部分VP2的与第二凹进部分CP2相邻的最突出部分处。
因此，当对准信号被施加到第一电极EL1和第二电极EL2时，在彼此面对的第二凹进部分CP2与第一凸出部分VP1之间形成强电场，使得发光元件LD可以有效地布置在第二凹进部分CP2与第一凸出部分VP1之间。
在本发明的实施例中，发光元件LD可以设置在第一电极EL1与第二电极EL2之间。如图4至图5B中所示，可以在第一电极EL1与第二电极EL2之间设定在第一方向DR1上延伸的虚拟延长线EXL。虚拟延长线EXL可以穿过基于第二方向DR2的在第一堤BNK1与第二堤BNK2之间的半点(例如，可穿过第一堤BNK1与第二堤BNK2之间的中途)。在其它情况下，虚拟延长线EXL可以被设定为沿着绝缘图案INSP的中心部分在第一方向DR1上延伸。
发光元件LD可以包括基于虚拟延长线EXL设置为靠近第一凹进部分CP1(例如，在第二方向DR2上与第一凹进部分CP1对准)的第一发光元件LD1，以及设置为靠近第二凹进部分CP2(例如，在第二方向DR2上与第二凹进部分CP2对准)的第二发光元件LD2。
基于第二方向DR2，第一发光元件LD1的一个端部可以定位成与第一凹进部分CP1相邻，第二发光元件LD2的一个端部可以定位成与第二凹进部分CP2相邻。参照图4，在平面图中，第一发光元件LD1的一个端部可以被容纳在第一凹进部分CP1中(例如，可以布置在第一凸出部分VP1中的相邻的第一凸出部分之间并且与第一凹进部分CP1对准)，第二发光元件LD2的一个端部可以被容纳在第二凹进部分CP2中(例如，可以布置在第二凸出部分VP2中的相邻的第二凸出部分之间并且与第二凹进部分CP2对准)。
在本发明的实施例中，第一发光元件LD1可以设置在第一凹进部分CP1与第二凸出部分VP2之间，第二发光元件LD2可以设置在第二凹进部分CP2与第一凸出部分VP1之间。
如图4至图5B中所示，基于第二方向DR2，第一发光元件LD1的一个端部可以与第一凹进部分CP1相邻，第一发光元件LD1的另一端部可以与第二凸出部分VP2相邻。此外，基于第二方向DR2，第二发光元件LD2的一个端部可以与第二凹进部分CP2相邻，第二发光元件LD2的另一端部可以与第一凸出部分VP1相邻。
在图4中，示出了两个第一发光元件LD1设置在第一凹进部分CP1与第二凸出部分VP2之间，一个第二发光元件LD2设置在第一凸出部分VP1与第二凹进部分CP2之间，但是第一发光元件LD1和第二发光元件LD2的数量不限于此。例如，一个第一发光元件LD1可以设置在第一凹进部分CP1与第二凸出部分VP2之间，两个第二发光元件LD2可以设置在第一凸出部分VP1与第二凹进部分CP2之间。此外，三个或更多个第一发光元件LD1可以设置在第一凹进部分CP1与第二凸出部分VP2之间，三个或更多个第二发光元件LD2可以设置在第一凸出部分VP1与第二凹进部分CP2之间。设置在第一凹进部分CP1与第二凸出部分VP2之间的第一发光元件LD1的数量以及设置在第一凸出部分VP1与第二凹进部分CP2之间的第二发光元件LD2的数量根据显示装置的分辨率而被不同地设置。
在本发明的各种实施例中，显示元件层DPL可以包括设置在基底SUB上的第一堤BNK1和第二堤BNK2。
如图4中所示，第一堤BNK1和第二堤BNK2可以设置在基底SUB上以沿着第一方向DR1延伸，并且可以沿着第二方向DR2彼此间隔开。第一堤BNK1和第二堤BNK2可以分隔单元发光区域。
在基底SUB上彼此相邻的第一堤BNK1和第二堤BNK2可以沿着第二方向DR2彼此间隔开。例如，在基底SUB上彼此相邻的两个第一堤BNK1和第二堤BNK2可以间隔大于发光元件LD的长度。
第一堤BNK1和第二堤BNK2可以包括由无机材料制成的无机绝缘膜或者由有机材料制成的有机绝缘膜。在一些实施例中，第一堤BNK1和第二堤BNK2可以是单层(或单膜)有机绝缘膜和/或单层(或单膜)无机绝缘膜，但是本发明不限于此。在一些实施例中，第一堤BNK1和第二堤BNK2可以是其中至少一个或更多个有机绝缘膜和至少一个或更多个无机绝缘膜彼此堆叠的多层膜。然而，第一堤BNK1和第二堤BNK2的材料不限于上述实施例材料，在一些实施例中，第一堤BNK1和第二堤BNK2可以包括导电材料。
第一堤BNK1和第二堤BNK2可以具有呈沿着第三方向DR3朝向其上部变窄的宽度的梯形剖面，但是第一堤BNK1和第二堤BNK2不限于此。作为另一示例，第一堤BNK1和第二堤BNK2可以具有诸如半圆形或半椭圆形的曲面，并且剖面具有朝向其上部变窄的宽度。在本发明中，不具体地限制第一堤BNK1和第二堤BNK2的形状和/或斜率，并且可以对它们进行各种适当地改变。
堤图案可以设置在每个像素PXL的像素区域的外围区域中。
堤图案可以围绕包括在像素PXL中的每个的像素区域中的外围区域的至少一侧(或可以在包括在像素PXL中的每个的像素区域中的外围区域的至少一侧的周围延伸)。堤图案是分别限定(或分隔)每个像素PXL和与所述像素PXL相邻的像素PXL的发光区域的结构，例如，堤图案可以是像素限定层。堤图案可以被构造为包括光阻挡材料和/或反射材料，以防止或基本上防止在每个像素PXL内和相邻像素PXL之间发生光泄漏。在一些实施例中，反射材料层可以形成在堤图案上以进一步改善每个像素PXL的光发射(或光提取)效率。在一些实施例中，堤图案可以与第一堤BNK1和第二堤BNK2形成在不同的层中或同一层中。
参照图4至图5B，第一电极EL1可以设置在第一堤BNK1上，第二电极EL2可以设置在第二堤BNK2上。在这种情况下，第一电极EL1可以具有与第一堤BNK1的倾斜度对应的形状，第二电极EL2可以具有与第二堤BNK2的倾斜度对应的形状。例如，第一电极EL1和第二电极EL2中的每个可以包括与第一堤BNK1和第二堤BNK2对应的突出部分以及与基底SUB对应的平坦部分。
在本发明的各种实施例中，第一电极EL1和第二电极EL2可以是反射电极。当第一电极EL1和第二电极EL2是反射电极时，它们可以在从基底SUB朝向显示元件层DPL的方向上(例如，在前表面方向上)引导从发光元件LD发射的光。
第一堤BNK1和第二堤BNK2以及第一电极EL1和第二电极EL2中的每个可以用作在期望的方向上引导由发光元件LD发射的光以改善显示装置的光效率的反射构件。例如，第一堤BNK1和第二堤BNK2以及第一电极EL1和第二电极EL2中的每个可以用作反射构件，以通过在显示装置的前表面方向上(例如，在图像显示方向上)引导从发光元件LD发射的光来改善发光元件LD的发光效率。
当第一电极EL1和第二电极EL2是反射电极时，它们可以包括具有高的光反射率的导电材料。具有高的光反射率的导电材料的示例包括金属，诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti和它们的合金。
在一些实施例中，第一电极EL1和第二电极EL2中的每个可以包括透明导电材料。透明导电材料可以包括导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和氧化铟锡锌(ITZO))、导电聚合物(诸如PEDOT)等。当第一电极EL1和第二电极EL2中的每个包括透明导电材料时，可以另外包括由不透明金属制成(或包括不透明金属)的单独的导电层，用于在显示装置的前表面方向(例如，图像显示方向)上反射从发光元件LD发射的光。然而，第一电极EL1和第二电极EL2中的每个的材料不限于上面描述的材料。
在本发明的各种实施例中，显示元件层DPL可以包括覆盖第一电极EL1和第二电极EL2的绝缘层INS。例如，绝缘层INS可以设置在基底SUB的其上设置有第一堤BNK1和第二堤BNK2以及第一电极EL1和第二电极EL2的一个表面上。因为第一电极EL1和第二电极EL2被绝缘层INS覆盖，所以第一电极EL1和第二电极EL2可以不被从外部引入的静电影响。
绝缘层INS可以包括有机绝缘膜、无机绝缘膜或设置在无机绝缘膜上的有机绝缘膜。无机绝缘膜可以包括金属氧化物(诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)和氧化铝(AlOx))中的至少一种。有机绝缘膜可以包括能够透射光的有机绝缘材料。有机绝缘膜可以是例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
在本发明的各种实施例中，绝缘层INS可以形成为(或者可以包括)保护发光元件LD免受每个像素PXL的像素电路层的影响的无机绝缘膜，但是本发明不限于此。在一些实施例中，绝缘层INS可以形成为(或者可以包括)使发光元件LD的支撑表面平坦(例如，平坦化)的有机绝缘膜。
发光元件LD可以在第一电极EL1与第二电极EL2之间设置在绝缘层INS上。例如，发光元件LD可以与第一电极EL1和第二电极EL2设置在不同的层上。在本发明的实施例中，每个发光元件LD的长度(见图1A和图1B中的“L”)可以是约1μm至约10μm。例如，每个发光元件LD的长度L可以是约3.5μm至约4.5μm，但是本发明不必限于此，每个发光元件LD的长度L和直径(见图1A和图1B中的“D”)可以变化以满足发光元件LD将应用于其的显示装置的要求。
当每个发光元件LD的长度L是约3.5μm至4.5μm时，第一电极EL1和第二电极EL2之间的设置在布置有发光元件LD的位置处的间隔(或区域)可以与每个发光元件LD的长度L相同或大于每个发光元件LD的长度L。例如，第一电极EL1的第一凸出部分VP1与第二电极EL2的第二凹进部分CP2之间的间隔可以与每个发光元件LD的长度L相同或比每个发光元件LD的长度L大约0.5μm。
在本发明的实施例中，“形成和/或设置在同一层上”表示在同一工艺中(或在同一工艺期间)形成，“形成和/或设置在另一层上”表示在不同工艺中(或在不同工艺期间)形成。
如图4至图5B中所示，显示元件层DPL可以包括设置在发光元件LD上的绝缘图案INSP。绝缘图案INSP可以防止或基本上防止设置在第一电极EL1与第二电极EL2之间的发光元件LD从布置的位置移动。
绝缘图案INSP可以设置为沿着第一方向DR1延伸。绝缘图案INSP可以与发光元件LD部分地叠置以暴露发光元件LD的一个端部和另一端部。绝缘图案INSP可以由透明绝缘材料制成，使得从发光元件LD发射的光可以无损失地或无实质损失地透射通过绝缘图案INSP。
绝缘图案INSP可以形成为单膜或形成为多膜(例如，形成为多层膜)，并且可以包括包含至少一种无机材料的无机绝缘膜或者包含至少一种有机材料的有机绝缘膜。绝缘图案INSP还可以使布置在每个像素PXL的发光区域中的发光元件LD中的每个固定。
在本发明的实施例中，绝缘图案INSP可以包括无机绝缘膜，该无机绝缘膜保护发光元件LD中的每个的活性层12免受来自外部的氧和湿气的影响。然而，本发明不限于此。根据发光元件LD应用于其的显示装置的设计条件，绝缘图案INSP可以包括包含有机材料的有机绝缘膜。
当在形成绝缘图案INSP之前沿着第三方向DR3在绝缘层INS与发光元件LD之间存在空的间隙(或空间)时，在形成绝缘图案INSP的工艺中可以用绝缘图案INSP填充空的间隙。因此，绝缘图案INSP可以形成为可以填充绝缘层INS与发光元件LD之间的空的间隙的有机绝缘膜。
在本发明的各种实施例中，显示元件层DPL可以包括将第一电极EL1电连接到发光元件LD的第一接触电极CNT1以及将第二电极EL2电连接到发光元件LD的第二接触电极CNT2。
如图5A和图5B中所示，第一接触电极CNT1和第二接触电极CNT2以及发光元件LD可以设置在绝缘层INS上。第一接触电极CNT1和第一电极EL1可以通过穿透绝缘层INS的接触开口(例如，接触孔)彼此连接，第二接触电极CNT2和第二电极EL2可以通过穿透绝缘层INS的另一接触开口(例如，另一接触孔)彼此连接。
在图5A和图5B中，第一接触电极CNT1和第二接触电极CNT2被示出为在绝缘层INS上设置在同一层中，但是在其它实施例中，第一接触电极CNT1和第二接触电极CNT2可以设置在彼此不同的层中。当第一接触电极CNT1和第二接触电极CNT2设置在不同的层中时，单独的绝缘膜可以设置在第一接触电极CNT1与第二接触电极CNT2之间。
第一接触电极CNT1可以设置在发光元件LD的被绝缘图案INSP暴露的一个端部处，第二接触电极CNT2可以设置在发光元件LD的另一端部处。由此，发光元件LD可以电连接到第一电极EL1和第二电极EL2。
此外，第一接触电极CNT1和第二接触电极CNT2也可以设置在绝缘图案INSP上。例如，第一接触电极CNT1和第二接触电极CNT2可以在绝缘图案INSP上彼此间隔开。由于第一接触电极CNT1和第二接触电极CNT2设置在绝缘图案INSP上，所以可以更稳定地固定布置在第一电极EL1与第二电极EL2之间的发光元件LD的位置。
第一接触电极CNT1和第二接触电极CNT2包括各种合适的透明导电材料中的至少一种和/或可以包括ITO、IZO和ITZO，并且可以被实施为基本上透明或透反射的以满足参考光透射率(例如，预定光透射率)。然而，第一接触电极CNT1和第二接触电极CNT2的材料不限于上述实施例的材料，在一些实施例中，第一接触电极CNT1和第二接触电极CNT2可以由各种合适的不透明的导电材料制成。
第一接触电极CNT1和第二接触电极CNT2可以由透明导电材料制成(或者可以包括透明导电材料)，使得从发光元件LD中的每个发射的光可以无损失地或无实质损失地透射。
在本发明的各种实施例中，第一接触电极CNT1的与第一发光元件LD1叠置的面积可以比第二接触电极CNT2的与第一发光元件LD1叠置的面积大。如图4和图5A中所示，第一发光元件LD1可以基于虚拟延长线EXL靠近第一凹进部分CP1设置。因此，第一接触电极CNT1覆盖第一发光元件LD1的一个端部的位置处的面积可以比第二接触电极CNT2覆盖第一发光元件LD1的另一端部的位置处的面积大。
在本发明的各种实施例中，第一接触电极CNT1的与第二发光元件LD2叠置的面积可以比第二接触电极CNT2的与第二发光元件LD2叠置的面积小。
如图4和图5B中所示，第二发光元件LD2可以基于虚拟延长线EXL靠近第二凹进部分CP2设置。因此，第一接触电极CNT1覆盖第二发光元件LD2的一个端部的位置处的面积可以比第二接触电极CNT2覆盖第二发光元件LD2的另一端部的位置处的面积小。
在本发明的各种实施例中，可以对像素PXL中的每个设置上面描述的第一堤BNK1和第二堤BNK2、第一电极EL1和第二电极EL2、发光元件LD、绝缘图案INSP以及第一接触电极CNT1和第二接触电极CNT2。
在本发明的各种实施例中，显示元件层DPL可以包括设置在基底SUB的一个表面上的封装层(例如，包封层)INC，第一电极EL1和第二电极EL2、第一接触电极CNT1和第二接触电极CNT2以及发光元件LD设置在所述一个表面上。封装层INC可以覆盖第一电极EL1和第二电极EL2、第一接触电极CNT1和第二接触电极CNT2以及发光元件LD，以不暴露于外部，从而防止或基本上防止它们被腐蚀。封装层INC可以包括透明绝缘材料以透射光。透明绝缘材料可以包括有机材料和/或无机材料。例如，封装层INC可以由透明导电材料(诸如IZO)制成(或可以包括透明导电材料(诸如IZO))，以减少或最小化从发光元件LD发射并被第一电极EL1和第二电极EL2在显示装置的图像显示方向上反射的光的损失。
在本发明的各种实施例中，覆盖层可以设置在封装层INC上。覆盖层可以是防止或基本上防止氧、湿气等渗透到发光元件LD中的封装层。
图6示出了根据本发明的另一实施例的显示元件层的俯视图。具体地，图6示出了显示元件层DPL的实施例的俯视图，在显示元件层DPL中第一电极EL1和第二电极EL2以与第一堤BNK1和第二堤BNK2的形状对应的形式设置。
图7A示出了沿着图6的线III-III'截取的剖视图，图7B示出了沿着图6的线IV-IV'截取的剖视图。
在根据所示的实施例的显示装置中，将主要描述未在根据上述实施例的显示装置中描述的构造或者与根据上述实施例的显示装置的构造不同的构造，以避免重复描述。在所示的实施例中未特别地描述的部件和/或构造指上面描述的实施例(例如，基本上类似于上面描述的实施例或者与上面描述的实施例中的相同)，相同的附图标记表示相同的构成元件，类似的附图标记表示类似的构成元件。这也适用于下面进一步描述的实施例。
如图6至图7B中所示，根据本发明的实施例的显示元件层DPL可以包括设置在基底SUB上的第一堤BNK1和第二堤BNK2、第一电极EL1和第二电极EL2、绝缘层INS、发光元件LD、绝缘图案INSP、第一接触电极CNT1和第二接触电极CNT2。
在本发明的实施例中，在平面图中，第一堤BNK1可以包括朝向第二堤BNK2凸出(例如，朝向第二堤BNK2突出)的第一堤凸出部分BVP1以及在与第一堤凸出部分BVP1沿其突出的方向相反的方向上凹进(例如，凹陷)的第一堤凹进部分BCP1。基于第二方向DR2，第一堤凸出部分BVP1可以在从第一堤BNK1朝向第二堤BNK2的方向上突出，第一堤凹进部分BCP1可以设置为在从第二堤BNK2朝向第一堤BNK1的方向上凹进。第一堤凸出部分BVP1和第一堤凹进部分BCP1可以沿着第一方向DR1交替地布置在第一堤BNK1中。
此外，在平面图中，第二堤BNK2可以包括朝向第一堤BNK1凸出(例如，朝向第一堤BNK1突出)的第二堤凸出部分BVP2以及在与第二堤凸出部分BVP2沿其突出的方向相反的方向上凹进(例如，凹陷)的第二堤凹进部分BCP2。基于第二方向DR2，第二堤凸出部分BVP2可以在从第二堤BNK2朝向第一堤BNK1的方向上突出，第二堤凹进部分BCP2可以设置为在从第一堤BNK1朝向第二堤BNK2的方向上凹进。第二堤凸出部分BVP2和第二堤凹进部分BCP2可以沿着第一方向DR1交替地布置在第二堤BNK2中。
如图6中所示，第一堤凹进部分BCP1和第二堤凹进部分BCP2可以沿着第一方向DR1交替地布置，第一堤凸出部分BVP1和第二堤凸出部分BVP2可以沿着第一方向DR1交替地布置。此外，第一堤凸出部分BVP1可以面对第二堤凹进部分BCP2(例如，第一堤凸出部分BVP1可以在第二方向DR2上与第二堤凹进部分BCP2对准或基本上对准)，第二堤凸出部分BVP2可以面对第一堤凹进部分BCP1(例如，第二堤凸出部分BVP2可以在第二方向DR2上与第一堤凹进部分BCP1对准或基本上对准)。
在本发明的实施例中，在平面图中，第一电极EL1的形状可以与第一堤BNK1的形状对应，第二电极EL2的形状可以与第二堤BNK2的形状对应。参照图6至图7B，第一电极EL1可以设置在第一堤BNK1上，第二电极EL2可以设置在第二堤BNK2上。
第一电极EL1可以设置在第一堤BNK1上，使得第一凸出部分VP1与第一堤凸出部分BVP1叠置并且具有与第一堤凸出部分BVP1的平面形状对应的形状，第一凹进部分CP1与第一堤凹进部分BCP1叠置并且具有与第一堤凹进部分BCP1的平面形状对应的形状。
第二电极EL2可以设置在第二堤BNK2上，使得第二凸出部分VP2与第二堤凸出部分BVP2叠置并且具有与第二堤凸出部分BVP2的平面形状对应的形状，第二凹进部分CP2与第二堤凹进部分BCP2叠置并且具有与第二堤凹进部分BCP2的平面形状对应的形状。
在本发明的实施例中，发光元件LD可以包括基于虚拟延长线EXL设置成靠近第一凹进部分CP1和第一堤凹进部分BCP1的第一发光元件LD1，以及设置成靠近第二凹进部分CP2和第二堤凹进部分BCP2的第二发光元件LD2。
如图6至图7B中所示，第一发光元件LD1的一个端部可以基于第二方向DR2定位成与第一凹进部分CP1和第一堤凹进部分BCP1相邻，第二发光元件LD2的一个端部可以定位成与第二凹进部分CP2和第二堤凹进部分BCP2相邻。参照图6，在平面图中，第一发光元件LD1的一个端部可以被容纳在第一凹进部分CP1和第一堤凹进部分BCP1中，第二发光元件LD2的一个端部可以被容纳在第二凹进部分CP2和第二堤凹进部分BCP2中。
在本发明的实施例中，第一发光元件LD1可以设置在第一凹进部分CP1与第二凸出部分VP2之间。例如，第一发光元件LD1可以定位在第一堤凹进部分BCP1与第二堤凸出部分BVP2之间。此外，第二发光元件LD2可以设置在第二凹进部分CP2与第一凸出部分VP1之间。例如，第二发光元件LD2可以定位在第二堤凹进部分BCP2与第一堤凸出部分BVP1之间。
如图6至图7B中所示，第一发光元件LD1的一个端部可以基于第二方向DR2与第一凹进部分CP1和第一堤凹进部分BCP1相邻，第一发光元件LD1的另一端部可以基于第二方向DR2与第二凸出部分VP2和第二堤凸出部分BVP2相邻。此外，第二发光元件LD2的一个端部可以基于第二方向DR2与第二凹进部分CP2和第二堤凹进部分BCP2相邻，第二发光元件LD2的另一端部可以基于第二方向DR2与第一凸出部分VP1和第一堤凸出部分BVP1相邻。
图8示出了根据本发明的另一实施例的显示元件层的俯视图，图9A示出了沿着图8的线V-V'截取的剖视图，图9B示出了沿着图8的线VI-VI'截取的剖视图。具体地，图9A和图9B分别示出了包括其中形成有容纳部分AG的绝缘层INS的显示元件层DPL的实施例的剖视图。
如图8至图9B中所示，根据本发明的实施例的显示元件层DPL可以包括设置在基底SUB上的第一堤BNK1和第二堤BNK2、第一电极EL1和第二电极EL2、绝缘层INS、发光元件LD、绝缘图案INSP、第一接触电极CNT1和第二接触电极CNT2。
在本发明的实施例中，绝缘层INS的容纳部分AG可以沿第三方向DR3从显示元件层DPL朝向基底SUB凹陷并且可以设置在第一电极EL1与第二电极EL2之间。发光元件LD可以设置在第一电极EL1与第二电极EL2之间的容纳部分AG上。
在图8中，容纳部分AG被示出为沿着第一方向DR1连续地设置在第一电极EL1与第二电极EL2之间，但是容纳部分AG的形状不限于此。例如，在其它实施例中，容纳部分AG可以包括沿着第一方向DR1彼此间隔开的子容纳部分。在这样的实施例中，第一子容纳部分可以设置在第一凸出部分VP1与第二凹进部分CP2之间，第二子容纳部分可以设置在第一凹进部分CP1与第二凸出部分VP2之间，第一子容纳部分和第二子容纳部分可以沿着第一方向DR1彼此间隔开。
如图9A和图9B中所示，在容纳部分AG处的绝缘层INS的厚度可以比绝缘层INS的其它部分薄。例如，绝缘层INS可以在第一电极EL1与第二电极EL2之间具有厚度梯度。
通过在第一电极EL1与第二电极EL2之间形成容纳部分AG，发光元件LD可以更有效地布置在第一电极EL1与第二电极EL2之间。例如，通过在第一电极EL1和第二电极EL2之间将容纳部分AG设置在绝缘层INS中，在其中布置发光元件LD的工艺期间，发光元件LD可以稳定地定位(例如，预定位)在容纳部分AG中。结果，保留在第一堤BNK1和第二堤BNK2上的未布置的发光元件LD的数量可以减少，更多的发光元件LD可以布置在第一电极EL1与第二电极EL2之间。
在本发明的实施例中，在容纳部分AG处的绝缘层INS在第三方向DR3上的厚度h1可以小于或等于第一堤BNK1和第二堤BNK2的在第三方向DR3上的厚度h2的一半。参照图9A，在容纳部分AG处的绝缘层INS可以具有在第三方向DR3上的厚度h1。通常，在容纳部分AG处的绝缘层INS的厚度h1基于第一堤BNK1的厚度来确定，但是在容纳部分AG处的绝缘层INS的厚度h1可以根据绝缘层INS的沉积厚度和用于形成容纳部分AG的蚀刻工艺的工艺程度(例如，蚀刻深度)来确定。例如，在容纳部分AG处的绝缘层INS的厚度h1可以是约1.5μm至约2μm，但是本发明不必限于此。在一些实施例中，容纳部分AG可以在第一堤BNK1的上表面下方，以改善从设置在容纳部分AG上的每个发光元件LD发射的光的反射率。
容纳部分AG在第二方向DR2上的宽度可以比第一电极EL1的第一凸出部分VP1与第二电极EL2的第二凹进部分CP2之间的间隔小。例如，容纳部分AG在第二方向DR2上的宽度可以比每个发光元件LD的长度(见图1A和图1B中的“L”)大，并且可以比第一电极EL1的第一凸出部分VP1与第二电极EL2的第二凹进部分CP2之间的间隔小。
此外，第一堤BNK1可以具有在第三方向DR3上的厚度h2。在这种情况下，第二堤BNK2的厚度可以等于(或基本上等于)第一堤BNK1的厚度h2。
如上面所描述的，在容纳部分AG处的绝缘层INS的厚度h1等于或小于第一堤BNK1和第二堤BNK2在第三方向DR3上的厚度h2的一半，从而发光元件LD更有效地定位在容纳部分AG中。结果，可以改善第一电极EL1与第二电极EL2之间的发光元件LD的对准的程度，并且可以减少设置在除了第一电极EL1与第二电极EL2之间的区域之外的区域中的发光元件LD的数量。
当第一堤BNK1的厚度h2比第二堤BNK2的厚度小时，在容纳部分AG处的绝缘层INS的厚度h1可以等于或小于第一堤BNK1的厚度h2的一半。
图10示出了根据本发明的另一实施例的显示元件层的俯视图。具体地，图10示出了其中第三发光元件LD3设置在第一凹进部分CP1与第二子凹进部分SCP2-2之间的显示元件层DPL的实施例的俯视图。
参照图10，根据本发明的实施例的显示元件层DPL可以包括设置在基底SUB上的第一堤BNK1和第二堤BNK2、第一电极EL1和第二电极EL2、绝缘层INS、发光元件LD、绝缘图案INSP、第一接触电极CNT1和第二接触电极CNT2。
在本发明的实施例中，第二凹进部分CP2可以包括沿着第一方向DR1而与第一凹进部分CP1交替地布置的第一子凹进部分SCP2-1和设置在第二电极EL2的面对第一凹进部分CP1的局部区域中的第二子凹进部分SCP2-2(例如，第二子凹进部分SCP2-2在第二方向DR2上与第一凹进部分CP1对准或基本上对准)。
第二凸出部分VP2可以包括沿着第一方向DR1设置在第一子凹进部分SCP2-1之间的第一子凸出部分SVP2-1和设置在第一子凹进部分SCP2-1与第二子凹进部分SCP2-2之间的第二子凸出部分SVP2-2。
如图10中所示，因为第二子凹进部分SCP2-2和第二子凸出部分SVP2-2设置在第二电极EL2的面对第一凹进部分CP1的区域中，所以可以改善发光元件LD在第一电极EL1与第二电极EL2之间的对准的程度。
当第二子凹进部分SCP2-2和第二子凸出部分SVP2-2设置在第二电极EL2的面对第一凹进部分CP1的区域中时，第二子凸出部分SVP2-2的在电场集中的位置处的最突出部分(例如，拐角部分)可以进一步设置在面对第一凹进部分CP1的区域中。因此，发光元件LD可以更有效地布置在第一电极EL1的第一凹进部分CP1与第二电极EL2的面对第一凹进部分CP1的区域之间。
发光元件LD可以包括设置在第一凹进部分CP1与第二子凹进部分SCP2-2之间的第三发光元件LD3。参照图10，第一发光元件LD1可以设置在第一凹进部分CP1与第二子凸出部分SVP2-2之间以及在第一凹进部分CP1与第一子凸出部分SVP2-1之间。第二发光元件LD2可以设置在第一凸出部分VP1与第一子凹进部分SCP2-1之间。第三发光元件LD3可以设置在第一凹进部分CP1与第二子凹进部分SCP2-2之间。
图11A至图11D示出了根据本发明的各种实施例的显示元件层的俯视图。具体地，图11A至图11D示出了包括具有各种形状的第一凸出部分VP1和第二凸出部分VP2的显示元件层DPL的实施例的俯视图。
在图11A至图11D中，在平面图中，第一堤BNK1和第二堤BNK2的形状不对应于第一电极EL1和第二电极EL2的形状(例如，与第一电极EL1和第二电极EL2的形状不同)，但是在各种其它实施例中，在平面图中，第一堤BNK1和第二堤BNK2的形状可以与第一电极EL1和第二电极EL2的形状对应。
参照图11A至图11D，根据本发明的实施例的显示元件层DPL可以包括设置在基底SUB上的第一堤BNK1和第二堤BNK2、第一电极EL1和第二电极EL2、绝缘层INS、发光元件LD、绝缘图案INSP、第一接触电极CNT1和第二接触电极CNT2。
第一凸出部分VP1和第二凸出部分VP2可以具有多边形形状或倒圆(或圆形)的弯曲形状。例如，如图4中所示，第一凸出部分VP1和第二凸出部分VP2可以具有四边形形状。如图11A中所示，第一凸出部分VP1和第二凸出部分VP2可以具有M形状。在本实施例中，电场可以集中在作为具有M形状的第一凸出部分VP1和第二凸出部分VP2的最突出部分的顶点上。
参照图11B，第一凸出部分VP1和第二凸出部分VP2可以具有半六边形形状。如图11C中所示，第一凸出部分VP1和第二凸出部分VP2可以具有半圆形形状。此外，如图11D中所示，第一凸出部分VP1和第二凸出部分VP2可以具有倒圆形状。
然而，第一凸出部分VP1和第二凸出部分VP2的形状不限于上述形状并且可以根据显示装置的设计进行各种修改。第一凸出部分VP1和第二凸出部分VP2中的每个可以具有包括不是标准形状的非正方形(或非标准)边界的形状。在这种情况下，包括第一凸出部分VP1的第一电极EL1和包括第二凸出部分VP2的第二电极EL2可以在平面图中沿着延伸方向(例如，延长方向)具有不均匀的宽度。例如，第一电极EL1和第二电极EL2可以沿着延伸方向具有至少两个或更多个宽度(例如，两个或更多个不同的宽度)。在这种情况下，第一电极EL1与第二电极EL2之间的区域(例如，布置有发光元件LD的区域)可以沿着第一电极EL1和第二电极EL2的延伸方向具有至少两个或更多个宽度(例如，不恒定的宽度)。
图12示出了根据本发明的实施例的显示装置的剖视图。具体地，图12示出了包括显示元件层DPL的显示装置的剖视图，在显示元件层DPL中，第一电极EL1和第二电极EL2与第一堤BNK1和第二堤BNK2的形状对应，容纳部分AG在第一电极EL1与第二电极EL2之间形成在绝缘层INS中。
如图12中所示，显示装置可以包括基底SUB、像素电路层PCL和显示元件层DPL。
像素电路层PCL可以包括缓冲层BFL、第一晶体管T1、第二晶体管T2和驱动电压线DVL。
缓冲层BFL可以设置在基底SUB的一个表面(例如，上表面)上。缓冲层BFL可以防止或基本上防止杂质扩散到第一晶体管T1和第二晶体管T2中。缓冲层BFL可以是单层或者可以是包括两个或更多个层的多层。当设置多层缓冲层BFL时，每个层可以由相同的材料或不同的材料形成。在一些实施例中，根据基底SUB的材料和工艺条件，可以省略缓冲层BFL。
第一晶体管T1可以是电连接到发光元件LD以驱动发光元件LD的驱动晶体管。第二晶体管T2可以是电连接到第一晶体管T1以开关第一晶体管T1的开关晶体管。
第一晶体管T1和第二晶体管T2中的每个可以包括半导体层SCL、栅电极GE、源电极SE和漏电极DE。
半导体层SCL可以设置在缓冲层BFL上。半导体层SCL可以包括分别接触对应的源电极SE和漏电极DE的源区和漏区。源区和漏区之间的区域可以是沟道区。半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等制成(或包括多晶硅、非晶硅、氧化物半导体等)的半导体图案。沟道区可以是掺杂有杂质的半导体图案。例如，可以使用n型杂质、p型杂质和其它金属作为杂质。
栅电极GE可以设置在对应的半导体层SCL上，并且第一栅极绝缘膜GI1在栅电极GE与半导体层SCL之间。
包括在第一晶体管T1中的源电极SE和漏电极DE可以通过穿透通过第二栅极绝缘膜GI2和第一栅极绝缘膜GI1的接触开口(例如，接触孔)分别连接到对应的半导体层SCL的源区和漏区。
包括在第二晶体管T2中的源电极SE和漏电极DE可以通过穿透通过第二栅极绝缘膜GI2和第一栅极绝缘膜GI1的接触开口(例如，接触孔)分别连接到对应的半导体层SCL的源区和漏区。
驱动电压线DVL可以设置在层间绝缘层ILD上，但是驱动电压线DVL的位置不限于此。驱动电压线DVL可以连接到第二驱动电源VSS，与驱动电压对应的信号可以从驱动器被供应到驱动电压线DVL。
像素电路层PCL还可以包括覆盖第一晶体管T1和第二晶体管T2的钝化层PSV。钝化层PSV可以具有包括有机绝缘膜、无机绝缘膜和/或设置在无机绝缘膜上的有机绝缘膜的结构。这里，无机绝缘膜可以包括金属氧化物(诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)和氧化铝(AlOx))中的至少一种。有机绝缘膜可以包括能够透射光的有机绝缘材料(例如，透明有机绝缘材料)。有机绝缘膜可以是例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和/或苯并环丁烯树脂中的至少一种。
此外，虽然晶体管T1和T2已经被描述为具有顶栅结构的薄膜晶体管，但是本发明不限于此。在一些实施例中，晶体管T1和T2可以是具有底栅结构的薄膜晶体管。
图12示出了基于虚拟延长线EXL靠近第一凹进部分CP1设置的第一发光元件LD1。在下文中，将主要描述来自发光元件LD之中的第一发光元件LD1。
参照图12，显示元件层DPL可以包括第一堤BNK1和第二堤BNK2、第一电极EL1和第二电极EL2、绝缘层INS、第一发光元件LD1、绝缘图案INSP以及第一接触电极CNT1和第二接触电极CNT2。
第一电极EL1可以设置在第一堤BNK1上，第二电极EL2可以设置在第二堤BNK2上。在本实施例中，第一电极EL1的形状可以与第一堤BNK1的形状对应，第二电极EL2的形状可以与第二堤BNK2的形状对应。
第一电极EL1可以包括沿着第一方向DR1交替地布置的第一凸出部分VP1和第一凹进部分CP1，第二电极EL2可以包括沿着第一方向DR1交替地布置的第二凸出部分VP2和第二凹进部分CP2。
第一堤BNK1可以包括沿着第一方向DR1交替地布置的第一堤凸出部分BVP1和第一堤凹进部分BCP1，第二堤BNK2可以包括沿着第一方向DR1交替地布置的第二堤凸出部分BVP2和第二堤凹进部分BCP2。
第一电极EL1可以设置在第一堤BNK1上，使得第一电极EL1的第一凸出部分VP1与第一堤凸出部分BVP1叠置并且具有与第一堤凸出部分BVP1的平面形状对应的形状，第一电极EL1的第一凹进部分CP1与第一堤凹进部分BCP1叠置并且具有与第一堤凹进部分BCP1的平面形状对应的形状。第二电极EL2可以设置在第二堤BNK2上，使得第二电极EL2的第二凸出部分VP2与第二堤凸出部分BVP2叠置并且具有与第二堤凸出部分BVP2的平面形状对应的形状，第二电极EL2的第二凹进部分CP2与第二堤凹进部分BCP2叠置并且具有与第二堤凹进部分BCP2的平面形状对应的形状。
第一电极EL1和第二电极EL2中的一个可以电连接到包括在像素电路层PCL中的多个晶体管中的至少一个。
例如，第二电极EL2可以通过穿透通过钝化层PSV和层间绝缘层ILD的接触开口电连接到第一晶体管T1的漏电极DE。第一晶体管T1的源电极SE可以电连接到第一驱动电源VDD。因此，第二电极EL2可以从第一晶体管T1接收信号。
第一电极EL1可以通过穿透通过钝化层PSV的接触开口电连接到驱动电压线DVL。驱动电压线DVL可以电连接到第二驱动电源VSS。因此，第一电极EL1可以从驱动电压线DVL接收信号。
绝缘层INS可以设置在钝化层PSV的设置有第一堤BNK1和第二堤BNK2以及第一电极EL1和第二电极EL2的一个表面上。第一发光元件LD1可以设置在绝缘层INS上。绝缘层INS可以具有容纳部分AG，容纳部分AG在第三方向DR3上从显示元件层DPL朝向基底SUB凹陷(例如，容纳部分AG是在第三方向DR3上从显示元件层DPL朝向基底SUB凹陷的凹陷部分)，第一发光元件LD1可以设置在容纳部分AG上。
绝缘图案INSP可以设置在第一发光元件LD1上以固定第一发光元件LD1的位置。第一发光元件LD1的一个端部和另一端部可以被绝缘图案INSP暴露。
第一接触电极CNT1和第二接触电极CNT2可以设置在绝缘层INS上，第一发光元件LD1的被绝缘图案INSP暴露的一个端部可以接触第一接触电极CNT1，第一发光元件LD1的被绝缘图案INSP暴露的另一端部可以接触第二接触电极CNT2。此外，第一接触电极CNT1可以通过穿透通过绝缘层INS的接触开口连接到第一电极EL1，第二接触电极CNT2可以通过穿透通过绝缘层INS的接触开口连接到第二电极EL2。
因此，第一发光元件LD1可以通过第一电极EL1和第二电极EL2接收参考电压(例如，预定电压)。当参考电压或更大(例如，预定电压或更大)的电场被施加到第一发光元件LD1的两个端部时，在电子-空穴对在第一发光元件LD1的活性层12中结合(或复合)的同时，第一发光元件LD1发射光。
此外，因为第一接触电极CNT1连接到第一电极EL1并且第二接触电极CNT2连接到第二电极EL2，所以第一接触电极CNT1和第二接触电极CNT2中的每个的布线电阻减小，从而减小或最小化由于信号延迟引起的发光元件LD的驱动故障。
从第一发光元件LD1的两个端部发射的光可以被第一电极EL1和第二电极EL2反射以被引导在基于第三方向DR3的向上方向(例如，前表面方向)上。
封装层INC可以设置在钝化层PSV上，第一电极EL1和第二电极EL2、第一接触电极CNT1和第二接触电极CNT2以及发光元件LD设置在钝化层PSV上。封装层INC可以覆盖第一电极EL1和第二电极EL2、第一接触电极CNT1和第二接触电极CNT2以及发光元件LD，所以它们不暴露于外部，从而防止或基本上防止它们被腐蚀。
覆盖层可以设置在封装层INC上。覆盖层可以是防止(或基本上防止)氧、湿气等渗透到发光元件LD中的封装层。
图13A至图13H是顺序地示出根据本发明的实施例的显示装置的制造方法的俯视图。具体地，图13A至图13H是顺序地示出显示装置的制造方法的俯视图，在该显示装置中，第一电极EL1和第二电极EL2设置为与第一堤BNK1和第二堤BNK2的形状对应，并且该显示装置包括设置有形成在第一电极EL1与第二电极EL2之间的容纳部分AG的显示元件层DPL。
图14A至图14I是顺序地示出根据本发明的实施例的显示装置的制造方法的剖视图。具体地，图14A至图14I示出了沿着图13A至图13H的线VII-VII'截取的剖视图。
在下文中，将参照图13A至图13H和图14A至图14I顺序地描述根据本发明的实施例的显示装置的制造方法。
如图13A和图14A中所示，可以在基底SUB的一个表面上将第一堤BNK1和第二堤BNK2形成为沿着第一方向DR1延伸并且沿着第二方向DR2彼此间隔开。
参照图13B和图14B，可以在第一堤BNK1中形成在平面图中朝向第二堤BNK2凸出(例如，朝向第二堤BNK2突出)的第一堤凸出部分BVP1和在与第一堤凸出部分BVP1的方向相反的方向上凹进(例如，远离第二堤BNK2且远离第一堤凸出部分BVP1凹陷)的第一堤凹进部分BCP1。此外，可以在第二堤BNK2中形成在平面图中朝向第一堤BNK1凸出(例如，朝向第一堤BNK1突出)的第二堤凸出部分BVP2和在与第二堤凸出部分BVP2的方向相反的方向上凹进(例如，远离第一堤BNK1且远离第二堤凸出部分BVP2凹陷)的第二堤凹进部分BCP2。
通过使用半掩模、狭缝掩模等来执行蚀刻工艺，可以在第一堤BNK1中形成第一堤凸出部分BVP1和第一堤凹进部分BCP1，并且可以在第二堤BNK2中形成第二堤凸出部分BVP2和第二堤凹进部分BCP2。然而，形成第一堤凸出部分BVP1、第二堤凸出部分BVP2、第一堤凹进部分BCP1和第二堤凹进部分BCP2的方法不限于这些示例。
可以沿着第一方向DR1交替地布置第一堤凹进部分BCP1和第二堤凹进部分BCP2，并且可以沿着第一方向DR1交替地布置第一堤凸出部分BVP1和第二堤凸出部分BVP2。此外，第一堤凸出部分BVP1可以面对第二堤凹进部分BCP2(例如，第一堤凸出部分BVP1可以在第二方向DR2上与第二堤凹进部分BCP2对准或基本上对准)，第二堤凸出部分BVP2可以面对第一堤凹进部分BCP1(例如，第二堤凸出部分BVP2可以在第二方向DR2上与第一堤凹进部分BCP1对准或基本上对准)。
在其它实施例中，可以不在第一堤BNK1中形成第一堤凸出部分BVP1和第一堤凹进部分BCP1，并且可以不在第二堤BNK2中形成第二堤凸出部分BVP2和第二堤凹进部分BCP2。然后，可以分别在第一堤BNK1和第二BNK2上形成第一电极EL1和第二电极EL2。在这样的实施例中，可以如图4中所示设置显示元件层DPL。
在下文中，将主要描述如图13B和图14B中所示的其中在第一堤BNK1中形成第一堤凸出部分BVP1和第一堤凹进部分BCP1并且在第二堤BNK2中形成第二堤凸出部分BVP2和第二堤凹进部分BCP2的实施例。
参照图13C和图14C，可以在第一堤BNK1上形成第一电极EL1，并且可以在第二堤BNK2上形成第二电极EL2。在本实施例中，可以在第一堤BNK1上形成第一电极EL1，使得第一电极EL1的形状与第一堤BNK1的形状对应。例如，可以将第一电极EL1形成为具有第一凸出部分VP1，第一凸出部分VP1与第一堤凸出部分BVP1叠置并且具有与第一堤凸出部分BVP1的平面形状对应的形状。也可以将第一电极EL1形成为具有第一凹进部分CP1，第一凹进部分CP1与第一堤凹进部分BCP1叠置并且具有与第一堤凹进部分BCP1的平面形状对应的形状。因此，如图6中所示，可以设置其中第一电极EL1和第二电极EL2的形状分别与第一堤BNK1和第二堤BNK2的形状对应的显示元件层DPL。
例如，可以通过使用具有第一堤BNK1在平面图中的形状的掩模在第一堤BNK1上形成包括第一凹进部分CP1和第一凸出部分VP1的第一电极EL1。
此外，可以将第二电极EL2形成为具有第二凸出部分VP2，第二凸出部分VP2与第二堤凸出部分BVP2叠置并且具有与第二堤凸出部分BVP2的平面形状对应的形状。也可以将第二电极EL2形成为具有第二凹进部分CP2，第二凹进部分CP2与第二堤凹进部分BCP2叠置并且具有与第二堤凹进部分BCP2的平面形状对应的形状。
可以沿着第一方向DR1交替地布置第一凹进部分CP1和第二凹进部分CP2，并且可以沿着第一方向DR1交替地布置第一凸出部分VP1和第二凸出部分VP2。此外，第一凸出部分VP1可以面对第二凹进部分CP2(例如，可以与第二凹进部分CP2对准或基本上对准)，第二凸出部分VP2可以面对第一凹进部分CP1(例如，可以与第一凹进部分CP1对准或基本上对准)。
因为第一凹进部分CP1和第二凸出部分VP2彼此面对并且第二凹进部分CP2和第一凸出部分VP1彼此面对，所以发光元件LD可以有效地布置在第一电极EL1与第二电极EL2之间。例如，因为电场可以集中在第二凹进部分CP2与第一凸出部分VP1之间，所以发光元件LD可以有效地布置在第二凹进部分CP2与第一凸出部分VP1之间。此外，因为强电场可以形成在彼此面对的第一凹进部分CP1与第二凸出部分VP2之间，所以发光元件LD可以有效地布置在第一凹进部分CP1与第二凸出部分VP2之间。
参照图13D和图14D，可以在基底SUB的其上形成有第一堤BNK1和第二堤BNK2以及第一电极EL1和第二电极EL2的一个表面上形成绝缘层INS。第一电极EL1可以覆盖第一堤BNK1，第二电极EL2可以覆盖第二堤BNK2，绝缘层INS可以覆盖第一电极EL1和第二电极EL2。
参照图13D和图14E，可以在绝缘层INS中形成绝缘层INS中的在第三方向DR3上朝向基底SUB凹陷的容纳部分AG。在本实施例中，容纳部分AG可以形成在绝缘层INS的在第一电极EL1与第二电极EL2之间的部分中。例如，可以通过使用狭缝掩模或半色调掩模部分地蚀刻第一电极EL1与第二电极EL2之间的绝缘层INS来形成容纳部分AG。
如图14E中所示，通过在第一电极EL1与第二电极EL2之间在绝缘层INS中形成容纳部分AG，设置在基底SUB上的发光元件LD可以容易地布置在第一电极EL1与第二电极EL2之间。例如，在将对准信号施加到第一电极EL1和第二电极EL2之前，将发光元件LD提前定位(例如，预先定位)在第一电极EL1与第二电极EL2之间，因此，布置发光元件LD的工艺可以更有效。此外，可以减少定位在第一堤BNK1和第二堤BNK2上的发光元件LD的数量；因此，可以降低后续工艺的难度并且可以不污染设备。
在本发明的实施例中，可以将容纳部分AG形成为使得在容纳部分AG处的绝缘层INS在第三方向DR3上的厚度可以等于或小于第一堤BNK1和第二堤BNK2在第三方向DR3上的厚度的一半。因此，可以将发光元件LD更容易地设置在第一电极EL1与第二电极EL2之间。
参照图13E，可以在绝缘层INS上设置发光元件LD。例如，可以通过喷墨印刷法、狭缝涂覆法或者各种其它合适的方法将发光元件LD注入到像素PXL中的每个的发光区域中。例如，可以将发光元件LD与挥发性溶剂混合，并且通过喷墨印刷法或狭缝涂覆法将发光元件LD供应到像素PXL中的每个的发光区域。
例如，可以在绝缘层INS上设置喷墨喷嘴，并且可以通过喷墨喷嘴将其中混合有多个发光元件LD的溶剂注入到像素PXL中的每个的发光区域中。溶剂可以是丙酮、水、乙醇和/或甲苯中的一种或更多种，但本发明不限于此。例如，溶剂可以是墨水或浆糊的形式。将发光元件LD插入到像素PXL中的每个的发光区域中的方法不限于上述实施例，并且可以对插入发光元件LD的方法进行各种改变。
在将发光元件LD注入到像素PXL中的每个的发光区域中之后可以去除溶剂。
参照图13F和图14F，通过将对准信号施加到第一电极EL1和第二电极EL2，在第一电极EL1与第二电极EL2之间布置发光元件LD。
施加到第一电极EL1的第一对准信号和施加到第二电极EL2的第二对准信号可以具有电压差和/或相位差，使得发光元件LD可以布置在第一电极EL1与第二电极EL2之间。例如，第一对准信号和第二对准信号可以具有不同的电压电平。此外，第一对准信号和第二对准信号中的至少一个可以是交流信号，但本发明不限于此。
此外，在布置发光元件LD的同时，可以控制用于形成磁场的施加到第一电极EL1和第二电极EL2的对准信号(或对准电压)，使得发光元件LD可以布置为在第一电极EL1与第二电极EL2之间相对偏转(例如，相对布置为面对)。例如，可以将发光元件LD偏转和布置成使得发光元件LD的一个端部指向第一电极EL1并且发光元件LD的另一端部指向第二电极EL2。在其它实施例中，可以将发光元件LD偏转和布置成使得发光元件LD的一个端部指向第二电极EL2并且发光元件LD的另一端部指向第一电极EL1。
当向第一电极EL1和第二电极EL2施加对准信号时，可以将第一发光元件LD1布置在第一凹进部分CP1与第二凸出部分VP2之间，并且可以将第二发光元件LD2布置在第二凹进部分CP2与第一凸出部分VP1之间。
基于在第一电极EL1与第二电极EL2之间在第一方向DR1上延伸的虚拟延长线EXL，可以将第一发光元件LD1布置为靠近第一凹进部分CP1(例如，在第二方向DR2上与第一凹进部分CP1相邻或与第一凹进部分CP1对准)，可以将第二发光元件LD2布置为靠近第二凹进部分CP2(例如，在第二方向DR2上与第二凹进部分CP2相邻或与第二凹进部分CP2对准)。
参照图13G和图14G，可以在发光元件LD上形成绝缘图案INSP。绝缘图案INSP可以沿着第一方向DR1以连续状态设置在发光元件LD上(例如，绝缘图案INSP可以遍及多个发光元件LD(诸如在一个发光区域中的所有发光元件LD)连续地延伸)。可以通过绝缘图案INSP使布置在第一电极EL1与第二电极EL2之间的发光元件LD的位置固定。
参照图13H和图14H，可以形成将第一电极EL1和发光元件LD电连接的第一接触电极CNT1以及将第二电极EL2和发光元件LD电连接的第二接触电极CNT2。
第一接触电极CNT1可以通过穿透通过绝缘层INS的接触开口(例如，接触孔)连接到第一电极EL1并且可以接触发光元件LD的被绝缘图案INSP暴露的一个端部。此外，第二接触电极CNT2可以通过穿透通过绝缘层INS的接触开口(例如，接触孔)连接到第二电极EL2并且可以接触发光元件LD的被绝缘图案INSP暴露的另一端部。因此，第一电极EL1和第二电极EL2可以电连接到发光元件LD。
参照图14I，可以在基底SUB的其上设置有第一电极EL1和第二电极EL2、第一接触电极CNT1和第二接触电极CNT2以及发光元件LD的一个表面上形成封装层INC。
上面的详细描述示出并解释了本发明的方面和特征。此外，上面的详细描述仅示出了本发明的示例实施例；本发明可以在除了上面描述的组合、改变和环境之外的各种组合、改变和环境中使用，并且在此公开的发明构思的范围可以在本领域中的等同物和/或技术或知识的范围内改变或修改。因此，上面的详细描述不旨在将本发明限制于所公开的实施例。此外，所附权利要求应当被解释为也包括它们的等同物。

Claims (23)

1.一种显示装置，所述显示装置包括：
基底；以及
显示元件层，位于所述基底的一个表面上，所述显示元件层包括：第一电极和第二电极，沿着第一方向延伸并且在与所述第一方向不同的第二方向上彼此间隔开；以及发光元件，电连接到所述第一电极和所述第二电极，
其中，所述第一电极具有在平面图中朝向所述第二电极凸出的第一凸出部分和在远离所述第二电极的方向上凹进的第一凹进部分，
其中，所述第二电极具有在所述平面图中朝向所述第一电极凸出的第二凸出部分和在远离所述第一电极的方向上凹进的第二凹进部分，并且
其中，基于在所述第一电极与所述第二电极之间沿所述第一方向延伸的虚拟延长线，所述发光元件包括靠近所述第一凹进部分的第一发光元件和靠近所述第二凹进部分的第二发光元件。
2.根据权利要求1所述的显示装置，其中，所述第一凹进部分和所述第二凹进部分沿着所述第一方向交替地布置，并且
其中，所述第一凸出部分和所述第二凸出部分沿着所述第一方向交替地布置。
3.根据权利要求2所述的显示装置，其中，所述第一凸出部分面对所述第二凹进部分，并且
其中，所述第二凸出部分面对所述第一凹进部分。
4.根据权利要求3所述的显示装置，其中，所述第一发光元件位于所述第一凹进部分与所述第二凸出部分之间，并且
其中，所述第二发光元件位于所述第二凹进部分与所述第一凸出部分之间。
5.根据权利要求1所述的显示装置，其中，所述显示元件层还包括：
第一接触电极，将所述第一电极电连接到所述发光元件，以及
第二接触电极，将所述第二电极电连接到所述发光元件。
6.根据权利要求5所述的显示装置，其中，所述第一接触电极与所述第一发光元件叠置的位置处的面积比所述第二接触电极与所述第一发光元件叠置的位置处的面积大。
7.根据权利要求5所述的显示装置，其中，所述第一接触电极与所述第二发光元件叠置的位置处的面积比所述第二接触电极与所述第二发光元件叠置的位置处的面积小。
8.根据权利要求1所述的显示装置，其中，所述显示元件层还包括第一堤和第二堤，所述第一堤和所述第二堤位于所述基底上，沿着所述第一方向延伸，并且沿着所述第二方向彼此间隔开，并且
其中，所述第一电极位于所述第一堤上，所述第二电极位于所述第二堤上。
9.根据权利要求8所述的显示装置，其中，所述第一堤具有在所述平面图中朝向所述第二堤凸出的第一堤凸出部分和在远离所述第二堤的方向上凹进的第一堤凹进部分，并且
其中，所述第二堤具有在所述平面图中朝向所述第一堤凸出的第二堤凸出部分和在远离所述第一堤的方向上凹进的第二堤凹进部分。
10.根据权利要求9所述的显示装置，其中，所述第一凸出部分与所述第一堤凸出部分叠置并且具有与所述第一堤凸出部分的平面形状对应的形状，所述第一凹进部分与所述第一堤凹进部分叠置并且具有与所述第一堤凹进部分的平面形状对应的形状，并且
其中，所述第二凸出部分与所述第二堤凸出部分叠置并且具有与所述第二堤凸出部分的平面形状对应的形状，所述第二凹进部分与所述第二堤凹进部分叠置并且具有与所述第二堤凹进部分的平面形状对应的形状。
11.根据权利要求8所述的显示装置，其中，所述显示元件层还包括覆盖所述第一电极和所述第二电极的绝缘层，并且
其中，所述发光元件位于所述绝缘层上。
12.根据权利要求11所述的显示装置，其中，所述绝缘层具有位于所述第一电极与所述第二电极之间并且在第三方向上朝向所述基底凹陷的容纳部分，并且
其中，所述发光元件位于所述绝缘层的所述容纳部分上。
13.根据权利要求12所述的显示装置，其中，在所述容纳部处的所述绝缘层在所述第三方向上的厚度等于或小于所述第一堤和所述第二堤在所述第三方向上的厚度的一半。
14.根据权利要求1所述的显示装置，其中，所述第二凹进部分具有沿着所述第一方向而与所述第一凹进部分交替地布置的第一子凹进部分以及面对所述第一凹进部分的第二子凹进部分。
15.根据权利要求14所述的显示装置，其中，所述发光元件还包括在所述第一凹进部分与所述第二子凹进部分之间的第三发光元件。
16.根据权利要求1所述的显示装置，其中，所述第一凸出部分和所述第二凸出部分具有多边形形状或倒圆的弯曲形状。
17.根据权利要求1所述的显示装置，其中，所述第一电极和所述第二电极中的每个沿着所述第一方向具有至少两个宽度。
18.根据权利要求17所述的显示装置，其中，所述第一凸出部分和所述第二凸出部分具有非正方形边界。
19.根据权利要求18所述的显示装置，其中，所述第一电极与所述第二电极之间的区域沿着所述第一方向具有不恒定的宽度。
20.一种显示装置的制造方法，所述制造方法包括：
在基底上形成第一堤和第二堤，所述第一堤和所述第二堤沿着第一方向延伸并且沿着与所述第一方向不同的第二方向彼此间隔开；
在所述第一堤上形成第一电极，在所述第二堤上形成第二电极，所述第一电极具有在平面图中朝向所述第二电极凸出的第一凸出部分和在远离所述第二电极的方向上凹进的第一凹进部分，所述第二电极具有在所述平面图中朝向所述第一电极凸出的第二凸出部分和在远离所述第一电极的方向上凹进的第二凹进部分；
在形成所述第一电极和所述第二电极之后，在所述基底上设置发光元件；以及
通过向所述第一电极和所述第二电极施加对准信号来将所述发光元件布置在所述第一电极与所述第二电极之间，布置的所述发光元件包括靠近所述第一凹进部分的第一发光元件和靠近所述第二凹进部分的第二发光元件。
21.根据权利要求20所述的显示装置的制造方法，其中，形成所述第一堤和所述第二堤的步骤包括：
在所述第一堤中形成在所述平面图中朝向所述第二堤凸出的第一堤凸出部分和在远离所述第二堤的方向上凹进的第一堤凹进部分；以及
在所述第二堤中形成在所述平面图中朝向所述第一堤凸出的第二堤凸出部分和在远离所述第一堤的方向上凹进的第二堤凹进部分。
22.根据权利要求20所述的显示装置的制造方法，所述制造方法还包括：
形成覆盖所述第一电极和所述第二电极的绝缘层，以及
在所述第一电极与所述第二电极之间的所述绝缘层中形成容纳部分，所述容纳部分在第三方向上朝向所述基底凹陷。
23.根据权利要求20所述的显示装置的制造方法，所述制造方法还包括形成将所述第一电极和所述发光元件电连接的第一接触电极和将所述第二电极和所述发光元件电连接的第二接触电极。
CN202110007346.4A 2020-01-09 2021-01-05 显示装置及其制造方法 Pending CN113113442A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0003374 2020-01-09
KR1020200003374A KR20210090338A (ko) 2020-01-09 2020-01-09 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN113113442A true CN113113442A (zh) 2021-07-13

Family

ID=73854618

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110007346.4A Pending CN113113442A (zh) 2020-01-09 2021-01-05 显示装置及其制造方法

Country Status (4)

Country Link
US (1) US11417636B2 (zh)
EP (1) EP3848964A1 (zh)
KR (1) KR20210090338A (zh)
CN (1) CN113113442A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317661A (ja) * 2004-04-27 2005-11-10 Sharp Corp 半導体発光装置およびその製造方法
JP5464825B2 (ja) * 2008-07-23 2014-04-09 ローム株式会社 Ｌｅｄモジュール
US20180294381A1 (en) * 2014-06-30 2018-10-11 Everlight Electronics Co., Ltd. Light emitting diode device
US10379414B2 (en) 2015-03-03 2019-08-13 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a transistor electrically connected to a resistor and a first capacitor and electronic device having the same
TWI576799B (zh) * 2016-03-22 2017-04-01 友達光電股份有限公司 顯示面板
US20180323239A1 (en) 2017-05-03 2018-11-08 Innolux Corporation Display device
KR102517393B1 (ko) 2018-04-18 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN112703595A (zh) * 2018-09-19 2021-04-23 三星显示有限公司 发光器件及具有该发光器件的显示装置
KR20200059377A (ko) * 2018-11-20 2020-05-29 삼성디스플레이 주식회사 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20210090338A (ko) 2021-07-20
US11417636B2 (en) 2022-08-16
EP3848964A1 (en) 2021-07-14
US20210217738A1 (en) 2021-07-15

Similar Documents

Publication Publication Date Title
US11811012B2 (en) Light-emitting device, display device having same, and method for manufacturing same
KR20200010706A (ko) 발광 장치 및 이를 구비한 표시 장치
KR20200006209A (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
US11476397B2 (en) Display device and manufacturing method thereof
US11462518B2 (en) Display device
US20230006119A1 (en) Display device and method for manufacturing same
US11742460B2 (en) Display device and method of manufacturing the same
US20230207770A1 (en) Display device
CN113169191A (zh) 显示装置及其制造方法
US11450268B2 (en) Display device and fabricating method for display device
US20220393070A1 (en) Display device
CN114080687A (zh) 显示装置
KR20210059107A (ko) 표시 장치
US20220406972A1 (en) Display device and method for manufacturing display device
US11417636B2 (en) Display device and manufacturing method thereof
US11908987B2 (en) Display device and method of manufacturing the same
US11626389B2 (en) Display device
KR20210044957A (ko) 표시 장치의 제조 방법 및 표시 장치
KR20210075291A (ko) 표시 장치 및 그의 제조 방법
CN115132773A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination