CN113113385A - 用于半导体器件的信号线结构以及布线方法 - Google Patents
用于半导体器件的信号线结构以及布线方法 Download PDFInfo
- Publication number
- CN113113385A CN113113385A CN202110386255.6A CN202110386255A CN113113385A CN 113113385 A CN113113385 A CN 113113385A CN 202110386255 A CN202110386255 A CN 202110386255A CN 113113385 A CN113113385 A CN 113113385A
- Authority
- CN
- China
- Prior art keywords
- signal line
- signal
- pair
- signal lines
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 4
- 230000006978 adaptation Effects 0.000 abstract description 2
- 230000015654 memory Effects 0.000 description 38
- 210000004027 cell Anatomy 0.000 description 13
- 230000005684 electric field Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 108010076504 Protein Sorting Signals Proteins 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000010287 polarization Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 210000004899 c-terminal region Anatomy 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 238000009827 uniform distribution Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910019044 CoSix Inorganic materials 0.000 description 1
- 229910005889 NiSix Inorganic materials 0.000 description 1
- 229910008486 TiSix Inorganic materials 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5221—Crossover interconnections
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种用于半导体器件的信号线结构，包括一个或多个信号线组，每个信号线组包括n个信号线，其中n为大于1的整数，其中每个信号线组包括一个或多个扭转结构，所述扭转结构被构造为使得在所述扭转结构处，所述信号线组的n个信号线中的每个转移到其余n‑1个信号线之一的位置。本发明还涉及一种用于半导体器件的信号线的布线方法。通过本发明，可以最小化因相邻信号线的过大电压差造成的电路适配，进而降低错误信号或错误操作的风险。
Description
技术领域
本发明总的来说涉及半导体领域，更具体而言，涉及一种用于半导体器件的信号线结构。此外，本发明还涉及一种用于半导体器件的信号线的布线方法。
背景技术
近年来，铁电存储器作为一种高写入速度和高读写次数的新型存储器，受到业内越来越多的关注。铁电存储器是一种特殊工艺的非易失性的存储器。当电场被施加到铁电晶体管时，中心原子顺着电场停留在第一低能量状态，而当电场反转被施加到同一铁晶体管时，中心原子顺着电场的方向在晶体里移动并停留在第二低能量状态。大量中心原子在晶体单胞中移动并耦合形成铁电畴，铁电畴在电场作用下形成极化电荷。铁电畴在电场下反转所形成的极化电荷较高，铁电畴在电场下无反转所形成的极化电荷较低，这种铁电材料的二元稳定状态使得铁电可以用作存储器。
当移去电场以后，中心原子保持在低能量状态，存储器的状态也得以保存不会消失，因此可通过铁电畴在电场下反转形成的高极化电荷或者无反转形成的低极化电荷来判断存储单元是处于“1”还是“0”状态。铁电畴的反转不需要高电场，而是仅用一般的工作电压就可以改变存储单元的“1”或“0”的状态；也不需要电荷泵来产生高电压以进行数据擦除，因而没有擦写延迟。这种特性使得铁电存储器在掉电后仍能够继续保存数据，并且写入速度快且具有接近无限次写入寿命，不容易写坏。而且，与现有的非易失性内存技术相比，铁电存储器具有更高的写入速度和更长的读写寿命。
除了铁电存储单元以外，铁电存储器还包括大量用于传输电信号的信号线、例如位线、字线和板线。这些信号线往往集中布置，而这在高集成度的情况下可能导致错误信号或错误操作。
发明内容
本发明的任务是，提供一种用于半导体器件的信号线结构、以及一种用于半导体器件的信号线的布线方法，通过该信号线结构和/或该布线方法，可以最小化因相邻信号线的过大电压差造成的电路适配，进而降低错误信号或错误操作的风险。
在本发明的第一方面，该任务通过一种用于半导体器件的信号线结构来解决，该信号线结构包括一个或多个信号线组，每个信号线组包括n个信号线，其中n为大于1的整数，其中每个信号线组包括一个或多个扭转结构，所述扭转结构被构造为使得在所述扭转结构处，所述信号线组的n个信号线中的每个连接到其余n-1个信号线之一的位置。
在本发明的范围内，术语“信号线”是指用于传输电信号的导线。信号线例如是半导体器件中的导电线，其用于传输电能或电信号，尤其是存储器中用来输出存储单元信号的金属线。术语“信号线A连接到信号线B的位置”是指，信号线A从其位置变换到信号线B的位置并与信号线B的端子连接，其中信号线B在此既可以变换到信号线A的位置并与信号线A的端子连接(即位置互换)，也可以变换到其它信号线的位置并与其它信号线的端子连接。术语“互换位置”是指两个信号线以交换端子的方式连接，使得二者位置互换，其中信号线的位置是指该信号线在没有发生位置变换的情况下所占据的位置。换言之，术语“互换位置”是指，第一信号线在应当变换位置的地方(即扭转结构处)断开并与第二信号线的端子连接，而第二信号线也在应当变换位置的地方(即扭转结构处)断开与第一信号线的端子连接。在每个扭转结构处，每个信号线仅仅一次改变位置。
在本发明的一个扩展方案中规定，每个信号线组的第i个信号线连接到第k个信号线的位置，其中i为整数且1≤i≤n，其中：
当i＝1时，k＝n；
当1＜i≤n时，k＝i-1。
在本发明的教导下，其它改变位置的方式也是可设想的，例如相邻两个信号线彼此互换位置。另外，各扭转结构的互换位置的方式可以不同。
在本发明的一个优选方案中规定，n＝2，并且所述信号线被配置为传输二进制数字电压信号。通过该优选方案，可以实现传输数字电压信号0和1的信号线的相邻信号线干扰抑制(信号0与信号1之间的电压差可能为几十到100毫伏)。
在本发明的一个扩展方案中规定，所述信号线结构包括多个信号线组，所述多个信号线组中的每个都具有相同数目的扭转结构；和/或
其中所述扭转结构在沿着于信号线的走向的方向上位于不同位置处；和/或
每个信号线组的至少两个扭转结构的信号线的改变位置的方式或连接方式彼此不同。
尤其是通过设置互换方式彼此不同的扭转结构，可以将各信号线分布地更加均匀，从而更好地抑制相邻信号线的彼此干扰。也就是说，在不同扭转结构处，各导线具有不同的位置交换方式，例如在第一个扭转结构处，第一信号线与第三信号线、第二信号线与第一信号线、第三信号线与第二信号线交换位置，而在第二扭转结构处，第一信号线与第二信号线、第二信号线与第三信号线、第三信号线与第一信号线交换位置，这样一来，多样化的位置交换方式带来更加均匀的电量或电压分布。
在本发明的一个优选方案中规定，所述一个或多个信号线组中的第一信号线组的n个信号线位于第一平面，其中所述n个信号线中的要互换位置的两个信号线在扭转结构处具有第一对端子和第二对端子，第一对端子和第二对端子分别处于所述要互换位置的两个信号线中的不同信号线上，并且所述第一信号线组的扭转结构包括：
第一对通孔接触部，其被配置为将第一对端子引导至第二平面，其中第二平面不同于第一平面；
第一导线，其被配置为将第二平面处的第一对端子彼此电连接；以及
第二导线，其被配置为将第二对端子彼此电连接。
在本发明的一个优选方案中规定：
第一信号线组位于第一金属层处，并且第二导线位于不同于第一金属层的第二金属层处；或者
第一信号线组位于金属层，并且第二导线是形成在硅上的导电区；或者第一信号线组位于金属层，并且第二导线是由与硅基底上形成的晶体管的栅叠层相同的金属叠层形成。
在本发明的另一优选方案中规定，所述导电区为下列各项之一：
形成在硅上的经掺杂的p型或n型导电区(例如掺杂高浓度的磷或氮)；以及
形成在硅上的金属硅化物导电区。
在本发明的一个优选方案中规定，该信号线结构还包括一个或多个哑元线(dummyline)，所述哑元线布置在处于最边缘的信号线的外侧。通过该优选方案，可以使最边缘的信号线不再处于边缘，而是更加靠近中心，从而使全部信号线都具有相同的制程。这是因为，由于制程等原因，最边缘的信号线与中间的信号线相比具有不同的线宽、间距等，这会由于负载效应(loading effect)而导致RC差异。通过在最边缘的信号线的外侧布置哑元线，可以消除边缘信号线与中心线之间的制程差异，从而消除RC差异，进而降低信号畸变的概率。
在本发明的一个扩展方案中规定，每个信号线组包括奇数个或偶数个扭转结构，其中在奇数个扭转结构的情况下，改变信号线的连接位置，使得各信号线被连接到正确的线路。
在本发明的一个优选方案中规定，所述信号线结构包括多个信号线组，其中所述扭转结构在沿着信号线的走向的方向上位于不同位置处并且将所有信号线组划分成多个区段，其中每个信号线组的相邻两个扭转结构被配置为相隔至少一个区段。由于单条信号线的扭转位置是为了使单条信号线的数据在整个区域中是尽量均匀分布的，因此比如单条信号线，如果在间隔开的区段、如T1和T3处扭转，则比在相邻的区段、如T1和T2处扭转效果更加好。
在本发明的第二方面，前述任务通过一种用于半导体器件的信号线的布线方法来解决，该方法包括下列步骤：
将信号线分成多个信号线组，其中每个信号线组包括n个信号线，其中n为大于1的整数；
每个信号线组划分成多个区段；以及
在相邻的两个区段之间形成扭转结构，其中所述扭转结构被构造为使得在所述扭转结构处，所述信号线组的n个信号线中的每个与其余n-1个信号线之一互换位置。
在本发明的一个优选方案中规定，所述多个信号线组中的第一信号线组的n个信号线位于第一平面，其中所述n个信号线中的要互换位置的两个信号线在扭转结构处具有第一对端子和第二对端子，第一对端子和第二对端子分别处于所述要互换位置的两个信号线中的不同信号线上，其中在相邻的两个区段之间形成扭转结构包括下列步骤:
形成第一对通孔接触部以便将第一对端子引导至第二平面，其中第二平面不同于第一平面；
形成第一导线以便将第二平面处的第一对端子彼此电连接；以及
形成第二导线以便为将第二对端子彼此电连接。
本发明基于发明人的如下洞察：本发明人通过研究发现，尤其是在传输0和1二进制电压信号的信号线中，由于传输0的电信号与传输1的电信号的电压差较大(例如在铁电存储器中，传输0的电信号一般为几mV，而传输1的电信号一般为几十或几百mV)，因此如果相邻电信号传输不同的数据(即一个传输0，另一个传输1)，则相邻信号线之间的这个电压差有可能导致电路失配(circuit mismatch)，从而导致信号错误，甚至导致铁电存储器的误操作；本发明人同时发现，通过一次或多次交换不同信号线的位置，可以使得两个信号线的信号彼此交替出现在两个信号线的位置处，从而将不同信号、尤其是不同电压均匀分布到信号线的不同区段上，由此最小化电路失配的风险，进而降低信号错误或操作错误的可能性。
附图说明
下面结合具体实施方式参考附图进一步阐述本发明。
图1示出了铁电存储器的铁电存储单元的电路图；
图2示出了根据本发明的信号线结构的第一实施例；
图3示出了根据本发明的信号线结构的第二实施例；
图4A-4B示出了根据本发明的信号线结构的扭转结构的第一和第二实施例；
图5示出了根据本发明的信号线结构的第三实施例；
图6示出了根据本发明的信号线结构的第四实施例；
图7示出了根据本发明的信号线结构在铁电存储器中的应用；以及
图8示出了根据本发明的信号线结构的第五实施例。
具体实施方式
应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。在各附图中，给相同或功能相同的组件配备了相同的附图标记。
在本发明中，除非特别指出，“布置在…上”、“布置在…上方”以及“布置在…之上”并未排除二者之间存在中间物的情况。此外，“布置在…上或上方”仅仅表示两个部件之间的相对位置关系，而在一定情况下、如在颠倒产品方向后，也可以转换为“布置在…下或下方”，反之亦然。
在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。
在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。另外，除非另行说明，本发明的不同实施例中的特征可以相互组合。例如，可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征，所得到的实施例同样落入本申请的公开范围或记载范围。
在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。以此类推，在本发明中，表方向的术语“垂直于”、“平行于”等等同样涵盖了“基本上垂直于”、“基本上平行于”的含义。
另外，本发明的各方法的步骤的编号并未限定所述方法步骤的执行顺序。除非特别指出，各方法步骤可以以不同顺序执行。
此外，尽管本发明是以铁电存储器为例来说明的，但是应当理解，本发明不仅仅适用于铁电存储器，而是还适用于其它半导体器件的信号线。
首先阐述本发明所基于的原理。
本发明基于发明人的如下洞察：本发明人通过研究发现，在铁电传感器之类的高集成度电路中，尤其是在传输二进制电压信号的密集并排布置的信号线中，由于传输0的电信号与传输1的电信号的电压相差较大(例如在铁电存储器中，传输0与1的电信号一般为相差几十到100毫伏)，因此如果相邻电信号传输不同的数据(即一个传输0，另一个传输1)，则具有大电压差的相邻信号线在一段距离以后有可能因电荷或电压分布极不均匀而导致电路失配(circuit mismatch)，从而导致信号错误，例如导致其中一条或两条信号线的位置处的感测放大器(sense amplifier)读取错误，甚至导致铁电存储器的误操作；本发明人同时发现，通过一次或多次交换不同信号线的位置，可以使得两个信号线的信号彼此交替出现在两个信号线的位置处，从而在两个信号线传输不同信号时将不同信号、尤其是不同电压均匀分布到信号线的不同区段上，由此最小化电路失配的风险，进而降低信号错误或操作错误的可能性。
另外，在制造过程中光刻/刻蚀及其它工艺的加载效应(loadingeffect)使边缘的信号线和中心区域的信号线尺寸/形状不完全相同，影响信号线的一致性。
下面结合具体实施方式参考附图进一步阐述本发明。
图1示出了铁电存储器的铁电存储单元100的电路图。
如图1所示，根据本发明的铁电存储器的铁电存储单元100具有铁电电容101和晶体管102。铁电电容101具有两个极板和夹在极板之间的铁电材料(未示出)。铁电电容101一端与板线PL连接，另一端连接到晶体管102的漏极和源极中的一个。晶体管102的栅极连接到字线WL，并且其漏极和源极中的另一个连接到位线BL。
由于铁电材料的特性，在对含有铁电材料的铁电电容101施加电场时，会使铁电材料的铁电畴产生极化，在取消施加的电场时，铁电材料的铁电畴会保持一定的极化程度，即剩余极化强度。铁电材料的剩余极化强度不同会使得铁电电容两个极板之间的电场不同，这样一来，铁电电容的值会不同，当再次在电容两端施加电场时，其产生的电量会不同。具体而言，由于存储单元材料制备及其后续工艺步骤中工艺造成的每个单元在尺寸/厚度等方面的微小差别，因此实际存储单元电量是有一个分布范围的，而不是固定值。铁电存储器由于具有大量的铁电存储单元100，因此必然具有大量或较长的位线BL、字线WL和板线PL，这些信号线在高集成度电路中往往布置在一起，存储单元电量的分布和信号线本身在制造工艺上引起的差别可能导致电路失配。鉴于上述技术问题，本发明提出了一种信号线结构和布线方法，通过交换信号线位置使具有不同电压的电信号均匀分布在各个信号线上，由此最小化了电路失配的风险。
图2示出了根据本发明的信号线结构的第一实施例。
如图2所示，根据本发明的信号线结构200包括2个信号线组201、202。每个信号线组201、202各包括2个信号线0、1和2、3(初始时分别分别位于位置A、B、C和D)。每个信号线组201、202各包括2个扭转结构T1、T2和T3、T4，所述扭转结构被构造为使得在所述扭转结构处，所述信号线组的每个信号线均与其余一个信号线互换位置，例如信号线0在扭转结构T2处从位置A变为位置B，而信号线1在T2处从位置B变为位置C。换言之，信号线0在应当变换位置的地方(如扭转结构S1处)断开并与信号线1的端子连接，而信号线1也在该处(如扭转结构S1处)断开与信号线0的端子连接。扭转结构T1-T4将信号线结构200划分为4个区段S1-S4。在此，应当指出、信号线组、信号线、区段和扭转结构的数目仅仅是示例性的，在不同应用实例中，其它数目也是可设想的。
从图2中可以看出，第一信号线组201在T2和T4处、即信号线1/2和末端处具有扭转结构、即发生位置交换，使得最终的信号序列与原始的信号序列匹配、即在相同位置传输相同信号。例如在最简单的情况下，偶数次的扭转可以还原原始的信号序列。第二信号线组202在T1和T3处、即信号线1/4和3/4处具有扭转结构、即发生位置交换，使得最终的信号序列与原始的信号序列匹配。也就是说，从图2看出，在经过偶数次扭转或位置变换以后，各信号线的位置未发生变化，即在扭转以后，信号线0仍然处于位置A，信号线1仍然处于位置B，……以此类推。在其它实施例中，当某个信号线组具有奇数个扭转结构时，需要调整后续电路的接收结构、例如晶体管的顺序以配合发生变化的信号序列。这种情况，详见图8。在图8中，由于第一信号线组801仅仅具有单个扭转结构T2，因此第一信号线组801的信号线0、1在经过单次扭转以后发生了位置变化，即信号线0从位置A变化到位置B，信号线1从位置B变化到位置B。此时，可能需要相应地调整后续器件、例如感测放大器的输入接口顺序。而第二信号线组802的信号线2、3由于经过偶数次扭转，因此其位置未变化。此外，在单个信号线组具有2个以上信号线的情况下，即使经过偶数次扭转，其信号线的位置也可能发生变化，例如参考图5。
下面进一步阐述信号线结构200的运行方式。
在每个信号线组201-202的各信号线传输相同信号的情况下，由于不存在大的电压差，因此发生电路失配的概率较低。因此，仅需讨论每个信号线组201-202的各信号线传输不同信号的情况。例如，信号线0传输二进制信号“0”，信号线1传输二进制信号“1”，信号线2传输二进制信号“0”，信号线3传输二进制信号“1”。
从图2可以看出，信号线0在经过T2和T4两次扭转以后，从信号序列“0”、“0”、“0”、“0”、“0”变为了“0”、“0”、“1”、“1”、“0”。信号线1在经过T2和T4两次扭转以后，从信号序列“1”、“1”、“1”、“1”、“1”变为了“1”、“1”、“0”、“0”、“1”。由此可见，在位置0和位置1处，具有较大电压差的电信号“0”和“1”更加均匀地分布，由此显著降低电路失配的风险。同理，信号线2在经过T1和T3两次扭转以后，从信号序列“0”、“0”、“0”、“0”、“0”变为了“0”、“1”、“1”、“0”、“0”。信号线3在经过T1和T3两次扭转以后，从信号序列“1”、“1”、“1”、“1”、“1”变为了“1”、“0”、“0”、“1”、“1”。由此可见，在位置2和位置3处，具有较大电压差的电信号“0”和“1”更加均匀地分布，由此显著降低电路失配的风险。
此外，通过在垂直于信号线的方向、即纵向上错开布置扭转结构T1-T4，可以导致电信号在整个信号线结构上来看具有更均匀的分布。或者至少相邻两个的信号线组的扭转结构在纵向上错开，这样可以实现电信号在相邻两个信号线组内更加均匀地分布。
图3示出了根据本发明的信号线结构的第二实施例。
第二实施例与第一实施例的区别主要在于，信号线结构300包括3个信号线组301、302和303，其余与第一实施例基本相同。从图3可以看出，在第二实施例中，二进制信号“0”和“1”与不具有扭转结构的信号线结构相比具有更加均匀的分布，由此显著降低电路失配的风险。
图4A-4B示出了根据本发明的信号线结构的扭转结构的第一和第二实施例。
在图4A中的第一实施例中，扭转结构400采用金属结构。在本实施例中，信号线组的信号线位于第一平面P1，其中所述信号线中要互换位置的两个信号线401和402在扭转结构400处具有第一对端子A、D和第二对端子B、C，第一对端子A、D和第二对端子B、C分别处于所述要互换位置的两个信号线401和402中的不同信号线401和402上。也就是说，第一对端子A、D分别位于信号线401和402上，第二对端子B、C也分别位于信号线401和402上。扭转结构400包括：
·第一对通孔接触部403，其被配置为将第一对端子A、D引导至第二平面P2，其中第二平面P2不同于第一平面P1。
·第一导线404，其被配置为将第二平面P2处的第一对端子A、D彼此电连接。在本实施例中，第一导线404由金属制成。第一导线404例如可以是导电层的一部分，其中导电层的其它部分可以用于其它目的，例如连接半导体器件的其它端子。
·第二导线405，其被配置为将第二对端子B、C彼此电连接。第二导线405既可以由金属制成，也可以由其它导电材料制成，或者第二导线405可以具有与信号线相同的材料。
在图4A的实施例中，也可以是信号线401和402是在下层的第一层金属层通过A、D端子由第一金属线彼此连接，而信号线401和402在上层的第二层金属层通过B、C端子由第二金属线彼此连接。
在图4B中的第一实施例中，扭转结构500采用硅上导电区结构。在本实施例中，信号线组的信号线位于第一平面P1，其中所述信号线中要互换位置的两个信号线501和502在扭转结构500处具有第一对端子A、D和第二对端子B、C，第一对端子A、D和第二对端子B、C分别处于所述要互换位置的两个信号线501和502中的不同信号线501和502上。也就是说，第一对端子A、D分别位于信号线501和502上，第二对端子B、C也分别位于信号线501和502上。扭转结构500包括：
·第一对通孔接触部503，其被配置为将第一对端子A、D引导至第二平面P2，其中第二平面P2不同于第一平面P1。
·第一导线504，其被配置为将第二平面P2处的第一对端子A、D彼此电连接。在本实施例中，其中第一平面P1为金属层，第二平面为硅基底层，其中第一导线504由硅基底层上形成的导电区形成。所述导电区例如可以是形成在硅上的高度掺杂的n型或p型区，例如通过离子注入或者扩散工艺在硅基底上掺杂高浓度的磷或者硼，使原本导电性差的硅经过离子注入形成一段导电性更好的第一导线，或者所述导电区可以是形成在硅上的金属硅化物区域，例如在硅上形成钛化硅(TiSix),硅化钴(CoSix),硅化镍(NiSix),硅化钨(WSix)等金属硅化物区域作为第一导线。在其它实施例中，导电区也可以是与硅基底上形成的晶体管的栅极在同一层的金属线用作连接接触部的第一导线，其中该金属线可以采用与晶体管栅极同样的金属叠层，这样在制程上可以一次同时形成金属线和晶体管的栅极叠层，能够节省制程工艺。
·第二导线505，其被配置为将第二对端子B、C彼此电连接。第二导线505既可以由金属制成，也可以由其它导电材料制成，或者第二导线505可以具有与信号线相同的材料。
在图4B的实施例中，信号线501和502也可以是B、C端子是位于硅上导电区层，B、C端子由硅上导电区连接，而A、D端子是位于金属层，A、D端子由金属线连接。
图5示出了根据本发明的信号线结构的第三实施例。
第三实施例与第一实施例的区别主要在于，在扭转结构600中，每个信号线组601、602均具有3个信号线、即0-2(对应于位置0-2)和3-5(对应于位置3-5)，其中信号线不再是两两互换位置，而是三者交换位置。例如，在信号线组601的扭转结构S1处，信号线0连接到信号线3的位置，信号线1连接到信号线0的位置，并且信号线2连接到信号线1的位置。
从信号分布上来看，第三实施例同样能够使不同电信号更加均匀地分布，从而显著降低电路失配的风险。
图6示出了根据本发明的信号线结构的第四实施例。
第四实施例与第三实施例的区别主要在于，该信号线结构700还包括一个或多个哑元线(dummy line)703，所述哑元线703布置在处于最边缘的信号线(在本实施例中为信号线0和信号线5)的外侧、即布置在最边缘信号线的不与其它信号线相邻的一侧。通过布置哑元线700，可以使最边缘的信号线不再处于边缘，而是更加靠近中心，从而使全部信号线都具有相同的制程或者简化工艺。这是因为，由于制程等原因，最边缘的信号线与中间的信号线相比具有不同的线宽、间距等，这会由于负载效应(loading effect)而导致RC差异。通过在最边缘的信号线的外侧布置哑元线，可以消除边缘信号线与中心线之间的制程差异，从而消除RC差异，进而降低信号畸变的概率。哑元线703可以与信号线具有相同或不同材料。在一个实施例中，哑元线为开路的导线，其制作工艺和材料与信号线相同。
图7示出了根据本发明的信号线结构在铁电存储器中的应用。
如图7所述，用于铁电存储器的信号线结构包括一个信号线组，该信号线组包括10个信号线，其中所述信号线为铁电存储器的字线WL。该信号线组被4个扭转结构T1-T4划分成4个区段S1-S4。从图7中可知，本发明的信号线结构可以在铁电存储器中良好地降低电路失配的风险。
虽然本发明的一些实施方式已经在本申请文件中予以了描述，但是本领域技术人员能够理解，这些实施方式仅仅是作为示例示出的。本领域技术人员在本发明的教导下可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围，并由此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。
Claims (12)
1.一种用于半导体器件的信号线结构，包括一个或多个信号线组，每个信号线组包括n个信号线，其中n为大于1的整数，其中每个信号线组包括一个或多个扭转结构，所述扭转结构被构造为使得在所述扭转结构处，所述信号线组的n个信号线中的每个转移到其余n-1个信号线之一的位置。
2.根据权利要求1所述的信号线结构，其中每个信号线组的第i个信号线连接到第k个信号线的位置，其中i为整数且1≤i≤n，其中：
当i＝1时，k＝n；
当1＜i≤n时，k＝i-1。
3.根据权利要求1所述的信号线结构，其中n＝2，并且所述信号线被配置为传输二进制数字电压信号。
4.根据权利要求1所述的信号线结构，其中所述信号线结构包括多个信号线组，所述多个信号线组中的每个都具有相同数目的扭转结构；和/或
其中所述扭转结构在沿着信号线的走向的方向上位于不同位置处；和/或
每个信号线组的至少两个扭转结构的信号线的连接方式彼此不同。
5.根据权利要求1所述的信号线结构，其中所述一个或多个信号线组中的第一信号线组的n个信号线位于第一平面，其中所述n个信号线中的要互换位置的两个信号线在扭转结构处具有第一对端子和第二对端子，第一对端子和第二对端子分别处于所述要互换位置的两个信号线中的不同信号线上，并且所述第一信号线组的扭转结构包括：
第一对通孔接触部，其被配置为将第一对端子引导至第二平面，其中第二平面不同于第一平面；
第一导线，其被配置为将第二平面处的第一对端子彼此电连接；以及
第二导线，其被配置为将第二对端子彼此电连接。
6.根据权利要求5所述的信号线结构，其中：
第一信号线组位于第一金属层处，并且第二导线位于不同于第一金属层的第二金属层处；或者
第一信号线组位于金属层，并且第二导线是形成在硅上的导电区；或者
第一信号线组位于金属层，并且第二导线是由与硅基底上形成的晶体管的栅叠层相同的金属叠层形成。
7.根据权利要求6所述的信号线结构，其中所述导电区为下列各项之一：
形成在硅上的经掺杂的p型或n型导电区；以及
形成在硅上的金属硅化物导电区。
8.根据权利要求1至6之一所述的信号线结构，还包括一个或多个哑元线，所述哑元线布置在处于最边缘的信号线的外侧。
9.根据权利要求1至6之一所述的信号线结构，其中每个信号线组包括奇数个或偶数个扭转结构，其中在奇数个扭转结构的情况下，改变信号线的连接位置，使得各信号线被连接到正确的线路。
10.根据权利要求1至6之一所述的信号线结构，其中所述信号线结构包括多个信号线组，其中所述扭转结构在沿着信号线的走向的方向上位于不同位置处并且将所有信号线组划分成多个区段，其中每个信号线组的相邻两个扭转结构被配置为相隔至少一个区段。
11.一种用于半导体器件的信号线的布线方法，包括下列步骤：
将信号线分成多个信号线组，其中每个信号线组包括n个信号线，其中n为大于1的整数；
每个信号线组划分成多个区段；以及
在相邻的两个区段之间形成扭转结构，其中所述扭转结构被构造为使得在所述扭转结构处，所述信号线组的n个信号线中的每个连接到其余n-1个信号线之一的位置。
12.根据权利要求11所述的方法，其中所述多个信号线组中的第一信号线组的n个信号线位于第一平面，其中所述n个信号线中的要互换位置的两个信号线在扭转结构处具有第一对端子和第二对端子，第一对端子和第二对端子分别处于所述要互换位置的两个信号线中的不同信号线上，其中在相邻的两个区段之间形成扭转结构包括下列步骤:
形成第一对通孔接触部以便将第一对端子引导至第二平面，其中第二平面不同于第一平面；
形成第一导线以便将第二平面处的第一对端子彼此电连接；以及
形成第二导线以便为将第二对端子彼此电连接。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110386255.6A CN113113385A (zh) | 2021-04-12 | 2021-04-12 | 用于半导体器件的信号线结构以及布线方法 |
| US17/717,250 US20220328396A1 (en) | 2021-04-12 | 2022-04-11 | Signal lines in memory devices and methods for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110386255.6A CN113113385A (zh) | 2021-04-12 | 2021-04-12 | 用于半导体器件的信号线结构以及布线方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113113385A true CN113113385A (zh) | 2021-07-13 |
Family
ID=76715685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110386255.6A Pending CN113113385A (zh) | 2021-04-12 | 2021-04-12 | 用于半导体器件的信号线结构以及布线方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20220328396A1 (zh) |
| CN (1) | CN113113385A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5357051A (en) * | 1994-01-31 | 1994-10-18 | Hwang Richard H | Printed circuit board for reducing radio frequency interferences |
| CN1293454A (zh) * | 1999-10-12 | 2001-05-02 | 摩托罗拉公司 | 具有差分信号线平衡扭绞的集成电路 |
| US6433272B1 (en) * | 2000-09-19 | 2002-08-13 | Storage Technology Corporation | Crosstalk reduction in constrained wiring assemblies |
| CN1444229A (zh) * | 2002-03-08 | 2003-09-24 | 富士通株式会社 | 位线电容能够最大的铁电存储器 |
| US6951978B1 (en) * | 2002-12-30 | 2005-10-04 | Richard S. Norman | Conductive fabric with balanced mutual interference amongst conductors |
| US20060121790A1 (en) * | 2004-12-07 | 2006-06-08 | Amid Hashim | Communications connector for imparting crosstalk compensation between conductors |
| CN1945735A (zh) * | 2005-10-06 | 2007-04-11 | 精工爱普生株式会社 | 半导体存储装置及电子设备 |
| US20100044093A1 (en) * | 2008-08-25 | 2010-02-25 | Wilinx Corporation | Layout geometries for differential signals |
| US20100200276A1 (en) * | 2009-02-11 | 2010-08-12 | Broadcom Corporation | Implementations of twisted differential pairs on a circuit board |
-
2021
- 2021-04-12 CN CN202110386255.6A patent/CN113113385A/zh active Pending
-
2022
- 2022-04-11 US US17/717,250 patent/US20220328396A1/en active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5357051A (en) * | 1994-01-31 | 1994-10-18 | Hwang Richard H | Printed circuit board for reducing radio frequency interferences |
| CN1293454A (zh) * | 1999-10-12 | 2001-05-02 | 摩托罗拉公司 | 具有差分信号线平衡扭绞的集成电路 |
| US6433272B1 (en) * | 2000-09-19 | 2002-08-13 | Storage Technology Corporation | Crosstalk reduction in constrained wiring assemblies |
| CN1444229A (zh) * | 2002-03-08 | 2003-09-24 | 富士通株式会社 | 位线电容能够最大的铁电存储器 |
| US6951978B1 (en) * | 2002-12-30 | 2005-10-04 | Richard S. Norman | Conductive fabric with balanced mutual interference amongst conductors |
| US20060121790A1 (en) * | 2004-12-07 | 2006-06-08 | Amid Hashim | Communications connector for imparting crosstalk compensation between conductors |
| CN1945735A (zh) * | 2005-10-06 | 2007-04-11 | 精工爱普生株式会社 | 半导体存储装置及电子设备 |
| US20100044093A1 (en) * | 2008-08-25 | 2010-02-25 | Wilinx Corporation | Layout geometries for differential signals |
| US20100200276A1 (en) * | 2009-02-11 | 2010-08-12 | Broadcom Corporation | Implementations of twisted differential pairs on a circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220328396A1 (en) | 2022-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106169476B (zh) | 包括辅助位线的半导体装置 | |
| US20190148393A1 (en) | 3d array arranged for memory and in-memory sum-of-products operations | |
| CN109427815A (zh) | 用于降低三维nor存储器阵列中的干扰的交错的字线架构 | |
| JP4435095B2 (ja) | 半導体システム | |
| US8320191B2 (en) | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device | |
| US7646623B2 (en) | Ferroelectric memory device and electronic apparatus | |
| US20210091196A1 (en) | Semiconductor memory device | |
| US9484341B2 (en) | Mom capacitor circuit and semiconductor device thereof | |
| CN113140567B (zh) | 半导体存储装置 | |
| EP1739750B1 (en) | Bit line precharge circuit | |
| US11854607B2 (en) | Memory structure and memory layout | |
| CN114639411B (zh) | 存储结构与存储器 | |
| CN110910943B (zh) | 半导体器件的熔丝锁存器 | |
| US20160078920A1 (en) | Semiconductor memory device | |
| CN113113385A (zh) | 用于半导体器件的信号线结构以及布线方法 | |
| US8674411B2 (en) | Semiconductor device employing circuit blocks having the same characteristics | |
| US20200211625A1 (en) | Apparatuses and methods for sense line architectures for semiconductor memories | |
| TWI707344B (zh) | 單閘極多次寫入非揮發性記憶體陣列及其操作方法 | |
| JPS61267997A (ja) | 半導体回路 | |
| US7983083B2 (en) | Semiconductor device | |
| CN114913894B (zh) | 竖直存取线多路复用器 | |
| US20100014341A1 (en) | Semiconductor memory device | |
| US7193260B2 (en) | Ferroelectric memory device | |
| JP2830809B2 (ja) | マスクｒｏｍ | |
| US6816399B2 (en) | Semiconductor memory device including ferroelectric memory formed using ferroelectric capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20230704 Address after: Room A302-H36, Feiyu Building, Software Park, No. 111-2 Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province, 214000 Applicant after: Wuxi Shunming Storage Technology Co.,Ltd. Address before: No.502, Jinbo block, Dongzhuang Power Electronic Science and Technology Park, No.8, Hongyi Road, Xinwu District, Wuxi City, Jiangsu Province, 214135 Applicant before: Wuxi paibyte Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right |