CN113098462A - 一种快速上下电电路及其控制方法 - Google Patents
一种快速上下电电路及其控制方法 Download PDFInfo
- Publication number
- CN113098462A CN113098462A CN202110359407.3A CN202110359407A CN113098462A CN 113098462 A CN113098462 A CN 113098462A CN 202110359407 A CN202110359407 A CN 202110359407A CN 113098462 A CN113098462 A CN 113098462A
- Authority
- CN
- China
- Prior art keywords
- power
- mosfet
- circuit
- level signal
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000007599 discharging Methods 0.000 claims abstract description 6
- 230000000630 rising effect Effects 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 11
- 230000005611 electricity Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000084 colloidal system Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
Landscapes
- Electronic Switches (AREA)
Abstract
本申请公开了一种快速上下电电路及其控制方法，所述快速上下电电路包括：高速控制器，用于输出控制信号以控制上电电路和下电电路分时工作；DC电源，用于通过上电电路为负载供电；上电电路，用于对负载进行充电；下电电路，用于对负载进行放电；其中，上电电路、下电电路均包括一个高电压开启的第一开关器件和一个低电压开启的第二开关器件，第二开关器件与高速控制器连接，第一开关器件与负载连接，第一开关器件的通断由第二开关器件控制。本申请采用低电阻的第一开关器件，并使用低电压开启的第二开关器件来控制高电压开启的第一开关器件的通断，可让DC电源快速开关并且使上下电时间达到微秒级，让大功耗的芯片进行寿命测试成为了可能。
Description
技术领域
本发明涉及电路设计技术领域，尤其涉及一种快速上下电电路及其控制方法。
背景技术
在产品的研发过程中，需要验证其在不同环境下的可靠性。然而普通的测试实验需要消耗大量的时间，因此为了加快实验过程，缩短产品的寿命实验时间，需要将其放置在特殊的环境里，即待测产品被置于严苛的温度、湿度及压力下测试，湿气会沿着胶体或者胶体与导线架之间的接口渗入封装体，从而损坏芯片，在这样的环境下可检测芯片封装的耐湿能力。这样的实验中，一般对芯片有功耗的要求，芯片功耗需要小于一限定值，减少湿气的挥发，才能使湿气进入芯片的封装体以达到测试的目的。然而有一些被测的芯片功耗太大，超过了限定值，湿气无法进入，以至于无法达到检测芯片封装的耐湿能力的目的。
为了达到测试的目的，可以采用快速的上电及下电的来回切换来进行高低功耗切换，从而限制芯片的功耗，上下电的速度需要在毫秒级才能达到实验效果。然而，现有技术中使用的电源无法实现上电及下电的高速循环，为了进行大功耗芯片的寿命测试，急需设计一种能实现上电及下电高速循环的电路。
发明内容
本发明的目的在于提供一种快速上下电电路及其控制方法，以解决上述技术背景中提出的问题。
为实现上述目的，本发明采用以下技术方案：
本申请第一个方面提供了一种快速上下电电路，包括：
高速控制器，用于输出控制信号以控制上电电路和下电电路分时工作；
DC电源，用于通过上电电路为负载供电；
上电电路，用于对负载进行充电，所述上电电路的控制端与所述高速控制器连接，所述上电电路的输入端与所述DC电源连接，所述上电电路的输出端与负载连接；
下电电路，用于对负载进行放电，所述下电电路的控制端与所述高速控制器连接，所述下电电路的输入端与所述负载连接，所述下电电路的输出端接地；
其中，所述上电电路、下电电路均包括一个高电压开启的第一开关器件和一个低电压开启的第二开关器件，所述第二开关器件与所述高速控制器连接，所述第一开关器件与所述负载连接，所述第一开关器件的通断由所述第二开关器件控制。
优选地，所述第一开关器件的内阻为毫欧级。
优选地，所述第一开关器件为N沟道MOSFET管，所述第二开关器件为N沟道MOSFET管。
优选地，所述高速控制器设有第一电平信号输出端和第二电平信号输出端，所述第一电平信号输出端与所述上电电路的第二开关器件相连接，向所述上电电路的第二开关器件发送第一电平信号，所述第二电平信号输出端与所述下电电路的第二开关器件相连接，向所述下电电路的第二开关器件发送第二电平信号；
所述第一电平信号为低电平，所述第二电平信号为高电平，所述上电电路的第二开关器件截止，所述上电电路的第一开关器件导通，所述下电电路的第二开关器件导通，所述下电电路的第一开关器件截止，所述DC电源为所述负载充电；
所述第一电平信号为高电平，所述第二电平信号为低电平，所述上电电路的第二开关器件导通，所述上电电路的第一开关器件截止，所述下电电路的第二开关器件截止，所述下电电路的第一开关器件导通，所述负载放电。
优选地，所述上电电路包括第一MOSFET管和第二MOSFET管，所述第一MOSFET管的内阻为毫欧级；
所述第一MOSFET管的漏极与所述DC电源连接，所述第一MOSFET管的源极与所述负载连接，所述第一MOSFET管的栅极与所述第二MOSFET管的漏极连接，所述第一MOSFET管的栅极和所述第二MOSFET管的漏极之间通过第一电阻连接第一电源VCC；
所述第二MOSFET管的栅极通过第二电阻与所述高速控制器连接，所述第二MOSFET管的源极接地，所述第二电阻与高速控制器之间还通过第三电阻接地。
优选地，所述下电电路包括第三MOSFET管和第四MOSFET管，所述第三MOSFET管的内阻为毫欧级；
所述第三MOSFET管的漏极与所述负载连接，所述第三MOSFET管的源极接地，所述第三MOSFET管的栅极与所述第四MOSFET管的漏极连接，所述第三MOSFET管的栅极和所述第四MOSFET管的漏极之间通过第六电阻连接第一电源VCC；
所述第四MOSFET管的栅极通过第五电阻与所述高速控制器连接，所述第四MOSFET管的源极接地，所述第五电阻与高速控制器之间还通过第四电阻接第二电源VCC2。
上述内容中，所述第一电源VCC为12V，所述第二电源VCC2为3.3V。
本申请第二个方面提供了一种快速上下电电路的控制方法，包括：
高速控制器循环输出控制信号以控制上电电路和下电电路分时工作；其中，
负载上电时，高速控制器先控制下电电路断开，再控制上电电路导通，实现负载上电；
负载下电时，高速控制器先控制上电电路断开，再控制下电电路导通，实现负载下电。
优选地，所述高速控制器设有第一电平信号输出端和第二电平信号输出端，所述第一电平信号输出端与所述上电电路的第二开关器件相连接，向所述上电电路的第二开关器件发送第一电平信号，所述第二电平信号输出端与所述下电电路的第二开关器件相连接，向所述下电电路的第二开关器件发送第二电平信号；所述控制方法还包括：
负载上电时，所述第二电平信号输出端输出第二电平信号为高电平，经过第一延时时间后，所述第一电平信号输出端输出第一电平信号为低电平，即所述第二电平信号的上升沿比所述第一电平信号的下降沿早第一延时时间，所述下电电路的第二开关器件导通，所述下电电路的第一开关器件截止，所述上电电路的第二开关器件截止，所述上电电路的第一开关器件导通，所述DC电源为所述负载充电；
负载下电时，所述第一电平信号输出端输出第一电平信号为高电平，经过第二延时时间后，所述第二电平信号输出端输出第二电平信号为低电平，即所述第二电平信号的下降沿比所述第一电平信号的上升沿晚第二延时时间，所述上电电路的第二开关器件导通，所述上电电路的第一开关器件截止，所述下电电路的第二开关器件截止，所述下电电路的第一开关器件导通，所述负载放电。
更优选地，所述上电电路包括第一MOSFET管和第二MOSFET管，所述下电电路包括第三MOSFET管和第四MOSFET管，所述第一MOSFET管、所述第三MOSFET管的内阻均为毫欧级；
其中，所述第一MOSFET管的漏极与所述DC电源连接，所述第一MOSFET管的源极与所述负载连接，所述第一MOSFET管的栅极与所述第二MOSFET管的漏极连接，所述第一MOSFET管的栅极和所述第二MOSFET管的漏极之间通过第一电阻连接第一电源VCC；所述第二MOSFET管的栅极通过第二电阻与所述高速控制器的第一电平信号输出端连接，所述第二MOSFET管的源极接地，所述第二电阻与所述高速控制器的第一电平信号输出端之间还通过第三电阻接地；
其中，所述第三MOSFET管的漏极与所述负载连接，所述第三MOSFET管的源极接地，所述第三MOSFET管的栅极与所述第四MOSFET管的漏极连接，所述第三MOSFET管的栅极和所述第四MOSFET管的漏极之间通过第六电阻连接第一电源VCC；所述第四MOSFET管的栅极通过第五电阻与所述高速控制器的第二电平信号输出端连接，所述第四MOSFET管的源极接地，所述第五电阻与所述高速控制器的第二电平信号输出端之间还通过第四电阻接第二电源VCC2；
所述控制方法还包括：
负载上电时，所述第二电平信号输出端先输出高电平，经过第一延时时间后，所述第一电平信号输出端输出低电平，所述第二MOSFET管、第三MOSFET管截止，所述第一MOSFET管、第四MOSFET管导通，所述DC电源为所述负载充电；
负载下电时，所述第一电平信号输出端先输出高电平，经过第二延时时间后，所述第二电平信号输出端输出低电平，所述第一MOSFET管、第四MOSFET管截止，所述第二MOSFET管、第三MOSFET管导通，所述负载放电。
上述内容中，所述第一延时时间为大于1us；所述第二延时时间为大于1us。
与现有技术相比，本发明的技术方案具有以下有益效果：
本申请中一种快速上下电电路及其控制方法，采用低内阻的MOSFET以降低上电、下电时间，实现负载上电、下电的高速切换，由于低内阻的MOSFET开启电压较大，不能直接使用高速控制器驱动，本申请添加了低电压开启的MOSFET，使用低电压开启的MOSFET来控制高电压开启的MOSFET，这样可使用高速控制器直接控制，通过高速控制器的控制信号，即可让输出电源快速开关并且使上下电时间达到微秒级，让大功耗的芯片进行寿命测试成为了可能。
附图说明
构成本申请的一部分附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是本申请中一种快速上下电电路的结构框图；
图2是本申请中一种快速上下电电路的电路图；
图3是本申请中一种快速上下电电路的控制方法的上电控制步骤流程图；
图4是本申请中一种快速上下电电路的控制方法的下电控制步骤流程图；
图5是本申请中一种快速上下电电路的控制方法的上电时序示意图；
图6是本申请中一种快速上下电电路的控制方法的下电时序示意图。
具体实施方式
为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序，应该理解这样使用的数据在适当情况下可以互换。此外，术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为了能让大功耗的芯片进行寿命测试，本申请设计了一种能实现高速切换、并且上电下电时间能达到微秒级的电路。
参阅图1所示的结构框图，一种快速上下电电路，包括高速控制器、DC电源、上电电路和下电电路。所述高速控制器，用于输出控制信号以控制上电电路和下电电路分时工作；所述DC电源，用于通过上电电路为负载供电；所述上电电路，用于对负载进行充电，所述上电电路的控制端与所述高速控制器连接，所述上电电路的输入端与所述DC电源连接，所述上电电路的输出端与负载连接；所述下电电路，用于对负载进行放电，所述下电电路的控制端与所述高速控制器连接，所述下电电路的输入端与所述负载连接，所述下电电路的输出端接地。
其中，所述上电电路、下电电路均包括一个高电压开启的第一开关器件和一个低电压开启的第二开关器件，所述第二开关器件与所述高速控制器连接，所述第一开关器件与所述负载连接，所述第一开关器件的通断由所述第二开关器件控制。所述上电电路、下电电路的第一开关器件的内阻均为毫欧级，所述第一开关器件优选为N沟道MOSFET管，所述第二开关器件优选为N沟道MOSFET管。
具体地，如图2所示，图2为本申请中一种快速上下电电路的电路图。所述高速控制器设有第一电平信号输出端C1和第二电平信号输出端C2，所述第一电平信号输出端C1向所述上电电路发送第一电平信号，所述第二电平信号输出端C2向所述下电电路发送第二电平信号。所述上电电路包括第一MOSFET Q1和第二MOSFET Q2，所述下电电路包括第三MOSFETQ3和第四MOSFET Q4，所述第一MOSFET Q1、所述第三MOSFET Q3的内阻均为毫欧级。其中，所述第一MOSFET Q1的漏极与所述DC电源连接，所述第一MOSFET Q1的源极与所述负载连接，所述第一MOSFET Q1的栅极与所述第二MOSFET Q2的漏极连接，所述第一MOSFET Q1的栅极和所述第二MOSFET Q2的漏极之间通过第一电阻R1连接第一电源VCC(12V)；所述第二MOSFET Q2的栅极通过第二电阻R2与所述高速控制器的第一电平信号输出端C1连接，所述第二MOSFET Q2的源极接地，所述第二电阻R2与所述高速控制器的第一电平信号输出端C1之间还通过第三电阻R3接地。所述第三MOSFET Q3的漏极与所述负载连接，所述第三MOSFETQ3的源极接地，所述第三MOSFET Q3的栅极与所述第四MOSFET Q4的漏极连接，所述第三MOSFET Q3的栅极和所述第四MOSFET Q4的漏极之间通过第六电阻R6连接第一电源VCC(12V)；所述第四MOSFET Q4的栅极通过第五电阻R5与所述高速控制器的第二电平信号输出端C2连接，所述第四MOSFET Q4的源极接地，所述第五电阻R5与所述高速控制器的第二电平信号输出端C2之间还通过第四电阻R4接第二电源VCC2(3.3V)。
上述电路中，所述第一MOSFET Q1用来控制是否通电，所述第三MOSFET Q3用来控制放电。考虑到负载的电容，根据RC的充放电时间，在这里需要使用低内阻的MOSFET，否则会对上电、下电的时间造成很大影响，本申请中的第一MOSFET Q1和第三MOSFET Q3的内阻均为毫欧级。由于一些低内阻的MOSFET开启电压较大，不能直接使用高速控制器驱动，所以本申请在上电电路和下电电路中分别添加了一个低电压开启的MOSFET，即第二MOSFET Q2和第四MOSFET Q4，使用低电压开启的MOSFET来控制高电压开启的MOSFET，这样可使用高速控制器直接控制，通过高速控制器的控制信号，即可让输出电源快速开关。
参阅图3的控制流程示意图，负载上电时，所述高速控制器的第二电平信号输出端C2先输出高电平，经过第一延时时间后，所述高速控制器的第一电平信号输出端C1输出低电平，即所述第二电平信号的上升沿比所述第一电平信号的下降沿早第一延时时间，所述第二MOSFET Q2、第三MOSFET Q3截止，所述第一MOSFET Q1、第四MOSFET Q4导通，所述DC电源为所述负载充电。
参阅图4的控制流程示意图，负载下电时，所述高速控制器的第一电平信号输出端C1先输出高电平，经过第二延时时间后，所述高速控制器的第二电平信号输出端C2输出低电平，即所述第二电平信号的下降沿比所述第一电平信号的上升沿晚第二延时时间，所述第一MOSFET Q1、第四MOSFET Q4截止，所述第二MOSFET Q2、第三MOSFET Q3导通，所述负载放电。
上述控制流程中的上电控制时序参阅图5，下电控制时序参阅图6。
具体地，上电控制顺序：C2高电平→C1低电平；下电控制顺序：C1高电平→C2低电平。其中，所述第一延时时间为大于1us，即t1>1us；所述第二延时时间为大于1us，即t2>1us。上电过程中主要考虑第一MOSFET Q1、第二MOSFET Q2的响应速度；下电过程中主要考虑第三MOSFET Q3、第四MOSFET Q4的响应速度，一般的MOSFET响应速度为ns级。
使用本申请的控制方法，不仅可以节省高速控制器的控制I/O口的数量，而且在给负载上电前就先关闭下电电路，在负载下电完成后再打开上电电路，可以杜绝在给负载供电的同时，下电电路也在对负载进行放电，增加系统功耗，避免在负载的初始上电阶段，导致电流尖峰，实现对负载上、下电的稳定、快速控制。
在此电路中，主要为负载的RC充放电。以下举例来计算负载的充电、放电时间。
(1)充电时间计算：
假设DC电源的电压为Vu，负载的等效电阻为R，负载的等效电容为C。电压Vu通过电阻R给电容C充电，V0为电容C的初始电压值，Vt为任意时间电容C上的电压值，可得计算公式：Vt＝V0+(Vu-V0)*[1-exp(-t/RC)]，当电容C上的初始电压为0V时，公式简化为：Vt＝Vu*[1-exp(-t/RC)]，其中，exp为自然常数e为底的指数函数，e为常数2.7182818。当t＝RC时，Vt＝Vu*(1-e^(-1))＝Vu*(1-1/e)＝0.63Vu；t＝2RC时，Vt＝0.86Vu；t＝3RC时，Vt＝0.95Vu；t＝4RC时，Vt＝0.98Vu；t＝5RC时，Vt＝0.99Vu。所以，一般充电时间为3-5个RC。在此电路中，假设负载的等效电容为1000uf时，第一MOSFET Q1为10毫欧内阻，则充电时间t＝3*0.01*0.001＝0.00003s＝30us。
(2)放电时间计算：
Vt＝Vu*exp(-t/RC)，当t＝RC时，Vt＝0.37Vu；t＝2RC时，Vt＝0.14Vu；t＝3RC时，Vt＝0.05Vu；t＝4RC时，Vt＝0.02Vu；t＝5RC时，Vt＝0.01Vu。所以，一般放电时间为3-5个RC。在此电路中，假设负载的等效电容为1000uf，第三MOSFET Q3为10毫欧电阻，则放电时间t＝3*0.01*0.001＝0.00003s＝30us。
经过上述计算可知，当负载的等效电容为1000uf时，上下电时间仅为30微秒左右，实现了快速上电、下电。
综上所述，本申请中一种快速上下电电路及其控制方法，采用低内阻的MOSFET以降低负载的上电、下电时间，实现负载上电、下电的高速切换，由于低内阻的MOSFET开启电压较大，不能直接使用高速控制器驱动，本申请添加了低电压开启的MOSFET，使用低电压开启的MOSFET来控制高电压开启的MOSFET，这样可使用高速控制器直接控制，通过高速控制器的控制信号，即可让输出电源快速开关并且使上下电时间达到微秒级，让大功耗的芯片进行寿命测试成为了可能。通过使用此快速上下电电路，在实际的寿命实验中有了明显的效果，节省了实验时间，为芯片的制造提供了有效数据。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
Claims (10)
1.一种快速上下电电路，其特征在于，包括：
高速控制器，用于输出控制信号以控制上电电路和下电电路分时工作；
DC电源，用于通过上电电路为负载供电；
上电电路，用于对负载进行充电，所述上电电路的控制端与所述高速控制器连接，所述上电电路的输入端与所述DC电源连接，所述上电电路的输出端与负载连接；
下电电路，用于对负载进行放电，所述下电电路的控制端与所述高速控制器连接，所述下电电路的输入端与所述负载连接，所述下电电路的输出端接地；
其中，所述上电电路、下电电路均包括一个高电压开启的第一开关器件和一个低电压开启的第二开关器件，所述第二开关器件与所述高速控制器连接，所述第一开关器件与所述负载连接，所述第一开关器件的通断由所述第二开关器件控制。
2.根据权利要求1所述的一种快速上下电电路，其特征在于，所述第一开关器件的内阻为毫欧级。
3.根据权利要求1所述的一种快速上下电电路，其特征在于，所述第一开关器件为N沟道MOSFET管，所述第二开关器件为N沟道MOSFET管。
4.根据权利要求1所述的一种快速上下电电路，其特征在于，所述高速控制器设有第一电平信号输出端和第二电平信号输出端，所述第一电平信号输出端与所述上电电路的第二开关器件相连接，向所述上电电路的第二开关器件发送第一电平信号，所述第二电平信号输出端与所述下电电路的第二开关器件相连接，向所述下电电路的第二开关器件发送第二电平信号；
所述第一电平信号为低电平，所述第二电平信号为高电平，所述上电电路的第二开关器件截止，所述上电电路的第一开关器件导通，所述下电电路的第二开关器件导通，所述下电电路的第一开关器件截止，所述DC电源为所述负载充电；
所述第一电平信号为高电平，所述第二电平信号为低电平，所述上电电路的第二开关器件导通，所述上电电路的第一开关器件截止，所述下电电路的第二开关器件截止，所述下电电路的第一开关器件导通，所述负载放电。
5.根据权利要求1所述的一种快速上下电电路，其特征在于，所述上电电路包括第一MOSFET管和第二MOSFET管，所述第一MOSFET管的内阻为毫欧级；
所述第一MOSFET管的漏极与所述DC电源连接，所述第一MOSFET管的源极与所述负载连接，所述第一MOSFET管的栅极与所述第二MOSFET管的漏极连接，所述第一MOSFET管的栅极和所述第二MOSFET管的漏极之间通过第一电阻连接第一电源VCC；
所述第二MOSFET管的栅极通过第二电阻与所述高速控制器连接，所述第二MOSFET管的源极接地，所述第二电阻与高速控制器之间还通过第三电阻接地。
6.根据权利要求1所述的一种快速上下电电路，其特征在于，所述下电电路包括第三MOSFET管和第四MOSFET管，所述第三MOSFET管的内阻为毫欧级；
所述第三MOSFET管的漏极与所述负载连接，所述第三MOSFET管的源极接地，所述第三MOSFET管的栅极与所述第四MOSFET管的漏极连接，所述第三MOSFET管的栅极和所述第四MOSFET管的漏极之间通过第六电阻连接第一电源VCC；
所述第四MOSFET管的栅极通过第五电阻与所述高速控制器连接，所述第四MOSFET管的源极接地，所述第五电阻与高速控制器之间还通过第四电阻接第二电源VCC2。
7.一种如权利要求1所述的快速上下电电路的控制方法，其特征在于，包括：高速控制器循环输出控制信号以控制上电电路和下电电路分时工作；其中，
负载上电时，高速控制器先控制下电电路断开，再控制上电电路导通，实现负载上电；
负载下电时，高速控制器先控制上电电路断开，再控制下电电路导通，实现负载下电。
8.根据权利要求7所述的一种快速上下电电路的控制方法，其特征在于，所述高速控制器设有第一电平信号输出端和第二电平信号输出端，所述第一电平信号输出端与所述上电电路的第二开关器件相连接，向所述上电电路的第二开关器件发送第一电平信号，所述第二电平信号输出端与所述下电电路的第二开关器件相连接，向所述下电电路的第二开关器件发送第二电平信号；所述控制方法还包括：
负载上电时，所述第二电平信号输出端输出第二电平信号为高电平，经过第一延时时间后，所述第一电平信号输出端输出第一电平信号为低电平，即所述第二电平信号的上升沿比所述第一电平信号的下降沿早第一延时时间，所述下电电路的第二开关器件导通，所述下电电路的第一开关器件截止，所述上电电路的第二开关器件截止，所述上电电路的第一开关器件导通，所述DC电源为所述负载充电；
负载下电时，所述第一电平信号输出端输出第一电平信号为高电平，经过第二延时时间后，所述第二电平信号输出端输出第二电平信号为低电平，即所述第二电平信号的下降沿比所述第一电平信号的上升沿晚第二延时时间，所述上电电路的第二开关器件导通，所述上电电路的第一开关器件截止，所述下电电路的第二开关器件截止，所述下电电路的第一开关器件导通，所述负载放电。
9.根据权利要求8所述的一种快速上下电电路的控制方法，其特征在于，所述上电电路包括第一MOSFET管和第二MOSFET管，所述下电电路包括第三MOSFET管和第四MOSFET管，所述第一MOSFET管、所述第三MOSFET管的内阻均为毫欧级；
其中，所述第一MOSFET管的漏极与所述DC电源连接，所述第一MOSFET管的源极与所述负载连接，所述第一MOSFET管的栅极与所述第二MOSFET管的漏极连接，所述第一MOSFET管的栅极和所述第二MOSFET管的漏极之间通过第一电阻连接第一电源VCC；所述第二MOSFET管的栅极通过第二电阻与所述高速控制器的第一电平信号输出端连接，所述第二MOSFET管的源极接地，所述第二电阻与所述高速控制器的第一电平信号输出端之间还通过第三电阻接地；
其中，所述第三MOSFET管的漏极与所述负载连接，所述第三MOSFET管的源极接地，所述第三MOSFET管的栅极与所述第四MOSFET管的漏极连接，所述第三MOSFET管的栅极和所述第四MOSFET管的漏极之间通过第六电阻连接第一电源VCC；所述第四MOSFET管的栅极通过第五电阻与所述高速控制器的第二电平信号输出端连接，所述第四MOSFET管的源极接地，所述第五电阻与所述高速控制器的第二电平信号输出端之间还通过第四电阻接第二电源VCC2；
所述控制方法还包括：
负载上电时，所述第二电平信号输出端先输出高电平，经过第一延时时间后，所述第一电平信号输出端输出低电平，所述第二MOSFET管、第三MOSFET管截止，所述第一MOSFET管、第四MOSFET管导通，所述DC电源为所述负载充电；
负载下电时，所述第一电平信号输出端先输出高电平，经过第二延时时间后，所述第二电平信号输出端输出低电平，所述第一MOSFET管、第四MOSFET管截止，所述第二MOSFET管、第三MOSFET管导通，所述负载放电。
10.根据权利要求8或9所述的一种快速上下电电路的控制方法，其特征在于，所述第一延时时间为大于1us；所述第二延时时间为大于1us。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110359407.3A CN113098462B (zh) | 2021-04-02 | 2021-04-02 | 一种快速上下电电路及其控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110359407.3A CN113098462B (zh) | 2021-04-02 | 2021-04-02 | 一种快速上下电电路及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113098462A true CN113098462A (zh) | 2021-07-09 |
| CN113098462B CN113098462B (zh) | 2023-12-22 |
Family
ID=76672964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110359407.3A Active CN113098462B (zh) | 2021-04-02 | 2021-04-02 | 一种快速上下电电路及其控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113098462B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117097310A (zh) * | 2023-10-11 | 2023-11-21 | 芯睿微电子(昆山)有限公司 | 具有下电快速稳定电路的器件及下电快速稳定电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105041535A (zh) * | 2015-07-24 | 2015-11-11 | 苏州市大力电器有限公司 | 一种用于喷油器电磁阀的高性能驱动装置 |
| CN205484701U (zh) * | 2016-03-14 | 2016-08-17 | 武汉梦芯科技有限公司 | 一种ic pmu上电时间及反复上下电稳定性测试电路 |
| CN106374910A (zh) * | 2016-09-30 | 2017-02-01 | 深圳市新国都支付技术有限公司 | 一种功能模块的上、下电和放电控制电路和方法 |
| CN110988540A (zh) * | 2019-12-12 | 2020-04-10 | 山东有人信息技术有限公司 | 一种物联网通讯设备的上下电自动化测试系统 |
| US20200244241A1 (en) * | 2017-08-10 | 2020-07-30 | JRD Communication (Shenzhen) Ltd. | Mute control circuit used upon power-on or power-of, control method, and audio device |
-
2021
- 2021-04-02 CN CN202110359407.3A patent/CN113098462B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105041535A (zh) * | 2015-07-24 | 2015-11-11 | 苏州市大力电器有限公司 | 一种用于喷油器电磁阀的高性能驱动装置 |
| CN205484701U (zh) * | 2016-03-14 | 2016-08-17 | 武汉梦芯科技有限公司 | 一种ic pmu上电时间及反复上下电稳定性测试电路 |
| CN106374910A (zh) * | 2016-09-30 | 2017-02-01 | 深圳市新国都支付技术有限公司 | 一种功能模块的上、下电和放电控制电路和方法 |
| US20200244241A1 (en) * | 2017-08-10 | 2020-07-30 | JRD Communication (Shenzhen) Ltd. | Mute control circuit used upon power-on or power-of, control method, and audio device |
| CN110988540A (zh) * | 2019-12-12 | 2020-04-10 | 山东有人信息技术有限公司 | 一种物联网通讯设备的上下电自动化测试系统 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117097310A (zh) * | 2023-10-11 | 2023-11-21 | 芯睿微电子(昆山)有限公司 | 具有下电快速稳定电路的器件及下电快速稳定电路 |
| CN117097310B (zh) * | 2023-10-11 | 2024-03-15 | 芯睿微电子(昆山)有限公司 | 具有下电快速稳定电路的器件及下电快速稳定电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113098462B (zh) | 2023-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101109283B1 (ko) | 개선된 성능을 가진 ｎ?채널 ｅｓｄ 클램프 | |
| US6819149B2 (en) | Gate drive device for reducing a surge voltage and switching loss | |
| US7936189B2 (en) | Driver circuit and method for reducing electromagnetic interference | |
| KR970031144A (ko) | 2차 전지팩(secondary battery pack) | |
| CN103715672A (zh) | 箝位电路、半导体装置和半导体装置的箝位方法 | |
| US6573768B2 (en) | Power-on circuit of a peripheral component | |
| WO2014199970A1 (ja) | 電子回路 | |
| US20130313914A1 (en) | Control circuit for universal serial bus connector | |
| CN113098462B (zh) | 一种快速上下电电路及其控制方法 | |
| US20150008973A1 (en) | Switching control circuit for target switching element | |
| EP1829216A1 (en) | Power switching apparatus with open-load detection | |
| US5661625A (en) | Circuit device for unstable power source transient state compensation and low voltage cutoff protection of an active controller component | |
| JP7356088B2 (ja) | 半導体試験装置および半導体素子の試験方法 | |
| CN106971686A (zh) | 显示装置及其驱动方法 | |
| CN220210238U (zh) | 高边驱动电路及电子设备 | |
| US6917227B1 (en) | Efficient gate driver for power device | |
| US20090108910A1 (en) | Very low power consumption solid state relay | |
| CN106953627B (zh) | 功率器件的栅极驱动电路 | |
| US6774682B2 (en) | Circuit configuration for driving a semiconductor switching element and method for same | |
| CN111478302A (zh) | 一种带接反保护的输出驱动电路 | |
| US7319282B2 (en) | Switch circuit | |
| US5761020A (en) | Fast switching smartfet | |
| JPH03141720A (ja) | パワースイッチ回路 | |
| CN110780108A (zh) | 一种峰值检测单元及检测系统及检测方法 | |
| CN217769474U (zh) | 开关器件的过电流保护电路及装置和驱动电源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |