CN113098395A - 一种优化的晶振快速启动电路 - Google Patents

Abstract

本发明涉及一种优化的晶振快速启动电路，属于电子技术领域，该晶振由晶体及晶振电路组成，该快速启动电路包括辅助放大器和数字计时器；其中辅助放大器与晶振电路并联后的两端分别与晶体的两端相连，数字计时器的输入端与晶振电路的输出端相连，数字计时器的输出端与辅助放大器的输入端相连；所述数字计时器输出的使能信号在上电后默认将辅助放大器开启，在上电初期辅助放大器和晶振电路同时工作，在时钟信号输出的方波达到预设数量后，关断辅助放大器；时钟信号的方波仅由晶体和晶振电路维持。本发明具有启动时间短、功耗低、成本低、稳定性高、噪声低、普适应高等优点。

Description

一种优化的晶振快速启动电路

技术领域

本发明属于电子技术领域，特别提出一种优化的晶振快速启动电路。

背景技术

晶振，或称晶体振荡器，是电子领域最常用的元器件之一，由晶体和外围电路组成，用于产生高精度的时钟信号。晶振具有压电效应，在晶体两极外加电压后晶体会产生变形。如果给晶体加上适当的交变电压，晶体就会产生谐振。给晶体施加交变电压的电路通常被称为晶振电路，包括皮尔斯、科尔林、桑托斯等电路结构，都属于反馈放大器结构。在图1的示意图中，晶体X1的两端连接晶振电路A0，A0作为反馈放大器给晶体X1施加交变电压，使得晶体X1产生持续的谐振，由晶振电路A0输出时钟信号T0。

另一方面，晶振的缺点也很明显，启动时间较长，通常在毫秒级别。为此，可以在晶振电路之外增加启动电路，该电路仅工作在晶振的初始振荡阶段，待晶振振荡频率稳定后，启动电路会被关断，以节省功耗。同时，作为一个典型的电子系统，晶振的启动电路不仅仅需要考虑启动时间的缩短，而需要从多个角度考虑性能指标，比如功耗、成本、稳定性、噪声、普适性等，其中，稳定性是指启动电路不影响晶振主电路的环路特性，不会引起额外的环路问题，普适性是指启动电路适用于包括皮尔斯、科尔林、桑托斯等结构。

为了优化晶振的启动时间，CN110224689A，CN201410435976，CN201610192685等中国专利申请文件中提出了各自的解决方法：

(1)CN110224689A的思路是检测晶振的电压振幅，并根据晶振的振幅调节晶振起振电路的电流，以使晶振的振幅达到预设值。为此，该文件在晶振电路的反馈放大器之外又引入一路仅工作于启动阶段的反馈放大器。在图2的结构示意图中，增益控制电路，用于检测无源晶振的振幅，并根据无源晶振的振幅调节晶振起振电路的电流，以使无源晶振的振幅达到预设值；与晶振起振电路相连的直流电压产生电路，用于根据晶振起振电路输出的交流电压信号生成直流电压信号。

(2)CN201410435976的思路与CN110224689A类似，创新点在于提出了一种新颖的用于启动电路的反馈放大器，如图3所示。电路实时监控晶振的振幅并通过自动增益控制电路动态调整流过起振放大器的电流，当晶振还没有起振或者振幅比较小时，实现让晶振快速启动；随着晶振振幅的变大，自动增益控制电路逐渐减小流过起振放大器额电流，从而让晶振快速启动的同时实现了低的功耗。

(3)CN201610192685是通过计时的方式关断晶振放大器的辅助电流，且计时功能由模拟的脉冲发生电路实现，其组成结构如图4所示，包括：晶振起振电路11、脉冲发生电路30、波形转换电路20及两个电流源(11、12)，其中所述晶振起振电路，具有第一输出端和第二输出端，所述晶振起振电路的第二输出端输出第一振荡信号；波形转换电路，用于将所述第一振荡信号转换为矩形波信号；第一电流源11，用于输出第一电流，以驱动所述晶振起振电路；第二电流源12，用于输出第二电流，与所述第一电流源11并联并共同驱动所述晶振起振电路10；脉冲生成电路30，用于产生控制脉冲信号，以控制所述第二电流源12在上电后输出所述第二电流，并在预设时间后停止输出所述第二电流。其工作原理是：脉冲发生电路30，用于产生控制脉冲信号，以控制所述第二电流源I2在上电后输出所述第二电流，并在预设时间后停止输出所述第二电流。

如果从启动时间、功耗、成本、稳定性、噪声、普适性等几个角度评估以上技术方案，虽然在启动时间方面都有改善，但是在其他方面都存在不足。

功耗方面，CN110224689A在完成晶振的启动过程后，不能完全关断启动电路的电流，而是需要电流来维持启动电路中反馈环路的关断。

成本方面，CN110224689A，CN201410435976，CN201610192685等技术方案都使用了额外的放大器或比较器或振荡器，这就必然要求额外的偏置电流产生电路。这些额外的电路都增加了电路成本。

稳定性方面，CN110224689A技术方案在启动电路中采用了模拟反馈环路，该环路和晶振电路本身的反馈环路相互嵌套，形成两个嵌套的模拟反馈环路，这是一个设计难度，或者说增加了稳定性风险。

噪声方面，CN110224689A，CN201410435976只适用于电流源偏置的晶振电路，噪声难以得到优化。

普适性方面，CN110224689A，CN201410435976只适用于电流源偏置的皮尔斯结构，普适性较差。

可见，现有的晶振启动电路方案仍然存在不足。

发明内容

本发明的目的是为克服已有技术的不足之处，提出一种优化的晶振快速启动电路，本发明具有启动时间短、功耗低、成本低、稳定性高、噪声低、普适应高等优点。

本发明提出的一种优化的晶振快速启动电路，晶振由晶体及晶振电路组成，其特征在于，该快速启动电路包括辅助放大器和数字计时器；其中辅助放大器与晶振电路并联后的两端分别与晶体的两端相连，数字计时器的输入端与晶振电路的输出端相连，数字计时器的输出端与辅助放大器的输入端相连；所述数字计时器输出的使能信号在上电后默认将辅助放大器开启，在上电初期辅助放大器和晶振电路同时工作，在时钟信号输出的方波达到预设数量后，关断辅助放大器；时钟信号的方波仅由晶体和晶振电路维持。

本发明的特点及有益效果：

本发明不需要额外的模拟反馈放大器或比较器，不需要额外的振荡器、不在晶振电路基础上增加额外的反馈环路、启动完成后不消耗电流、普遍适用于各种晶振电路，具有启动时间短、功耗低、成本低、稳定性高、噪声低、普适应高等优点。

附图说明

图1是常用的晶振电路结构示意图；

图2是专利申请文件CN110224689A的结构示意图；

图3是专利申请文件CN201410435976的结构示意图；

图4是专利申请文件CN201610192685的结构示意图；

图5是本发明的晶振快速启动电路结构示意图；

图6是本发明的晶振电路A0和辅助放大器A1的实施例电路组成示意图；

图7是本发明的数字计时器实施例电路组成示意图。

具体实施方式

本发明提出一种优化的晶振快速启动电路，下面结合附图及一个实施例详细说明如下：

本发明提出的一种优化的晶振快速启动电路，结构如图5所示，用于由晶体与晶振电路组成的晶振，该快速启动电路包括辅助放大器A1、数字计时器C0，其中辅助放大器A1与晶振电路A0并联后的两端分别与晶体X1的两端相连，数字计时器C0的输入端与晶振电路A0的输出端相连，数字计时器C0的输出端与辅助放大器A1的输入端相连。其工作原理是：数字计时器C0输出的使能信号E1在上电后默认将辅助放大器A1开启，这样在上电初期辅助放大器A1和晶振电路A0同时工作，增大了反馈增益，加快了起振速度，在时钟信号T0输出的方波达到数字计时器预设数量后(数字计时器的本质是计算方波的数量，如过串联的D触发器越多，则预设数量越大，达到预设数量后，数字计时器发出计时结束的信号)，数字计时器C0输出的使能信号E1将发生变化，例如由低电平变为高电平，关断辅助放大器A1。时钟信号T0的方波仅由晶体X1和晶振电路A0维持，A1和C0都不再耗电。

虽然CN201610192685方案与本发明类似也是通过计时的方式关断辅助放大器，但是本发明方案有着突出的实质性的不同和显著的进步：CN201610192685使用了额外的脉冲发生电路，或称模拟计时器，而本发明的计时功能是利用晶振电路本身产生的方波信号输入到数字计时器完成，没有额外的模拟电路以及相应的偏置电路，电路得到了低成本的优化。再者，由于晶振本身的计时优势，使用晶振产生的方波信号要比非晶振类的脉冲发生电路计时更精准。

本发明的晶振电路A0和辅助放大器A1的一个实施例如图6所示，晶振电路A0和辅助放大器A1都采用了结构相同的反向放大器，由PMOS(Positive Channel Metal OxideSemiconductor，正向沟道金属氧化层半导体)和NMOS(Negative Channel Metal OxideSemiconductor，负向沟道金属氧化层半导体)构成。为了在晶振启动完成后，完全关断A1的电流，在A1的PMOS与NMOS之间的电流通路上增加了两个开关1和2。这些开关通常也由PMOS和NMOS构成，属于公知，不再赘述。晶振电路A0的输入节点与辅助放大器A1的输入节点连接于XI，A0的输出节点与A1的输出节点连接于XO，XI和XO也与晶体X1两端相连。节点XO输出时钟信号T0，并且与数字计时器C0的输入端相连，C0输出了辅助放大器使能信号E1。开关1和2受使能信号E1控制，在上电初期E1打开开关1和2，待晶振稳定后，使能信号E1发生变化并关断开关1和2。

数字计时器C0的一款实施例如图7所示，由与门1与与非门1构成的逻辑门和5个串联的D触发器组成。其中上电复位信号P0连接D触发器1～5的使能端，时钟信号T0连接与门1的一个输入端，与门1一共有两个输入端，与门的另一个输入端连接与非门1输出端，与非门输出辅助放大器使能信号E1，与门1的输出端连接到D触发器1的触发端CK。D触发器1的输出Q端连接D触发器2的触发端CK，D触发器1的输出QN端连接D触发器1的输入数据段D；D触发器2的输出Q端连接D触发器3的触发端CK，D触发器2的输出QN端连接D触发器2的输入数据段D。D触发器3的输出Q端连接D触发器4的触发端CK，D触发器3的输出QN端连接D触发器3的输入数据段D。D触发器4的输出Q端连接D触发器5的触发端CK，D触发器4的输出QN端连接D触发器4的输入数据段D。D触发器5的输出Q端连接与非门1的输入端，D触发器5的输出QN端连接D触发器5的输入数据段D。

其工作过程为：上电复位信号P0最初为低电平，将D触发器5～1的输出Q全部置为低电平，QN全部置为高电平。这样，与非门1将输出高电平的E1，也就在上电初期开启了辅助放大器A1。等晶振电路开始输出时钟信号T0后，计时器开始计时。在实施例图7中，当D触发器5～1输出二进制数11000，即十进制数24时，E1立即变为低电平。所以，如果忽略逻辑门的传输延时，计时器计时时间等于23个T0的方波周期时间。

本发明提出的晶振快速启动电路的特点在于：

(1)辅助放大器A1与晶振电路A0中的放大器结构相同，且在晶振启动阶段的默认状态是开启。

(2)利用晶振本身的方波计时。数字计时器使用晶振电路的输出时钟信号T0计时，不需要额外的振荡器电路。

(3)数字计时器在预设时间之后，关断辅助放大器A1，节省功耗。

本发明结构特点具有以下有益效果：

稳定性方面，A1起到增强晶振电路A0环路增益的作用，而不是增加额外的反馈环路，所以不会影响原有环路的稳定性。

成本方面，辅助放大器A1与晶振电路A0所含放大器类似，数字计时器仅由数个D触发器构成，成本较低。

噪声和普适性方面，该启动电路对晶振电路没有特殊要求，基于电流源偏置或反相器的皮尔斯、科尔林或桑托斯结构都适用，也利于设计和优化晶振的噪声特性。

Claims (4)

1.一种优化的晶振快速启动电路，该晶振由晶体及晶振电路组成，其特征在于，该快速启动电路包括辅助放大器和数字计时器；其中辅助放大器与晶振电路并联后的两端分别与晶体的两端相连，数字计时器的输入端与晶振电路的输出端相连，数字计时器的输出端与辅助放大器的输入端相连；所述数字计时器输出的使能信号在上电后默认将辅助放大器开启，在上电初期辅助放大器和晶振电路同时工作，在时钟信号输出的方波达到预设数量后，关断辅助放大器；时钟信号的方波仅由晶体和晶振电路维持。

2.如权利要求1所述的优化的晶振快速启动电路，其特征在于，所述的晶振电路采用由正向沟道金属氧化层半导体和负向沟道金属氧化层半导体构成的反向放大器。

3.如权利要求1所述的优化的晶振快速启动电路，其特征在于，所述的辅助放大器包括由正向沟道金属氧化层半导体和负向沟道金属氧化层半导体构成的反向放大器，以及在正向沟道金属氧化层半导体和负向沟道金属氧化层半导体之间的电流通路上设有两个开关。

4.如权利要求1、2或3所述的优化的晶振快速启动电路，其特征在于，所述数字计时器由与门、与非门构成的逻辑门和5个串联的D触发器组成；其中上电复位信号P0连接五个D触发器的使能端，时钟信号T0连接与门的一个输入端，与门的另一个输入端连接与非门的输出端，与门的输出端连接到第一D触发器的触发端CK；第一D触发器的输出Q端连接第二D触发器的触发端CK，第一D触发器的输出QN端与第一D触发器的输入数据段D相连；第二D触发器的输出Q端连接第三D触发器的触发端CK，第二D触发器的输出QN端与第二D触发器的输入数据段D相连；第三D触发器的输出Q端连接第四D触发器的触发端CK，第三D触发器的输出QN端与第三D触发器的输入数据段D相连；第四D触发器的输出Q端连接第五D触发器的触发端CK，第四D触发器的输出QN端与第四D触发器的输入数据段D相连；第五D触发器的输出Q端连接与非门的输入端，第五D触发器的输出QN端与第五D触发器的输入数据段D相连。

Images