CN113055001A - 一种锁相环电路 - Google Patents

一种锁相环电路 Download PDF

Info

Publication number
CN113055001A
CN113055001A CN202110428576.8A CN202110428576A CN113055001A CN 113055001 A CN113055001 A CN 113055001A CN 202110428576 A CN202110428576 A CN 202110428576A CN 113055001 A CN113055001 A CN 113055001A
Authority
CN
China
Prior art keywords
phase
array
locked loop
output end
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110428576.8A
Other languages
English (en)
Other versions
CN113055001B (zh
Inventor
李凡阳
黄高文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou University
Original Assignee
Fuzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou University filed Critical Fuzhou University
Priority to CN202110428576.8A priority Critical patent/CN113055001B/zh
Publication of CN113055001A publication Critical patent/CN113055001A/zh
Application granted granted Critical
Publication of CN113055001B publication Critical patent/CN113055001B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及一种锁相环电路。包括饱和鉴频鉴相器、电荷泵、电流控制振荡器、反相器链、采样保持电路、电压控振荡器、分频器。饱和鉴频鉴相器与电荷泵连接，将输入信号和反馈信号的相位差转换成脉冲电流。锁相环内部包含的伪锁相环将电流脉冲转换成脉宽调制信号。提取脉宽调制信号，将其转换成直流电压信号，该信号进而调制压控振荡器。本发明在减小杂散水平的同时，还实现了快速锁定的功能。

Description

一种锁相环电路
技术领域
本发明涉及集成电路技术领域，而更详细地涉及一种能快速锁定且有较好杂散性能的锁相环电路。
背景技术
传统锁相环是电子通信系统中的重要组成部件，随着现代科学技术的发展，对锁相环锁定速度的要求也越来越高。传统电荷泵锁相环由于其固有的离散特性，要使环路稳定，就要满足环路带宽小于输入参考频率十分之一的条件。然而，过小的环路带宽又会限制锁定速度。因此，为提高锁定速度，锁相环的环路滤波器设计是当下热门的研究发展方向之一。
目前国际上为提高锁相环锁定速度的主要方法之一是采用第一类锁相环结构。如采用主从式采样滤波器技术(参考：L. Kong and B. Razavi, “A 2.4 GHz 4 mW integer-N inductorless RF synthesizer,” IEEE J. Solid-State Circuits, vol. 51, no. 3,pp. 626–635, Mar. 2016.)，主从式采样滤波器可实现非常宽的环路带宽，但缺点是由于采样电路的时钟馈通和电荷共享，导致杂散性能较差。为此需要加入谐波陷阱电路，这既增加了电路复杂度，又使电路遭受固有的增益不稳定性。
发明内容
本发明的目的在于提供一种能快速锁定且有较好杂散性能的锁相环电路。
为实现上述目的，本发明的技术方案是：一种锁相环电路，包括：饱和鉴频鉴相器、电荷泵、伪锁相环、脉宽调制信号转直流电压信号电路、采样保持电路、压控振荡器、分频器；所述饱和鉴频鉴相器的第一输入端连接到信号输入端fref；所述电荷泵的上开关和下开关，分别连接到饱和鉴频鉴相器的第一输出端UP和第二输出端DN；所述伪锁相环的输入端连接到电荷泵的输出端；所述脉宽调制信号转直流电压信号电路的输入端连接到伪锁相环的输出端；所述采样保持电路的输入端连接到脉宽调制信号转直流电压信号电路的输出端；所述压控振荡器的输入端连接到采样保持电路的输出端；所述分频器的输入端连接到压控振荡器的输出端，输出端连接到饱和鉴频鉴相器的第二输入端。
在本发明一实施例中，所述伪锁相环包括电流控制振荡器、反相器链、饱和鉴频鉴相器阵列、电荷泵阵列、反相器阵列；所述电流控制振荡器的输入端接到所述电荷泵的输出端；所述反相器链的输入端接到信号输入端fref；所述电流控制振荡器的输出端和反相器链的输出端一一对应，并分别接到饱和鉴频鉴相器阵列的第一输入端和第二输入端；所述电荷泵阵列的上开关接到饱和鉴频鉴相器阵列的输出端，电荷泵阵列的下开关接到反相器阵列的输出端；所述反相器阵列的输入端接到饱和鉴频鉴相器阵列的输出端；所述电荷泵阵列的输出端接到电流控制振荡器的输入端。
在本发明一实施例中，所述脉宽调制信号转直流电压信号电路包括电流源阵列、开关阵列、电阻、单位增益缓冲器；所述电流源阵列与开关阵列的第一端相连；所述电阻的第一端与开关阵列的第二端相连，电阻的第二端与地相连；所述开关阵列的开关控制端与所述饱和鉴频鉴相器阵列的输出端相连；所述单位增益缓冲器的输入端与电阻的第一端相连，单位增益缓冲器的输出端与所述采样保持电路的输入端相连。
相较于现有技术，本发明具有以下有益效果：本发明可用于电子通信系统，实现了锁相环快速锁定的同时，还有较好的杂散性能。
附图说明
图1为本发明的电路原理图。
图中主要元件说明：
1 饱和鉴频鉴相器与电荷泵 2 电流控制振荡器与反相器链
3 饱和鉴频鉴相器阵列 4 电流反馈阵列
5 脉宽调制信号转直流电压信号电路 6 采样保持电路
7 分频器 8 压控振荡器。
具体实施方式
下面结合附图，对本发明的技术方案进行具体说明。
本发明一种一种锁相环电路，包括：饱和鉴频鉴相器、电荷泵、伪锁相环、脉宽调制信号转直流电压信号电路、采样保持电路、压控振荡器、分频器；所述饱和鉴频鉴相器的第一输入端连接到信号输入端fref；所述电荷泵的上开关和下开关，分别连接到饱和鉴频鉴相器的第一输出端UP和第二输出端DN；所述伪锁相环的输入端连接到电荷泵的输出端；所述脉宽调制信号转直流电压信号电路的输入端连接到伪锁相环的输出端；所述采样保持电路的输入端连接到脉宽调制信号转直流电压信号电路的输出端；所述压控振荡器的输入端连接到采样保持电路的输出端；所述分频器的输入端连接到压控振荡器的输出端，输出端连接到饱和鉴频鉴相器的第二输入端。
所述伪锁相环包括电流控制振荡器、反相器链、饱和鉴频鉴相器阵列、电荷泵阵列、反相器阵列；所述脉宽调制信号转直流电压信号电路包括电流源阵列、开关阵列、电阻、单位增益缓冲器。
以下为本发明具体实现过程。
请参照图1，本发明提供一种锁相环电路，包括饱和鉴频鉴相器、电荷泵、伪锁相环、脉宽调制信号转直流电压信号电路、采样保持电路、压控振荡器、分频器；所述伪锁相环包括电流控制振荡器、反相器链、饱和鉴频鉴相器阵列、电荷泵阵列、反相器阵列；所述脉宽调制信号转直流电压信号电路包括电流源阵列、开关阵列、电阻、单位增益缓冲器。在本实施例中，饱和鉴频鉴相器的第一输入端接输入参考信号，第二输入端接从压控振荡器通过分频器反馈回来的反馈信号。同时饱和鉴频鉴相器的第一输出端和第二输出端分别接电荷泵的上开关与下开关。通过这种连接，电荷泵输出电流脉冲，脉冲的周期为输入参考信号的周期，脉冲的宽度为饱和鉴频鉴相器两输入信号的相位差。电荷泵的输出又连接到伪锁相环电路，因此该电流脉冲注入伪锁相环电路模块。伪锁相环的作用是产生脉宽与电荷泵注入到伪锁相环的平均电流成线性关系的脉冲串。在本实施例中，电流控制振荡器由7个反相器闭合组成环形振荡器，同时反相器链由7个反向器依次连接形成开环的反相器链。电流控制振荡器的7个输出与反相器链的七个输出一一对应，分别连接到由7个饱和鉴频鉴相器组成的鉴频鉴相器阵列的输入端。则饱和鉴频鉴相器阵列输出相邻相位差为
Figure DEST_PATH_IMAGE002
的脉冲串。这些脉冲串通过由电荷泵阵列和反相器阵列组成的电流反馈电路反馈回伪锁相环的输入端，也就是电路控制振荡器的输入端。通过这种连接方式，饱和鉴频鉴相器阵列输出的相邻相位差为
Figure 455715DEST_PATH_IMAGE002
的脉冲串的脉冲宽度与注入到伪锁相环的平均电流成线性关系。因此，注入伪锁相环的电流信号，转换为脉宽调制信号。伪锁相环输出的相邻相位差为
Figure 310539DEST_PATH_IMAGE002
的脉冲串，连接到脉宽调制信号转直流电压信号电路。脉宽调制信号转直流电压信号电路由电流源阵列、开关阵列、电阻、单位增益缓冲器组成。开关阵列与电流源阵列串联，当开关导通时把所有电流都流到电阻上。而开关的导通与断开受伪锁相环输出的脉冲串控制。最后的结果是电阻上产生一个有周期性纹波的直流电压信号，该直流电压的大小与伪锁相环输出的脉冲串的脉宽成线性关系。为滤除直流电压信号上的纹波，把该信号与一个采样保持电路相连。采样保持电路充当一个滤波器，为增强采样能力，有周期性纹波的直流电压信号与采样保持电路之间通过一个单位增益缓冲器相连接。滤除纹波后，采样保持电路输出一个相对较纯净的直流电压信号。该信号进而调制压控震荡器，压控振荡器再通过分频器反馈回饱和鉴频鉴相器的第二输入端，最终实现整个锁相环的完整工作。由于锁相环中并非采用传统的阻容滤波器，所以可以得到一个较宽的环路带宽，同时放弃传统鉴频鉴相器采用饱和鉴频鉴相器，而且还采用了采样保持电路抑制纹波。所以最终达到在减小杂散水平的同时，还实现了快速锁定的功能。
值得一提的是，以上仅为本发明实施例中一个较佳的实施方案。但是，本发明并不限于上述实施方案，凡按本发明方案所做的任何均等变化和修饰，所产生的功能作用未超出本方案的范围时，均属于本发明的保护范围。

Claims (3)

1.一种锁相环电路，其特征在于，包括：饱和鉴频鉴相器、电荷泵、伪锁相环、脉宽调制信号转直流电压信号电路、采样保持电路、压控振荡器、分频器；所述饱和鉴频鉴相器的第一输入端连接到信号输入端fref；所述电荷泵的上开关和下开关，分别连接到饱和鉴频鉴相器的第一输出端UP和第二输出端DN；所述伪锁相环的输入端连接到电荷泵的输出端；所述脉宽调制信号转直流电压信号电路的输入端连接到伪锁相环的输出端；所述采样保持电路的输入端连接到脉宽调制信号转直流电压信号电路的输出端；所述压控振荡器的输入端连接到采样保持电路的输出端；所述分频器的输入端连接到压控振荡器的输出端，输出端连接到饱和鉴频鉴相器的第二输入端。
2.根据权利要求1所述的一种锁相环电路，其特征在于，所述伪锁相环包括电流控制振荡器、反相器链、饱和鉴频鉴相器阵列、电荷泵阵列、反相器阵列；所述电流控制振荡器的输入端接到所述电荷泵的输出端；所述反相器链的输入端接到信号输入端fref；所述电流控制振荡器的输出端和反相器链的输出端一一对应，并分别接到饱和鉴频鉴相器阵列的第一输入端和第二输入端；所述电荷泵阵列的上开关接到饱和鉴频鉴相器阵列的输出端，电荷泵阵列的下开关接到反相器阵列的输出端；所述反相器阵列的输入端接到饱和鉴频鉴相器阵列的输出端；所述电荷泵阵列的输出端接到电流控制振荡器的输入端。
3.根据权利要求2所述的一种锁相环电路，其特征在于，所述脉宽调制信号转直流电压信号电路包括电流源阵列、开关阵列、电阻、单位增益缓冲器；所述电流源阵列与开关阵列的第一端相连；所述电阻的第一端与开关阵列的第二端相连，电阻的第二端与地相连；所述开关阵列的开关控制端与所述饱和鉴频鉴相器阵列的输出端相连；所述单位增益缓冲器的输入端与电阻的第一端相连，单位增益缓冲器的输出端与所述采样保持电路的输入端相连。
CN202110428576.8A 2021-04-21 2021-04-21 一种锁相环电路 Active CN113055001B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110428576.8A CN113055001B (zh) 2021-04-21 2021-04-21 一种锁相环电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110428576.8A CN113055001B (zh) 2021-04-21 2021-04-21 一种锁相环电路

Publications (2)

Publication Number Publication Date
CN113055001A true CN113055001A (zh) 2021-06-29
CN113055001B CN113055001B (zh) 2023-10-20

Family

ID=76519870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110428576.8A Active CN113055001B (zh) 2021-04-21 2021-04-21 一种锁相环电路

Country Status (1)

Country Link
CN (1) CN113055001B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI804276B (zh) * 2021-08-12 2023-06-01 台灣積體電路製造股份有限公司 使用數位控制振盪器進行電荷共用鎖定的方法以及裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000209033A (ja) * 1999-01-18 2000-07-28 Nec Corp 位相同期ル―プ回路及びそれを使用した周波数変調方法
CN103297042A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种可快速锁定的电荷泵锁相环电路
CN105024693A (zh) * 2015-07-14 2015-11-04 中国科学技术大学先进技术研究院 一种低杂散锁相环频率综合器电路
CN106972857A (zh) * 2017-04-28 2017-07-21 深圳市国微电子有限公司 一种多环路自偏置锁相环电路及时钟产生器
CN107835015A (zh) * 2017-11-15 2018-03-23 中国科学技术大学 一种低参考杂散快速锁定i型锁相环
CN108616271A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 锁相环快速锁定电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000209033A (ja) * 1999-01-18 2000-07-28 Nec Corp 位相同期ル―プ回路及びそれを使用した周波数変調方法
CN103297042A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种可快速锁定的电荷泵锁相环电路
CN105024693A (zh) * 2015-07-14 2015-11-04 中国科学技术大学先进技术研究院 一种低杂散锁相环频率综合器电路
CN108616271A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 锁相环快速锁定电路
CN106972857A (zh) * 2017-04-28 2017-07-21 深圳市国微电子有限公司 一种多环路自偏置锁相环电路及时钟产生器
CN107835015A (zh) * 2017-11-15 2018-03-23 中国科学技术大学 一种低参考杂散快速锁定i型锁相环

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王征晨: "一种低相噪低杂散1.08GHz锁相环设计", 微电子学与计算机, vol. 35, no. 6, pages 47 - 51 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI804276B (zh) * 2021-08-12 2023-06-01 台灣積體電路製造股份有限公司 使用數位控制振盪器進行電荷共用鎖定的方法以及裝置
US11742865B2 (en) 2021-08-12 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of charge-sharing locking with digital controlled oscillators

Also Published As

Publication number Publication date
CN113055001B (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
EP1062725B1 (en) Phase locked loop circuit
US9455721B2 (en) FLL oscillator/clock with an FLL control loop including a switched capacitor resistive divider
US20140354335A1 (en) Digital Phase Locked Loop with Hybrid Delta-Sigma Phase/Frequency Detector
EP2622741A1 (en) Reference clock sampling digital pll / fll
CN105024693A (zh) 一种低杂散锁相环频率综合器电路
CN116470909A (zh) 一种低相位噪声细步进频率合成电路及其合成方法
CN113055001A (zh) 一种锁相环电路
WO2013168325A1 (en) High-linearity phase frequency detector
CN103516357B (zh) 轨到轨输入电压范围的电压控制振荡器
CN101826869B (zh) 含双电流源电荷泵及双比较器复位电路的锁相环电路
US8638141B1 (en) Phase-locked loop
CN205792524U (zh) 基于阶跃恢复二极管的雷达时钟倍频器
CN107835015B (zh) 一种低参考杂散快速锁定i型锁相环
CN201022190Y (zh) 一种锁相环电路
CN112290936A (zh) 一种能够快速锁定的锁相环电路
EP2719083A1 (en) Variable modulus modulator for fractional-n frequency synthesizers
CN107911112A (zh) 一种带电荷泵电流校准技术的低参考杂散电荷泵型锁相环电路
US8248123B2 (en) Loop filter
CN105119597B (zh) 一种基于中频限幅电路的宽带低噪声信号发生器
CN213637720U (zh) 超宽带细步进快速跳频源
CN210927603U (zh) 一种新型低噪声锁相环结构
CN212413138U (zh) 锁相环电路
Sadeghi et al. A fast charge pump PLL using a bang-bang frequency comparator with dead zone
CN104702277A (zh) 锁相环电路
CN218772056U (zh) 一种小型化低功耗混频锁相电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant