CN113053895A - 形成包含包括支柱结构的装置结构的设备的方法，以及相关存储器装置及电子系统 - Google Patents

形成包含包括支柱结构的装置结构的设备的方法，以及相关存储器装置及电子系统 Download PDF

Info

Publication number
CN113053895A
CN113053895A CN202011353594.6A CN202011353594A CN113053895A CN 113053895 A CN113053895 A CN 113053895A CN 202011353594 A CN202011353594 A CN 202011353594A CN 113053895 A CN113053895 A CN 113053895A
Authority
CN
China
Prior art keywords
pillar
storage node
forming
elongated
lower portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011353594.6A
Other languages
English (en)
Other versions
CN113053895B (zh
Inventor
郭松
山·D·唐
胡申
李岩
N·R·塔皮亚斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113053895A publication Critical patent/CN113053895A/zh
Application granted granted Critical
Publication of CN113053895B publication Critical patent/CN113053895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请案涉及形成包含包括支柱结构的装置结构的设备的方法，以及相关存储器装置及电子系统。形成设备的所述方法包括形成从基底材料延伸的支柱结构。所述支柱结构的上部分可展现相对大于所述支柱结构的下部分的横向宽度的横向宽度。所述方法还包括横向邻近所述支柱结构的所述下部分形成存取线且在所述支柱结构的上表面上方形成数字线。

Description

形成包含包括支柱结构的装置结构的设备的方法，以及相关 存储器装置及电子系统
优先权主张
本申请案主张2019年12月27日申请的第16/729,076号美国专利申请案“形成包含包含支柱结构的装置结构的设备的方法，以及相关存储器装置及电子系统(Methods ofForming an Apparatus Including Device Structures Including Pillar Structures,and Related Memory Devices,and Electronic Systems)”的申请日期权益。
技术领域
本文揭示的实施例涉及微电子装置和微电子装置制造。更具体来说，本发明的实施例涉及形成包含包含支柱结构的装置结构的设备的方法，且涉及相关存储器装置，以及电子系统，所述支柱结构具有上部分，所述上部分的宽度比所述支柱结构的下部分的宽度相对更大。
背景技术
半导体装置设计者通常希望通过减小个别特征的尺寸且减小相邻特征之间的分开距离来提高微电子装置中特征的集成度或密度。另外，半导体装置设计者通常希望设计不仅是紧凑的而且提供性能优势以及简化的设计的架构。
相对常见的半导体装置是存储器装置。存储器装置可包含具有布置成网格图案的若干存储器单元的存储器阵列。一种类型的存储器单元是动态随机存取存储器(DRAM)。在最简单的设计配置中，DRAM单元包含一个存取装置(例如晶体管)和一个存储装置(例如电容器)。存储器装置的现代应用可利用布置在行和列的阵列中的大量DRAM部件单元。DRAM单元可通过沿着阵列的行和列布置的数字线和字线电子地存取。
减小存储器装置特征的尺寸和间距对用于形成存储器装置特征的方法提出了越来越高的要求。例如，存储器装置持续收缩的一个限制因素是与其相关联的接触件的电阻。如本文使用，“接触件”是指促进至少两个结构之间的导电路径的连接。例如，在展现双位存储器单元结构的DRAM装置中，在数字线和形成在衬底中或上方的存取装置(例如晶体管)之间提供数字线接触件，并且在存取装置与可存储电荷的存储节点(例如，电容器)之间形成存储节点接触件。
随着半导体制造技术的最新进展，半导体装置的设计规则越来越小。因此，对准余量很难固定，尤其是在对准紧密间隔的导电线之间的接触件时。随着半导体装置变得高度集成，数字线接触插塞与数字线接触区域之间的接触余量减小，从而产生错位或叠加问题，例如，单元接触件与数字线接触件叠加、数字线与数字线接触件叠加以及存储节点与单元接触件叠加。
此外，随着因为存储器阵列中的作用区域缩小，形成数字线接触件和单元接触件的着陆区域变得越来越小，接触件电阻急剧增加，特别是当发生错位时。增加的接触件电阻会降低存储器装置的驱动电流，这可对存储器装置的性能产生不利影响。
发明内容
根据本发明的实施例，还揭示一种形成设备的方法。所述方法包括形成从基底材料延伸的支柱结构。所述支柱结构的上部分展现相对大于所述支柱结构的下部分的横向宽度的横向宽度。所述方法还包括横向邻近所述支柱结构的所述下部分形成存取线且在所述支柱结构的上表面上方形成数字线。
根据本发明的实施例，揭示一种包括结构的设备。所述结构包括基底材料、凹入所述基底材料中的存取装置和邻近所述存取装置的接触垫。所述存取装置包括从所述基底材料延伸的细长支柱。所述细长支柱具有上部分，所述上部分的宽度大于所述细长支柱的下部分的宽度。所述结构还包括邻近所述细长支柱的数字线接触件。所述设备还包括在第一横向方向上延伸的数字线，其中所述数字线中的一者定位在所述数字线接触件上方。
此外，根据本发明的实施例，一种存储器装置包括存储器控制器、行解码器、列解码器、字线、数字线、存储器单元和细长半导电支柱。所述行解码器可操作地耦合到所述存储器控制器。所述列解码器可操作地耦合到所述存储器控制器。所述字线可操作地耦合到所述行解码器。所述数字线可操作地耦合到所述列解码器。所述存储器单元靠近所述字线与所述数字线的交叉点，且包括存储节点结构和电连接到所述存储节点结构的存取装置。所述细长半导电支柱可操作地耦合到所述存储器单元的所述存储节点结构和所述数字线。所述细长半导电支柱各自包括存储节点接触区域，以及横向地介于所述存储器单元接触区域之间的数字线接触区域。所述细长半导电支柱的所述上部分包括横截面面积，其比所述细长半导电支柱的下部分的横截面面积相对更大。
根据本发明的额外实施例，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置和所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置。所述存储器装置包括至少一个细长半导电支柱，其包括数字线接触区域和横向地位于所述数字线接触区域侧面的存储节点接触区域。所述至少一个细长半导电支柱也包括上纵向部分和纵向下部分。所述至少一个细长半导电支柱的所述上纵向部分在至少一个横向方向上具有相对于所述至少一个细长半导电支柱的所述下纵向部分更大的临界尺寸。
附图说明
图1A到1I是说明根据本发明的实施例的形成包含装置结构的设备的方法的简化部分横截面视图(图1A、1C、1D、1E、1F、1G和1H)和简化部分俯视图(图1B和1I)，其中图1A和1H的俯视图分别沿图1B和1I中的线A–A和H–H取得。
图2A到2E是说明根据本发明的实施例的形成包含装置结构的另一设备的方法的简化部分横截面视图。
图3是根据本发明的实施例的存储器装置的功能框图。
图4是根据本发明的实施例的电子系统的示意性框图。
具体实施方式
本文描述形成包含装置结构的设备(例如，微电子装置、半导体装置)的方法，以及相关的存储器装置和电子系统，所述装置结构包含具有比其下部分的宽度相对更大的宽度的上部分的支柱结构。在一些实施例中，一种形成设备的方法包括形成从基底材料延伸的支柱结构。支柱结构的上部分可展现相对大于所述支柱结构的下部分的横向宽度的横向宽度。所述方法也包括横向邻近支柱结构的下部分形成存取线(例如，字线)且在支柱结构的上表面上方形成数字线(例如，位线)。在一些实施例中，支柱结构的上部分可通过初始材料移除(例如，蚀刻)动作形成，且支柱结构的下部分可通过一或多个额外材料移除(例如，蚀刻)动作形成。特定来说，可形成在支柱结构之间垂直延伸的开口，且可从支柱结构的暴露的侧表面移除材料。在其它实施例中，支柱结构的下部分可通过在第一动作中在邻近支柱结构之间形成开口而形成，且支柱结构的上部分可通过在第二、后续动作中在支柱结构的下部分的暴露的上端上方形成前体材料且处理所述前体材料以形成半导电材料(例如，大体上类似于支柱结构的下部分的半导电材料的半导电材料)而形成。本发明的方法可促进在微电子装置结构(例如，DRAM装置结构(例如DRAM单元))、微电子装置(例如DRAM装置)和依赖于高特征密度的电子系统中提高可靠性和性能。
以下描述提供特定细节(例如，材料组合物和处理条件)以便提供对本发明的实施例的透彻描述。但是，所属领域的技术人员将理解，本发明的实施例可在不采用这些特定细节的情况下实践。实际上，可结合半导体行业中采用的常规制造技术实践本发明的实施例。另外，下文提供的描述并不形成用于制造设备的完整工艺流程。下文描述的结构并不形成完整的微电子装置。在下文仅详细描述理解本发明的实施例所必需的那些工艺阶段(例如，动作)和结构。可由常规制造技术执行形成完整微电子装置的额外阶段。
本文描述的材料可通过常规技术形成，包含但不限于旋涂、毯覆式涂布、化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强ALD或物理气相沉积(PVD)。替代地，材料可原位生长。取决于将形成的特定材料，可由所属领域的技术人员选择沉积或生长材料的技术。材料的移除可通过任何适当技术完成，包含但不限于蚀刻、磨料平坦化(例如化学机械平坦化)或其它已知方法，除非上下文另有说明。
本文呈现的图仅是为了说明的目的，且并不希望是任何特定材料、组件、结构、装置或系统的实际视图。将预期因(例如)制造技术及/或公差引起的图中描述的形状的变化。因此，本文描述的实施例并不视为限于如图示说明的特定形状或区域，而包含归因于(例如)制造的形状偏差。例如，说明或描述为盒状的区域可具有粗糙及/或非线性特征，且说明或描述为圆形的区可包含一些粗糙及/或非线性特征。此外，所说明的锐角可为经圆化，反之亦然。因此，图中说明的区域本质上是示意性的，且其形状并不希望说明区域的精确形状且并不限制权利要求书的范围。附图不按比例绘制。另外，图之间共用的元件可保持相同的数字编号。
如本文中使用，单数形式“一(a/an)”和“所述”希望也包含复数形式，除非上下文另有明确指示。
如本文使用，“及/或”包含相关列出的项目中的一或多者的任何及所有组合。
如本文使用，关于特定参数的数值的“大约”或“近似”包含所述数值，且所属领域的技术人员将理解的与数值的偏差程度在特定参数的可接受公差范围内。例如，关于数值的“大约”或“近似”可包含数值的90.0％到110.0％的范围内的额外数值，例如在数值的95.0％到105.0％的范围内，在数值的97.5％到102.5％的范围内，在数值的99.0％到101.0％的范围内，在数值的99.5％到100.5％的范围内，或在数值的99.9％到100.1％的范围内。
如本文使用，空间相对术语(例如，“在……下方”、“在……下”、“下”、“底部”、“在……上方”、“上”、“顶部”、“前部”、“后部”、“左侧”、“右侧”和类似者)可为便于描述的目的而用于描述如图中图示说明的一个元件或特征与另一元件或特征的关系。除非另有指定，否则空间相对术语意在涵盖除了图中描述的定向外的材料的不同定向。例如，如果图中的材料倒转，那么描述为“在其它元件或特征下”或“在其它元件或特征下方”或“在其它元件或特征之下”或“在其它元件或特征的底部”将接着定向在“在其它元件或特征上方”或“在其它元件或特征的顶部”。因此，术语“在……下”可涵盖在……上方和在……下的定向两者，这取决于使用所述术语的上下文，此将为所属领域的技术人员显而易见。所述材料可另外定向(例如，旋转90度、倒转、翻转)且相应地解释本文使用的空间相对描述符。
如本文使用，术语“垂直”、“纵向”、“水平”和“横向”是参考结构的主平面且不一定由地球的重力场界定。“水平”或“横向”方向是大体上平行于结构的主平面的方向，而“垂直”或“纵向”是大体上垂直于结构的主平面的方向。结构的主平面由相较于结构的其它表面具有相对大的面积的结构的表面界定。
如本文使用，术语“配置”是指以预定方式促进至少一个结构和至少一个设备中的一或多者的操作的所述结构和所述设备中的一或多者的大小、形状、定向和布置。
如本文使用，术语“间距”是指两个邻近(即，相邻)特征之间的相同点之间的距离。
如本文使用，参考元件在另一元件“上”或“上方”意指且包含所述元件直接在另一元件上方、与另一元件紧邻(例如，与之横向紧邻，与之垂直紧邻)、直接在另一元件下方或与另一元件直接接触。其还包含所述元件间接在另一元件顶部、间接邻近另一元件(例如，与之间接横向邻近，与之间接垂直邻近)、间接在另一元件下方或在另一元件附近，其之间存在其它元件。相反，当元件称为“直接在另一元件上方”或“与另一元件紧邻”时，不存在中间元件。
如本文使用，术语“设备”包含但不限于存储器装置，以及其它微电子装置(例如，半导体装置)，其可或可不并入存储器(例如，逻辑装置、处理器装置或射频(RF)装置)。此外，除了其它功能外，设备还可并入存储器，例如(举例来说)包含处理器和存储器的所谓的“芯片上系统”(SoC)或包含逻辑及存储器的设备。设备可为三维(3D)微电子装置，包含但不限于3D NAND快闪存储器装置，例如3D浮动栅极NAND快闪存储器装置或3D替换栅极NAND快闪存储器装置。
如本文中使用，参考给定参数、性质或条件的术语“大体上”意指且包含所属领域的技术人员将理解的以一定程度的变化(例如，在可接受的公差内)满足给定参数、性质或条件的程度。举例来说，取决于大体上满足的特定参数、性质或条件，参数、性质或条件可至少满足90.0％、至少满足95.0％、至少满足99.0％、至少满足99.9％、或甚至满足100.0％。
如本文中使用，术语“衬底”意指且包含其上形成额外材料的材料(例如，基底材料)或构造。衬底可为半导体衬底、支撑结构上的基底半导体材料、金属电极或其上形成有一或多个材料、层、结构或区域的半导体衬底。半导体衬底上的材料可包含但不限于半导电材料、绝缘材料、导电材料等。衬底可为常规硅衬底或包括半导电材料层的其它块体衬底。如本文中使用，术语“块体衬底”意指且包含不仅硅晶片，而且包含绝缘体上硅(“SOI”)衬底(例如，蓝宝石上硅(“SOS”)衬底和玻璃上硅(“SOG”))、基底半导体基础上的外延硅层和其它半导体或光电材料(例如，硅锗、锗、砷化镓、氮化锗和磷化铟)。衬底可经掺杂或不掺杂。
图1A到1I是说明形成微电子装置(例如，存储器装置(例如DRAM装置))的微电子装置结构(例如，存储器装置结构(例如DRAM装置结构))的方法在所述方法的各种阶段处的实施例的简化部分横截面视图(图1A、1C、1D、1E、1F、1G及1H)及简化部分俯视(图1B和1I)图。凭借下文提供的描述，所属领域的技术人员将容易了解本文描述的方法可用于各种装置中。换句话说，本发明的方法可在需要形成微电子装置时的任何时间使用。
参考图1A，展示用于设备(例如，电子装置，存储器装置)中的部分制造的装置结构100。装置结构100包含：基底材料102(例如，半导电材料)；支柱结构104，其从基底材料102纵向延伸且与基底材料102集成；及开口106，其在支柱结构104之间垂直延伸。如本文使用，术语“纵向”和“垂直”中的每一者意指且包含在大体上垂直于基底材料102的方向(例如，Z方向)上延伸，与基底材料102的定向无关。因此，如本文使用，术语“横向”和“水平”中的每一者意指且包含在大体上平行于基底材料102的方向上延伸，与基底材料102的定向无关。图1B是在图1A中展示的处理阶段的装置结构100的俯视图，其中线A–A对应于图1A中描绘的装置结构100的横截面。如在图1B中展示，线A–A可在第一横向方向(例如，X方向)上延伸，第一横向方向从垂直于支柱结构104沿其延伸的第二横向方向(例如，Y方向)延伸的方向偏移，例如相对于第一横向方向大于零(0)度且小于或等于约九十(90)度的方向(例如，在从约十(20)度到约八十(80)度，从约三十(30)度到约七十五(75)度，或从约四十(40)度到约七十(70)度的范围内)。在一些实施例中，相对于第一横向方向的方向可从垂直于支柱结构104沿其延伸的方向的方向偏移约二十一(21)度。换句话说，支柱结构104可在横向方向上以锐角延伸，所述横向方向不与字线和数字线中的每一者沿其延伸的横向方向正交(例如，不垂直)。
基底材料102和支柱结构104中的每一者可由半导电材料形成且包含半导电材料，其包含但不限于硅材料、硅锗材料、锗材料、砷化镓材料、氮化镓材料和磷化铟材料中的至少一种。在一些实施例中，基底材料102和支柱结构104由至少一种硅材料形成且包含至少一种硅材料。如本文使用，术语“硅材料”意指且包含包含单质硅或含有硅原子的化学化合物的材料。基底材料102和支柱结构104可(例如)由单晶硅、多晶硅或其组合形成且包含单晶硅、多晶硅或其组合。
共同参考图1A和1B，每个支柱结构104可展现细长横向横截面形状(参见图1B)，例如长方形的横向横截面形状。支柱结构104中的每一者可包含相对的侧壁108、相对的端109(图1B)和上表面110。支柱结构104的上表面110可共享共同平面(例如，支柱结构104的上表面110可彼此大体上共面)。另外，如在图1B中展示，支柱结构104中的每一者可包含数字线接触区域104a和存储节点接触区域104b(例如，单元接触区域，接触垫)。存储节点接触区域104b可经定位成靠近支柱结构104中的每一者的相对端109，且数字线接触区域104a可定位在存储节点接触区域104b之间且靠近支柱结构104的每一者的中心。支柱结构104的数字线接触区域104a和存储节点接触区域104b可随后通过具有在其中形成的字线的隔离沟槽彼此分离，如下文进一步详细描述。对于相邻(例如，邻近)支柱结构104，相邻支柱结构104中的一者的数字线接触区域104a可定位成横向邻近相邻支柱结构104中的另一者的存储节点接触区域104b中的一者。
如在图1A和1B中展示，支柱结构104中的每一者可展现大体上相同的尺寸(例如，长度、宽度、高度)和间距。在额外实施例中，支柱结构104中的至少一者可具有不同于支柱结构104中的至少另一者的至少一个尺寸(例如，不同长度、不同宽度、不同高度)，及/或至少一对相邻支柱结构104之间的间距可不同于至少另一对相邻支柱结构104之间的间距。可选择支柱结构104的尺寸及间距来提供预期尺寸和间距到装置结构100的一或多个随后形成的特征(例如，结构、间隔件、接触插塞、数字线)，如下文进一步详细描述。在一些实施例中，支柱结构104中的每一者展现小于或等于约100纳米(nm)(例如，在约10nm与约20nm之间)的最小宽度，且相邻支柱结构104之间的最小距离(例如，间距)小于或等于约100nm(例如，在约10nm与约20nm之间)。
继续参考图1A和1B，支柱结构104通过开口106彼此分离。如在图1A中展示，开口106从支柱结构104的上表面110纵向延伸到基底材料102的上表面116。支柱结构104的高度可对应于开口106的深度，且相邻支柱结构104之间的最小距离可对应于其之间的开口106的最小宽度。
包含基底材料102和支柱结构104的装置结构100可使用常规工艺及常规处理设备形成，所述工艺和设备不在本文中详细描述。作为非限制性实例，半导电材料可常规地形成且图案化(例如，遮蔽、曝光、显影及蚀刻)以形成基底材料102、支柱结构104和其之间的开口106。在一些实施例中，装置结构100的支柱结构104可使用一或多个(例如，两个)图案化工艺形成，如下文参考图1C到1E描述。
参考图1C，势垒材料117可任选地邻近基底材料102的暴露表面(例如，在其上或上方)形成以促进形成支柱结构104，且硬掩模材料118可邻近势垒材料117(例如，在其上或上方)形成。例如，形成接触件的常规方法包含将掩模结构(未展示)中的开口和特征的图案转印到上覆基底材料102的硬掩模材料118中，且接着在第一蚀刻工艺中使用经图案化的硬掩模材料118选择性地移除(例如，选择性地蚀刻，选择性地干式蚀刻)下层基底材料102以形成支柱结构104，其各自包含两个存储节点接触区域104b(图1B)和横向地介于两个存储节点接触区域104b之间的数字线接触区域104a(图1B)。在如下文进一步详细描述的后续处理(例如，额外蚀刻工艺)之前，基底材料102可经蚀刻到第一深度D1，如在图1C中展示。第一深度D1可对应于支柱结构104的上表面110(例如，在第一蚀刻工艺之前的基底材料102的初始上表面)与开口106内的基底材料102的上表面116(例如，在第一蚀刻工艺之后)之间的距离(例如，Z方向上)。
势垒材料117可由至少一种电介质材料形成且包含至少一种电介质材料。通过非限制性实例，势垒材料117可由至少一种电介质材料(包含但不限于氧化硅或氮化硅)形成且包含至少一种电介质材料。例如，势垒材料117可由经配置以由缓冲氧化腐蚀(BOE)工艺移除的二氧化硅材料形成。在其它实施例中，势垒材料117可由氮氧化物材料形成且包含氮氧化物材料。势垒材料117的电介质材料可相对于基底材料102及/或硬掩模材料118选择性地蚀刻。
硬掩模材料118可包括适用于用作蚀刻掩模以在图案化硬掩模材料118之后图案化基底材料102的部分的至少一种材料。通过非限制性实例，硬掩模材料118可由非晶碳、硅、氧化硅、氮化硅、氧化硅、氧化铝和氮氧化硅中的至少一种形成且包含非晶碳、硅、氧化硅、氮化硅、氧化硅、氧化铝和氮氧化硅中的至少一种。在一些实施例中，硬掩模材料118包括至少一种氧化物电介质材料(例如，二氧化硅及氧化铝中的一或多种)。硬掩模材料118可为均质的(例如，可包括单种材料)，或可为非均质的(例如，可包括包含至少两个不同材料的堆叠)。
势垒材料117及硬掩模材料118中的每一者可使用常规工艺个别形成且使用常规图案化及材料移除工艺个别图案化，例如常规光刻曝光工艺、常规显影工艺、常规蚀刻工艺和常规处理设备，其在本文中未详细描述。在下层基底材料102的材料移除工艺(例如，选择性蚀刻工艺)和支柱结构104的形成之后，势垒材料117的至少部分(如果存在)和硬掩模材料118可保留在支柱结构104的上表面110上，而开口106内的基底材料102的上表面116可大体上不含(例如，大体上完全不含)势垒材料117及硬掩模材料118中的每一者，如在图1C中展示。
参考图1D，衬层119可邻近基底材料102及支柱结构104中的每一者的暴露表面(包含其上方的势垒材料117及硬掩模材料118)(例如，在其上或上方)形成以进一步促进形成支柱结构104。例如，衬层119可在开口106内的基底材料102的上表面116上，在硬掩模材料118的暴露的侧表面及上表面上且在势垒材料117和支柱结构104中的每一者的暴露的侧表面上保形形成。在一些实施例中，衬层119大体上包围支柱结构104的侧表面(例如，侧壁)。衬层119可形成为具有任何预期厚度。例如，衬层119可形成为具有小于相邻支柱结构104之间的距离的约一半的厚度。作为非限制性实例，衬层119可形成为具有约1nm及约10nm之间的厚度(例如，约1nm及约5nm之间或约5nm及约10nm之间)。在一些实施例中，衬层119可形成为具有约4nm的厚度。衬层119的厚度可沿着其长度大体上均匀。
衬层119可由至少一种电介质材料形成并包含至少一种电介质材料，例如至少一种电介质氧化物材料(例如，SiOx、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、AlOx、HfOx、NbOx和TiOx中的一或多者)、至少一种电介质氮化物材料(例如，SiNy)、至少一种电介质氮氧化物材料(例如，SiOxNy)、至少一种电介质氧碳化物材料(例如，SiOxCz)、至少一种电介质碳氧氮化物材料(例如，SiOxCzNy)和非晶态碳中的一或多者。在一些实施例中，衬层119包括二氧化硅材料。此外，衬层119的材料可为与势垒材料117及/或硬掩模材料118的材料相同或不同的材料。
衬层119可使用一或多种常规保形沉积技术形成，例如常规ALD工艺、常规保形CVD工艺和常规原位生长工艺(例如，硅材料的原位氧化)中的一或多者。
参考图1E，可随后使用一或多种常规材料移除工艺移除衬层119的至少部分。例如，可移除最初形成在开口106内的基底材料102的上表面116(图1D)上的衬层119的水平部分。衬层119的水平部分也可从硬掩模材料118的上表面移除，而衬层119的部分保留在硬掩模材料118、势垒材料117和支柱结构104的上部分中的每一者的侧表面上。在移除衬层119的部分后，硬掩模材料118可在第二蚀刻工艺中用以选择性地蚀刻(例如，选择性地干式蚀刻)下层基底材料102的额外部分以延长(例如，拉长)开口106的深度且增加支柱结构104的高度。
如在图1E中展示，细长支柱结构104可包含上部分112和下部分113。特定来说，支柱结构104的上部分112的深度可对应于上文参考图1C更详细描述的第一蚀刻工艺的第一深度D1，且支柱结构104的下部分113可对应于一或多个额外材料移除工艺(例如，第二蚀刻工艺)后的第二深度D2及/或第三深度D3。第二深度D2及第三深度D3中的每一者可对应于支柱结构104的上表面110与开口106内的基底材料102的上表面之间的距离(例如，在一或多个额外材料移除工艺后)。换句话说，基底材料102的初始部分可在初始材料移除工艺(例如，第一蚀刻工艺)中移除，从而导致支柱结构104的上部分112在开口106内的基底材料102的上表面116上方延伸。基底材料102的额外部分可在一或多个后续材料移除工艺(例如，第二蚀刻工艺)中移除，从而导致支柱结构104的上部分112和下部分113在基底材料102上方延伸。在一些实施例中，一或多个额外材料移除工艺包含导致第二深度D2及第三深度D3的单个(例如，一个)材料移除工艺，第二深度D2及第三深度D3中的每一者大于第一深度D1。在其它实施例中，一或多个额外材料移除工艺包含导致第二深度D2及第三深度D3的多于一个(例如，两个)材料移除工艺。例如，第二深度D2可在相邻支柱结构104之间的选定位置(例如，更窄开口)内，且大于第二深度D2的第三深度D3可在相邻支柱结构104之间的替代位置(例如，更宽开口)内，例如在隔离沟槽内。
参考图1F，移除(例如，部分移除)支柱结构104的侧表面(例如侧壁)的暴露部分以形成横向邻近支柱结构104的下部分113的扩大开口106’。在一些实施例中，扩大开口106’通过在用于形成支柱结构104的下部分113的第二蚀刻工艺之后执行的一或多个额外材料移除工艺(例如，第三蚀刻工艺)形成。在其它实施例中，扩大开口106’可与第二蚀刻工艺(例如，常规各向同性蚀刻工艺)期间形成支柱结构104的下部分113大体上同时形成，以便简化制造工艺。第二蚀刻工艺及/或第三蚀刻工艺可(例如)为湿式蚀刻工艺。可由所属领域的技术人员确定用于移除材料的适当蚀刻化学品。由于衬层119在后续处理动作期间保持邻近支柱结构104的上部分112的侧表面，所以扩大开口106’邻近下部分113(例如，在衬层119的最下表面下方)延伸到支柱结构104中，而非邻近上部分112延伸到支柱结构104中。通过从下部分113横向移除支柱结构104的材料，支柱结构104的个别上部分112的横向尺寸(例如，宽度)大于支柱结构104的相应下部分113的横向尺寸(例如，宽度)，从而形成所谓的“T形”横截面形状。换句话说，支柱结构104的上部分112的临界尺寸(例如，在X方向上延伸的宽度W1)相对大于支柱结构104的下部分113的临界尺寸(例如，在X方向上延伸的宽度W2)，如在图1F中展示。由于支柱结构104展现细长横向横截面形状(图1B)，所以支柱结构104的上部分112的临界尺寸围绕支柱结构104的整个周边相对大于支柱结构104的下部分113的临界尺寸，使得支柱结构104的上部分112的横截面面积相对大于支柱结构104的下部分113的横截面面积。在一些实施例中，支柱结构104包括在支柱结构104的上部分112与下部分113之间的突然过渡部分。如本文使用，术语“突然”意指且包含缺乏连续性或平滑性的过渡。
支柱结构104的上部分112和下部分113中的每一者可以足够的临界尺寸(例如，宽度)形成以在支柱结构104的上部分112处提供个别支柱结构104上的更大横截面面积，同时在支柱结构104的下部分113处提供相邻支柱结构104之间的增强隔离。作为非限制性实例，支柱结构104的上部分112可形成为具有约10nm与约60nm之间的宽度W1，例如约10nm与约20nm之间、约20nm与约30nm之间、约30nm与约40nm之间、或约40nm与约60nm之间。在一些实施例中，上部分112可形成为具有约20nm的厚度W1。作为非限制性实例，支柱结构104的下部分113可形成为具有约2nm与约40nm之间的宽度W2，例如约2nm与约10nm之间、约10nm与约15nm之间、约15nm与约20nm之间、或约20nm与约40nm之间。在一些实施例中，下部分113可形成为具有约10nm的厚度W2。支柱结构104的上部分112和下部分113的相对宽度可经调节(例如，选择)以满足特定装置结构的设计准则，使得下部分113的宽度W2减少支柱结构104的上部分112的初始宽度W1的预定量(例如，百分比)。作为非限制性实例，支柱结构104的下部分113的宽度相对于支柱结构104的上部分112的宽度W1的减小百分比可在材料的初始量的约15％与约75％之间，例如在约15％与约35％之间、在约35％与约50％之间、或在约50％与约75％之间。间距(例如，两个邻近(即，相邻)支柱结构104中的相同点之间的距离)可在约10nm与约30nm之间，例如，在约10nm与约20nm之间或在约20nm与约30nm之间。
在形成扩大开口106’之后，隔离材料120可形成在相邻支柱结构104之间的开口106及扩大开口106’内。特定来说，隔离材料120可邻近支柱结构104的下部分113在扩大开口106’内水平延伸。换句话说，隔离材料120的部分(例如，在扩大开口106’内)可与支柱结构104的上部分112的部分垂直对准。如在图1F中展示，衬层119可在形成隔离材料120期间保留在势垒材料117、硬掩模材料118及支柱结构104的上部分112中的每一者的侧表面上。在其它实施例中，衬层119可在形成隔离材料120之前移除。在一些实施例中，隔离材料120大体上包围支柱结构104。相对于常规结构，隔离材料120将支柱结构104彼此有效隔离，且扩大开口106’在相邻支柱结构104的下部分113之间提供增大的距离。因此，扩大开口106’在相邻支柱结构104之间提供增强隔离，以便邻近支柱结构104的下部分113将支柱结构104彼此有效隔离，同时在支柱结构104的上部分112处提供个别支柱结构104上的更大横截面面积。相对于下部分113的横截面面积更大的支柱结构104的上部分112的横截面面积进一步促进与形成在支柱结构104的上表面110上的后续接触特征(例如，单元接触件)电连接，如下文更详细描述。相比之下，在常规装置结构中形成具有大体上垂直轮廓(例如，支柱结构104的上部分及下部分具有大体上相同的横截面面积)的支柱结构导致在初始蚀刻工艺之后需要行间距的大约70％的临界尺寸，以确保最终结构的行间距的约55％的临界尺寸。因此，根据本发明的实施例的支柱结构104的上部分112的相对更大的横截面面积意味着在初始时刻工艺之后的临界尺寸仅适用于支柱结构104的上部分112，而非支柱结构104的整个垂直部分。
隔离材料120可由至少一种电介质材料形成且包含至少一种电介质材料。作为非限制性实例，隔离材料120可由氧化物(例如，氧化硅(SiO)、二氧化硅(SiO2))、氮化物(例如，氮化硅(SiN))、氧化铝(AlOx)或氮氧化物形成，且包含但不限于所述材料。在一些实施例中，隔离材料120可配制成在高宽高比(HAR)开口(例如开口106和扩大开口106’)中形成，而不形成空隙。作为非限制性实例，开口106可为高宽高比(HAR)开口，例如，具有至少约20:1，至少约40:1，至少约50:1，至少约60:1，至少约80:1或至少约100:1的宽高比。在一些实施例中，开口106可具有约20:1与约40:1之间的宽高比。另外，隔离材料120的材料可为与衬层119的材料相同或不同的材料。隔离材料120可通过一或多种常规沉积工艺(例如，PVD工艺、CVD工艺、ALD工艺、旋涂工艺)形成以大体上填充开口106(包含扩大开口106’)。
可进行一或多种移除工艺以移除在开口106上方及支柱结构104的上表面110上方延伸的硬掩模材料118、势垒材料117(如果存在)、衬层119和隔离材料120的部分。特定来说，硬掩模材料118、势垒材料117、衬层119和隔离材料120的至少部分可通过常规技术移除，使得隔离材料120的上表面彼此大体上共面且与支柱结构104的上表面110大体上共面。在一些实施例中，也可移除支柱结构104的上表面110的至少部分。在移除工艺之后，隔离材料120的上表面可在开口106的顶部端处暴露。仅作为实例，可进行一或多种干式蚀刻工艺或湿蚀刻工艺以移除硬掩模材料118、势垒材料117、衬层119和隔离材料120。替代地，材料可经受至少一个常规平坦化工艺(例如，至少一个常规CMP工艺)以促进或增强隔离材料120及支柱结构104的上边界(例如，上表面)的平坦性以用于在其上进行进一步处理。
在材料移除工艺之后，存储节点接触件140(例如，3D单元接触件)可邻近隔离材料120及支柱结构104的上部分形成，如在图1G中说明且如下文参考图1H更详细描述。在一些实施例中，支柱结构104的部分及隔离材料120的部分可移除(例如，蚀刻)以形成隔离沟槽114，且可在隔离沟槽114内形成存取线122(例如，字线)。存取线122可横向邻近支柱结构104的下部分113定位且垂直于支柱结构104定向。特定来说，存取线122中每一者的上表面124可在支柱结构104的下部分113的上表面下方。换句话说，存取线112的上表面124下凹低于(例如，垂直低于)支柱结构104的上部分112的底部表面。在此类实施例中，支柱结构104的下部分113可充当存取装置(例如，晶体管)。此类存取装置可包含凹入存取装置(RAD)，且在一些实施例中可包含所谓的“埋入式凹槽存取装置(BRAD)”。
继续参考图1G，接触开口166可形成在支柱结构104及隔离材料120的部分中且跨所述部分延伸。接触开口166中的每一者的大小、形状及间距可至少部分取决于支柱结构104的大小、形状及间距，以及取决于将在接触开口166内形成的复合结构(例如，间隔件、轴环)的大小、形状及间距。在一些实施例中，接触开口166可经定位、调整大小且调整形状以大体上完全横向跨越相邻支柱结构104中的一者(例如，中心支柱结构104)的数字线接触区域104a(图1B)延伸，且部分横向延伸到其它两个支柱结构104中的每一者(例如，位于中心支柱结构104侧面的外支柱结构104)的存储节点接触区域104b(图1B)中的一者中。在一些实施例中，接触开口166可横向延伸到一组三个相邻支柱结构104的外支柱结构104的存储节点接触区域104b中到促进使用随后在接触开口166内形成的复合结构来在中心支柱结构104的数字线接触区域104a上或上方形成且对准额外结构(例如，接触插塞、数字线、氮化物盖)的任何宽度。接触开口166的中心可与所述组的三个相邻支柱结构104的中心支柱结构104的中心对准。接触开口166可展现彼此大体上相同的尺寸，且可彼此规律地间隔开。例如，接触开口166中的每一者可展现大体上圆形的横向横截面形状。另外，共同行中的邻近接触开口166之间的间距可大体上均匀。
接触开口166可使用常规工艺(例如，常规光刻工艺和常规材料移除工艺(例如，蚀刻工艺(例如干式蚀刻和/或湿式蚀刻)))和常规处理设备形成，所述工艺和设备不在本文中详细描述。
接触开口166可在支柱结构104及隔离材料120中的一或多者内纵向延伸到任何预期深度，例如约2纳米(nm)到约50nm的范围内的深度，例如约2nm与约15nm之间、约15nm与约25nm之间、约25nm与约35nm之间、或约35nm与约50nm之间。在一些实施例中，接触开口166可形成为具有约30nm的深度。存取线122可保持未通过接触开口166暴露。在一些实施例中，存取线122可保持由氮化物盖(未展示)覆盖。接触开口166可延伸超过支柱结构104的上部分112的深度D1(图1E)，使得接触开口166在支柱结构104的下部分113的上端下方延伸，如在图1G中展示。
由于支柱结构104的下部分113中的每一者的临界尺寸(例如，宽度W2(图1F))相对小于支柱结构104的上部分112的临界尺寸(例如，宽度W1(图1F))且小于形成常规微电子装置结构(例如，DRAM结构)的支柱结构相关联的临界尺寸，所以接触开口166可在至少一些相邻支柱结构104的下部分113与上部分112之间延伸。例如，接触开口166可大体上减少(例如，大体上防止)指定区域内(例如，在相邻支柱结构104的参数内)的邻近支柱结构104的下部分113与上部分112之间的物理及/或电连接。特定来说，接触开口166可通过在至少一些支柱结构104的下部分113与上部分112的剩余部分136之间形成间隙138而将上部分112的剩余部分136(例如装饰部分)与下部分113分开，如在图1G中展示。如果存储节点接触件140在相邻支柱结构104之间在水平方向上延伸，那么间隙138(例如，断开区域)可大体上减少(例如，大体上防止)两个或更多个邻近支柱结构104之间的桥接(例如，电连接)的发生。换句话说，当错位的存储节点接触件140与两个或更多个支柱结构104重叠时，接触开口166可大体上减少(例如，大体上切断)相邻支柱结构104之间的电连接。因此，存储节点接触件140可在相应支柱结构104上方形成，而不通过存储节点接触件140提供相邻支柱结构104之间的电连接。相比之下，常规装置结构内的接触开口可不切断在其整个高度上具有恒定临界尺寸(例如，宽度)的常规支柱的上部分与下部分之间的电连接，从而导致相邻支柱之间的意外连接(例如桥接)，此可在使用和操作期间使随后形成的微电子装置短路。本发明的方法大体上减少相邻支柱结构104之间因为形成具有相对大于支柱结构104的下部分113的宽度的宽度的上部分112的支柱结构104而引起的此类意外连接的发生。因此，下部分113中的相对更小的临界尺寸可降低与微电子装置结构的常规支柱的形成相关联的各种处理复杂度(例如，与恰当调整各种接触开口和结构的大小且对准各种接触开口和结构相关联的复杂度)。
虽然在图1G中出于说明的目的将一个存储节点接触件140展示为上覆装置结构100的隔离材料120及支柱结构104的离散结构，但所属领域的技术人员将理解，存储节点接触件140的形成可与邻近结构(例如，接触件、衬层等)同时进行，如下文更详细描述。
接着参考图1H，在形成支柱结构104及接触开口166之后，装置结构100可经受额外处理。作为非限制性实例，共同参考图1I和1H，支柱结构104中的每一者的存储节点接触区域104b和数字线接触区域104a可通过在其中具有存取线122的隔离沟槽114彼此分离。另外，可在支柱结构104的存储节点接触区域104b中形成存储节点接触件140，可在支柱结构104的数字线接触区域104a中形成数字线接触件168，且可在数字线接触件168的上表面170上或上方形成数字线184。特定来说，数字线184可邻近支柱结构104的上表面110或在上表面110上方形成。在一些实施例中，存储节点接触件140的上表面可在数字线接触件168的上表面上方垂直延伸，如在图1H中描绘。在其它实施例中，存储节点接触件140的上表面及数字线接触件168的上表面可大体上彼此共面。
形成存储节点接触件140的工艺可移除邻近结构的上部分以在开口内形成存储节点接触件140，其中开口的深度(例如，存储节点接触件140的最下表面)相对小于支柱结构104的上部分112的深度D1(图1E)。因此，存储节点接触件140保持与支柱结构104的下部分113隔离(例如，电隔离)。存储节点接触件140的开口的深度也可相对小于接触开口166的深度。换句话说，存储节点接触件140定位在比数字线接触件168的接触开口166相对更窄的开口内，其中剩余部分136与数字线接触件168物理且电隔离。换句话说，存储节点接触件140中的每一者的最下表面定位在在每一数字线接触件168的最下表面的平面的垂直上方的平面中。如在图1H中描绘，形成数字线接触件168的工艺可包含移除邻近结构的上部分以形成包含氧化物结构174和氮化物结构176的复合结构172(例如，平坦化结构)。存取线122可在第一横向方向(例如，X方向)上延伸，且数字线184可在第二、不同横向方向(例如，Y方向)上延伸。此外，如在图1H中展示，盖结构186(例如，氮化物电介质盖结构)可形成在数字线184上或上方。图1I是在图1H中展示的处理阶段的装置结构100的俯视图，其中线H–H对应于图1H中描绘的装置结构100的横截面。为了清楚起见，图1I中可没有盖结构186(即，不在图1I中描绘)。
存取线122、存储节点接触件140、数字线接触件168和数字线184可各自个别由至少一种导电材料形成且包含至少一种导电材料，其包含但不限于金属(例如钨、钛、镍、铂、金)、金属合金、含金属材料(例如金属氮化物、金属硅化物、金属碳化物、金属氧化物)和导电掺杂半导体材料(例如导电掺杂硅、导电掺杂锗、导电掺杂硅锗)中的一或多者。作为非限制性实例，存取线122、存储节点接触件140、数字线接触件168和数字线184可各自个别包括氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钛铝(TiAlN)、元素钛(Ti)、元素铂(Pt)、元素铑(Rh)、元素铱(Ir)、氧化铱(IrOx)、元素钌(Ru)、氧化钌(RuOx)及其合金中的一或多者。
存取线122、存储节点接触件140、数字线接触件168和数字线184可各自个别使用常规工艺(例如，常规沉积工艺(例如原位生长、自旋涂布、毯覆式涂布、CVD、ALD和PVD中的一或多者)；常规图案化和材料移除工艺(例如常规对准工艺、常规光刻曝光工艺、常规显影工艺、常规蚀刻工艺))和常规处理设备形成，未在本文中详细描述所述工艺和设备。
继续参考图1H，重布材料(RDM)结构142(也称为“重布层(RDL)结构”)可任选地形成在存储节点接触件140上或上方，且存储节点结构144(例如，电容器结构)可形成在RDM结构142上方并可操作地耦合到RDM结构142。RDM结构142(如果存在)可配置成有效地偏移(例如，交错、调整、修改)存储节点接触件140的横向位置(例如，在X方向上)，以在存储节点接触件140上方且与存储节点接触件140电连通的情况下容纳存储节点结构144的预期布置(例如，六边形紧密排列布置)。RDM结构142可各自个别由导电材料形成且包含导电材料，其包含但不限于金属(例如钨、钛、镍、铂、金)、金属合金、含金属材料(例如金属氮化物、金属硅化物、金属碳化物、金属氧化物)和导电掺杂半导体材料(例如导电掺杂硅、导电掺杂锗、导电掺杂硅锗)中的一或多者。作为非限制性实例，RDM结构142可个别包括TiN、TaN、WN、TiAlN、Ti、Pt、Rh、Ir、IrOx、Ru、RuOx及其合金中的一或多者。
存储节点结构144可经配置以存储代表可编程逻辑状态的电荷。例如，存储节点结构144的充电状态可代表第一逻辑状态(例如，逻辑1)，且存储节点结构144的未充电状态可代表第二逻辑状态(例如，逻辑0)。在一些实施例中，存储节点结构144包括经配置以存储与逻辑状态相关联的电荷的电介质材料。例如，电介质材料可包含以下一或多者：二氧化硅、氮化硅、聚酰亚胺、二氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铝(Al2O3)、氧化物-氮化物-氧化物材料(例如，二氧化硅-氮化硅-二氧化硅)、钛酸锶(SrTiO3)(STO)、钛酸钡(BaTiO3)，氧化铪(HfO2)、氧化锆(ZrO2)、铁电材料(例如，铁电氧化铪、铁电氧化锆、锆钛酸铅(PZT)等)和高介电常数电介质材料。在一些实施例中，存储节点结构144包括氧化锌。
RDM结构142和存储节点结构144可各自个别使用常规工艺(例如，常规沉积工艺(例如原位生长、自旋涂布、毯覆式涂布、CVD、ALD和PVD中的一或多者)；常规图案化和材料移除工艺(例如常规对准工艺、常规光刻曝光工艺、常规显影工艺、常规蚀刻工艺))和常规处理设备形成，未在本文中详细描述所述工艺和设备。
因此，本发明揭示一种包括结构的设备。所述结构包括基底材料、凹入所述基底材料中的存取装置和邻近所述存取装置的接触垫。所述存取装置包括从所述基底材料延伸的细长支柱。所述细长支柱具有上部分，所述上部分的宽度大于所述细长支柱的下部分的宽度。所述结构也包括邻近所述细长支柱的数字线接触件。所述设备还包括在第一横向方向上延伸的数字线，其中所述数字线中的一者定位在所述数字线接触件上方。
可通过进行额外工艺动作形成包含根据本发明的实施例形成的装置结构100的设备(例如，电子装置)，所述装置结构100包含具有上部分112的支柱结构104的特定配置，所述上部分112的宽度相对大于支柱结构104的下部分113的宽度，在本文中未详细描述额外工艺动作。在上部分112和下部分113处的支柱结构104的不同宽度提供支柱结构104的经调节厚度，使得相邻支柱结构104之间的意外连接的发生减少，而不会显著影响电阻。另外，支柱结构104的上部分112的更大横截面面积提供更大的接触面积，且因此，提供接触件(例如，支柱结构104与存储节点接触件140)之间的对准的更大容限。因此，错位容限远大于常规装置结构的错位容限。支柱结构104的每一下部分113的相对更小的临界尺寸也横向邻近支柱结构104的下部分113提供相邻支柱结构104之间的增大的距离(例如，配准窗口)。相邻支柱结构104的中间部分与下部分之间的增大的距离促进存取线122的作用区域的最佳形成的处理复杂度降低。特定来说，相邻支柱结构104之间的开口106及扩大开口106’(图1F)内的增大的距离内的稳固蚀刻工艺的开发导致所得的“翅片结构”的形成增强。在下一代装置结构中，可使用具有不同(例如，减小的)宽度和其之间的不同(例如，减小的)距离的支柱结构104来增强可伸缩性。
因此，本发明也揭示形成设备的方法。所述方法包括形成从基底材料延伸的支柱结构。支柱结构的上部分可展现相对大于所述支柱结构的下部分的横向宽度的横向宽度。所述方法还包括横向邻近所述支柱结构的所述下部分形成存取线且在所述支柱结构的上表面上方形成数字线。
所属领域的技术人员将了解，根据本发明的额外实施例，上文关于图1C到1F描述的方法可适于不同装置结构(例如，不同微电子装置结构)的设计需要。通过非限制性实例，根据本发明的额外实施例，图2A到2E展示通过替代方法形成的装置结构100’的比起之前装置结构100有所简化的部分横截面视图。在余下的描述和附图中，使用相似的元件符号来参考功能上相似的特征(例如，结构、装置)。为了避免重复，本文中并不详细描述剩余图(包括图2A到2E)中展示的所有特征。而是，除非下文另有描述，否则由先前描述的特征的元件符号指定的特征(无论先前描述的特征是在本段之前首先描述的，还是在本段之后首先描述的)将被理解为大体上类似于先前描述的特征。
在图2A中展示装置结构100’的构造，其包含：基底材料102(例如，半导电材料)；支柱结构104，其从基底材料102纵向延伸且与基底材料102成一体；及开口106，其在支柱结构104之间垂直延伸(例如，在Z方向上)。支柱结构104中的每一者可展现类似于上文描述且图1A及1B中描绘的装置结构100的细长横向横截面形状(参见图1B)，例如长方形横向横截面形状。此外，类似于上文描述并在图1C中描绘的装置结构100，可使用图案化硬掩模材料118(图1C)来在蚀刻工艺中选择性地蚀刻(例如，选择性地干式蚀刻)下层基底材料102来形成包含两个存储节点接触区域104b(图1B)和横向地介于两个存储节点接触区域104b之间的数字线接触区域104a(图1B)的支柱结构104。图2A中描绘的装置结构100’的支柱结构104可使用单个(例如，一个)常规蚀刻工艺(例如，常规各向异性蚀刻工艺)形成以将支柱结构104形成到预定深度，而不是在第一蚀刻工艺中将基底材料102蚀刻到第一深度且随后将基底材料102蚀刻到第二和/或第三深度。换句话说，开口106可在单个(例如，一个)工艺动作中形成。作为非限制性实例，支柱结构104可形成到约100nm与约300nm之间的深度。在一些实施例中，支柱结构104可形成到约250nm的深度。
参考图2B，在支柱结构104及开口106的形成后，隔离材料120可在支柱结构104上方形成及基底材料102中形成的开口106内形成以大体上填充其中的开口106。隔离材料120可大体上覆盖支柱结构104的侧表面(例如，侧壁)。在一些实施例中，隔离材料120可配制成沿着支柱结构104的整个垂直部分延伸(例如，从支柱结构104的上表面110延伸到基底材料102的上表面116)。隔离材料120的上表面可在支柱结构104的上表面110上方延伸，使得隔离材料120的高度H2大于支柱结构104的高度H1，如在图2B中展示。例如，隔离材料120最初可经沉积以在柱结构104的上表面110上方垂直(例如，在Z方向上)延伸预定量。作为非限制性实例，隔离材料120可形成到约100nm与约300nm之间的深度(例如，厚度)。
如同在之前实施例中，隔离材料120可由至少一种电介质材料形成且包含至少一种电介质材料。作为非限制性实例，隔离材料120可由氧化物(例如，氧化硅(SiO)、二氧化硅(SiO2))、氮化物(例如，氮化硅(SiN))、氧化铝(AlOx)或氮氧化物形成，且包含但不限于所述材料。在一些实施例中，隔离材料120可配制成形成在开口106中，而不会形成空隙。隔离材料120可通过一或多种常规沉积工艺(例如，PVD工艺、CVD工艺、ALD工艺、旋涂工艺)形成以大体上填充开口106。
参考图2C，在隔离材料120的形成之后，隔离材料120及/或支柱结构104的部分可使用一或多种材料移除工艺(例如，选择性材料移除工艺)移除以在支柱结构104的上表面110上方形成开口126。开口126可延伸跨越或超出支柱结构104中的每一者的上表面110的整个横向范围。换句话说，支柱结构104的上表面110的整个部分可在隔离材料120中形成开口126之后暴露。在一些实施例中，界定开口126的隔离材料120的内侧壁可展现锥形轮廓，其中个别开口126的上部分具有大于开口126的下部分的临界尺寸(例如，宽度)，如在图2C中展示。在其它实施例中，开口126可具有不同的轮廓(例如，大体上正交(例如，大体上矩形)轮廓、碟形轮廓或任何其它三维凹槽形状)，使得开口126的至少部分(例如，上端)在至少一个横向方向(例如，X方向)延伸超过柱结构104的侧壁。
开口126可使用常规工艺(例如，常规光刻工艺和常规材料移除工艺(例如，蚀刻工艺(例如干式蚀刻和/或湿式蚀刻)))和常规处理设备形成，所述工艺和设备未在本文中详细描述。
在一些实施例中，个别支柱结构104的高度H1(图2B)可在其最初形成之后保持不变。在其它实施例中，可接着在隔离材料120中形成开口126之后移除(例如，使凹入)支柱结构104的上部分(例如，邻近支柱结构104的上表面110)。在此类实施例中，支柱结构104可使用常规工艺(例如，常规光刻工艺和常规材料移除工艺(例如，蚀刻工艺(例如干式蚀刻和/或湿式蚀刻)))和常规处理设备凹入，所述工艺和设备未在本文中详细描述。
参考图2D，前体材料128可在开口126内原位生长。例如，前体材料128可在半导电材料(例如，硅)在开口126内的外延“从下而上”生长中通过选择性CVD沉积工艺在此类半导电材料的至少部分暴露后将支柱结构104的材料(例如)用作反应物而形成。特定来说，此材料可为导电的以供应前体气体的分解和所引起的材料沉积所需的电子。前体材料128可在形成后至少部分填充(例如，大体上填充)开口126。在一些实施例中，开口126内也可存在额外材料(例如，晶种材料、势垒材料)。
前体材料128可包含(例如)非晶态增强材料(例如，起始膜)。作为非限制性实例，前体材料128可由非晶态硅、非晶态锗或非晶态硅锗形成且包含非晶态硅、非晶态锗或非晶态硅锗。前体材料128可用选自磷、硼、砷和铟的一或多种掺杂剂掺杂。前体材料128可相对于支柱结构104的材料选择性地蚀刻。
继续参考图2D，用前体材料128填充开口126可包含形成前体材料128的过载区域，其可在后续处理动作期间移除。例如，前体材料128可暴露于化学机械平坦化(CMP)工艺以大体上平坦化前体材料128，使得前体材料128的暴露表面与隔离材料120的上表面大体上共面。使前体材料128暴露于CMP工艺可移除开口106外部的前体材料128的过载区域，以便电隔离支柱结构104。
参考图2E，前体材料128(图2D)可随后使用一或多个处理(例如，热处理)动作处理以形成支柱材料130。例如，在其中前体材料128由非晶态材料形成的实施例中，前体材料128可经受一或多个热处理动作以将材料的温度提高到非晶态转变点以上，以便形成支柱材料130。支柱材料130可替代地或额外使用半导电材料的化学气相沉积(CVD)或选择性CVD沉积(例如使用常规技术)来形成。
在一些实施例中，支柱结构104和支柱材料130可各自由半导电材料形成且包含半导电材料，其包含但不限于硅材料、硅锗材料、锗材料、砷化镓材料、氮化镓材料和磷化铟材料中的至少一种。在其它实施例中，支柱材料130的材料组合物及/或结构可不同于支柱结构104的材料组合物及/或结构。例如，支柱材料130可展现不同于支柱结构104的材料结构的材料结构(例如，晶体结构)。所属领域的技术人员将理解，可选择此类材料的构造(包括材料类型、加工条件(例如温度)等)以达到所需的性能要求，同时将非预期的电阻率水平最小化，可对所述变量进行优化以实现改进的结构性质。
一旦经处理，支柱材料130形成支柱结构104的上部分112且支柱结构104的初始部分形成支柱结构104的下部分113。支柱结构104的上部分112的深度D4对应于开口的126的深度(图2C)，且支柱结构104的下部分113的深度D5对应于支柱结构104的初始及/或剩余部分的深度。在一些实施例中，支柱结构104的上部分112的深度D4相对大于支柱结构104的下部分113的深度D5。在其它实施例中，支柱结构104的上部分112的深度D4相对小于支柱结构104的下部分113的深度D5，如在图2E中描绘。
在一些实施例中，支柱结构104的上部分112和下部分113的轮廓可因为开口126具有大体上正交(例如，大体上矩形)轮廓而展现突然的拓扑改变。在其它实施例中，支柱结构104的上部分112和下部分113的轮廓可因为开口126具有(例如)锥形或碟形轮廓而展现平滑的拓扑改变。换句话说，支柱结构104的上部分112和下部分113的轮廓可展现“T形”轮廓(如从图1F的部分横截面视图观看)或(例如)“Y形”轮廓(如从图2E的部分横截面视图观看)。如同在图1F中描绘的装置结构100的之前实施例中，本发明实施例的装置结构100’的支柱结构104的个别上部分112的横向尺寸(例如，宽度)大于支柱结构104的相应下部分113的横向尺寸。换句话说，支柱结构104的上部分112的临界尺寸(例如，在X方向上延伸的宽度W3)相对大于支柱结构104的下部分113的临界尺寸(例如，在X方向上延伸的宽度W4)，如在图2E中展示。由于支柱结构104展现细长横向横截面形状(图1B)，所以支柱结构104的上部分112的临界尺寸围绕支柱结构104的整个周边相对大于支柱结构104的下部分113的临界尺寸，使得支柱结构104的上部分112的横截面面积相对大于支柱结构104的下部分113的横截面面积。
上文参考图2A到2E描述的方法的方面(例如，处理阶段和结构)可用于形成设备的附加方法中，以促进相较于常规方法和常规设备的一或多个优势(例如，由先前参考图1A到1I描述的方法实现的至少一些优势和/或额外优势)。本发明的方法可减少或消除用于形成可用于类似于装置结构100’的操作的许多常规设备的工艺动作。例如，支柱结构104可经调节(例如，选择)以满足特定设备的设计准则，使得支柱结构104的上部分112及下部分113的相对宽度可用于减少相邻支柱结构104之间的意外连接的发生，且提供支柱结构104的上部分112的更大横截面面积以提供更大接触面积及接触件之间的对准的更大容限，以便将随后形成的结构恰当定位在设备内的所需位置处以加强邻近结构之间的恰当对准(例如，电连接)。
图3是根据本发明的实施例的存储器装置300的功能框图。存储器装置300可包含(例如)本文中之前描述的装置结构100、100’的实施例。如在图3中展示，存储器装置300可包含存储器单元302、数字线304(例如，对应于图1A到2E中展示的装置结构100、100’的数字线184)、存取线306(例如，对应于图1A到2E中展示的装置结构100、100’的存取线122)、行解码器308、列解码器310、存储器控制器312、感测装置314和输入/输出装置316。
存储器装置300的存储器单元302可编程为至少两个不同逻辑状态(例如，逻辑0及逻辑1)。每一存储器单元302可个别包含电容器和晶体管(例如，传递晶体管)。电容器存储代表存储器单元302的可编程逻辑状态的电荷(例如，充电电容器可代表第一逻辑状态(例如，逻辑1)且未充电电容器可代表第二逻辑状态(例如，逻辑0))。晶体管在向晶体管的半导电沟道施加(例如，通过存取线306中的一者)最小阈值电压后允许对电容器进行存取以对电容器进行操作(例如，读取、写入、重写)。
数字线304通过存储器单元302的晶体管连接到存储器单元302的电容器(例如，对应于图1A到2E中展示的装置结构100、100’的存储节点结构144)。存取线306垂直于数字线304延伸，且连接到存储器单元302的晶体管的栅极。可通过激活适当数字线304和存取线306对存储器单元302执行操作。激活数字线304或存取线306可包含施加电压电势到数字线304或存取线306。存储器单元302的每一列可个别连接到数字线304中的一者，且存储器单元302的每一行可个别连接到存取线306中的一者。个别存储器单元302可通过数字线304与存取线306的交叉点(例如，相交点)寻址且存取。
存储器控制器312可通过各种组件(包含行解码器308、列解码器310及感测装置314)控制存储器单元302的操作。存储器控制器312可产生经引导到行解码器308以激活(例如，施加电压电势到)预定存取线306的行地址信号，且可产生经引导到列解码器310以激活(例如，施加电压电势到)预定数字线304的列地址信号。存储器控制器312也可产生且控制在存储器装置300的操作期间采用的各种电压电势。一般来说，所施加的电压的振幅、形状及/或持续时间可调整(例如，变化)，且可对于存储器装置300的不同操作是不同的。
在存储器装置300的使用和操作期间，在存取之后，存储器单元302可通过感测装置314读取(例如，感测)。感测装置314可比较适当数字线304的信号(例如，电压)与参考信号以便确定存储器单元302的逻辑状态。例如，如果数字线304具有高于参考电压的电压，那么感测装置314可确定存储器单元302的经存储的逻辑状态为逻辑1，且反之亦然。感测装置314可包含晶体管及放大器来检测且放大信号差(本技术中通常称为“锁存”)。存储器单元302的经检测逻辑状态可通过列解码器310输出到输入/输出装置316。另外，存储器单元302可通过类似地激活存储器装置300的适当存取线306和适当数字线304而设置(例如，写入)。通过在激活存取线306时控制数字线304，可设置存储器单元302(例如，可将逻辑值存储在存储器单元302中)。列解码器310可从输入/输出装置316接受将写入到存储器单元302的数据。此外，存储器单元302也可通过读取存储器单元302刷新(例如，重新充电)。读取操作将存储器单元302的内容放置在适当数字线304上，然后由感测装置314将数字线304上拉到满电平(例如，完全充电或放电)。当撤销激活与存储器单元302相关联的存取线306时，与存取线306相关联的行中的所有存储器单元302恢复到完全充电或放电。
因此，根据本发明的实施例的一种存储器装置包括存储器控制器、行解码器、列解码器、字线、数字线、存储器单元和细长半导电支柱。所述行解码器可操作地耦合到所述存储器控制器。所述列解码器可操作地耦合到所述存储器控制器。所述字线可操作地耦合到所述行解码器。所述数字线可操作地耦合到所述列解码器。所述存储器单元靠近所述字线与所述数字线的交叉点，且包括存储节点结构和电连接到所述存储节点结构的存取装置。所述细长半导电支柱可操作地耦合到所述存储器单元的所述存储节点结构和所述数字线。所述细长半导电支柱各自包括存储节点接触区域，以及横向地介于所述存储器单元接触区域之间的数字线接触区域。所述细长半导电支柱的所述上部分包括比所述细长半导电支柱的下部分的横截面面积相对更大的横截面面积。
根据本发明的实施例的微电子装置结构(例如，装置结构100、100’)和微电子装置(例如，存储器装置300)可用于本发明的电子系统的实施例中。例如，图4是根据本发明的实施例的说明性电子系统400的框图。电子系统400可包括(例如)计算机或计算机硬件组件、服务器或其它网络硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、Wi-Fi或支持蜂窝的平板计算机(例如
Figure BDA0002801975110000221
或
Figure BDA0002801975110000222
平板计算机)，以及电子书、导航装置等。电子系统400包含至少一个存储器装置402。存储器装置402可包括(例如)本文之前描述的微电子装置结构(例如，装置结构100、100’)和微电子装置(例如，存储器装置300)中的一或多者的实施例。电子系统400可进一步包含至少一个电子信号处理器装置404(通常称为“微处理器”)。电子信号处理器装置404可任选地包含本文之前描述的微电子装置结构(例如，装置结构100、100’)和微电子装置(例如，存储器装置300)的实施例。电子系统400可进一步包含用于由用户将信息输入到电子系统400中的一或多个输入装置406，例如，鼠标或其它指向装置、键盘、触摸板、按钮或控制面板。电子系统400可进一步包含用于向用户输出信息(例如，视觉或音频输出)的一或多个输出装置408(例如监视器、显示器、打印机、音频输出插孔、扬声器等)。在一些实施例中，输入装置406和输出装置408可包括单个触摸屏装置，其既可用于向电子系统400输入信息，也可用于向用户输出视觉信息。输入装置406和输出装置408可与存储器装置402和电子信号处理器装置404中的一或多者电子通信。
因此，根据本发明的实施例的一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置和所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置。所述存储器装置包括至少一个细长半导电支柱，其包括数字线接触区域和横向地位于所述数字线接触区域侧面的存储节点接触区域。所述至少一个细长半导电支柱也包括上纵向部分和纵向下部分。所述至少一个细长半导电支柱的所述上纵向部分在至少一个横向方向上具有相对于所述至少一个细长半导电支柱的所述下纵向部分更大的临界尺寸。本发明的方法提供一种操纵微电子装置(例如，存储器装置，例如DRAM装置)的微电子装置结构(例如，装置结构100、100’)的特征(例如，支柱结构104)的尺寸、形状及间距的有效且可靠的方式。与形成且对准用于微电子装置结构的数字线接触件和存储节点接触件的常规方法相比，所述方法促进数字线接触件和存储节点接触件的简单和成本高效的形成和对准，并且减少短路和结漏的风险。与用于形成且对准微电子装置结构的接触件(例如，数字线接触件、存储节点接触件)的常规方法相比，本发明的方法可促进改进的装置性能、更低的成本、增加的组件小型化、改进的图案质量和更大的封装密度。
本发明的实施例可进一步特征化，而不没有下文陈述的限制。
实施例1：一种形成设备的方法，其包括：形成从基底材料延伸的支柱结构，所述支柱结构的上部分展现相对大于所述支柱结构的下部分的横向宽度的横向宽度；横向邻近所述支柱结构的所述下部分形成存取线；及在所述支柱结构的上表面上方形成数字线。
实施例2：根据实施例1所述的方法，其中形成所述支柱结构包括在初始材料移除动作中形成所述支柱结构的所述上部分，及在一或多个额外材料移除动作中形成所述支柱结构的所述下部分。
实施例3：根据实施例1或实施例2所述的方法，其中形成所述支柱结构包括：形成在所述支柱结构之间垂直延伸的开口；及从所述支柱结构的暴露的侧表面移除材料。
实施例4：根据实施例3所述的方法，其中从所述支柱结构的所述暴露的侧表面移除所述材料包括：在所述支柱结构的上表面上方形成势垒材料；在所述势垒材料上方形成掩模材料；及在所述掩模材料的上表面上方且沿着所述掩模材料、所述势垒材料及所述支柱结构的至少部分的侧表面形成衬层。
实施例5：根据实施例4所述的方法，其中从所述支柱结构的所述暴露的侧表面移除所述材料包括移除在所述衬层的最下表面下方的所述支柱结构的所述侧表面的暴露部分。
实施例6：根据实施例1到5中任一实施例所述的方法，其中形成所述支柱结构包括：在第一动作中形成所述支柱结构的所述下部分；及在第二、后续动作中在所述支柱结构的所述下部分上方形成所述支柱结构的所述上部分。
实施例7：根据实施例6所述的方法，其中：形成所述支柱结构的所述下部分包括在材料移除动作中在邻近支柱结构之间形成开口；及形成所述支柱结构的所述上部分包括在所述支柱结构的所述下部分的暴露上端上方形成前体材料及进行所述前体材料的热处理动作。
实施例8：根据实施例1到7中任一实施例所述的方法，其进一步包括：形成大体上包围所述支柱结构的隔离材料；使所述隔离材料凹入以形成延伸到所述支柱结构的所述上部分的最下表面下方的第一深度的接触开口；在所述接触开口内形成数字线接触件；及在所述数字线接触件上方形成所述数字线。
实施例9：根据实施例8所述的方法，其进一步包括在相应支柱结构上方形成存储节点接触件，而不通过所述存储节点接触件电连接相邻的支柱结构，其中所述存储节点接触件的最下表面在相对小于所述接触开口的所述第一深度的第二深度处形成，所述存储节点接触件保持与所述支柱结构的所述下部分隔离。
实施例10：一种设备，其包括：结构，其包括：基底材料；存取装置，其凹入所述基底材料内；接触垫，其邻近所述存取装置，其中所述存取装置包括从所述基底材料延伸的细长支柱，所述细长支柱具有上部分，所述上部分的宽度大于所述支柱的下部分的宽度；及数字线接触件，其邻近所述细长支柱；及数字线，其在第一横向方向上延伸，所述数字线中的一者定位在所述数字线接触件上方。
实施例11：根据实施例10所述的设备，其进一步包括埋入式字线，其在大体上垂直于所述第一横向方向的第二横向方向上延伸，其中所述埋入式字线中的两者与所述细长支柱交叉，将所述细长支柱分成包含数字线接触区域和两个存储节点接触区域的三个部分，所述数字线接触件定位在所述细长支柱的所述数字线接触区域上方。
实施例12：根据实施例11所述的设备，其中所述细长支柱的较长侧在第三横向方向上延伸，所述第三横向方向并不垂直于所述第一横向方向及所述第二横向方向中的任一者。
实施例13：根据实施例11或实施例12所述的设备，其中所述结构包括邻近所述细长支柱的所述两个存储节点接触区域中的每一者的存储节点接触件，所述存储节点接触件的最下表面定位在位于所述数字线接触件的最下表面的平面垂直上方的平面中。
实施例14：根据实施例11到13中任一实施例所述的设备，其中所述埋入式字线在所述细长支柱的上表面下方，其中所述埋入式字线横向邻近所述细长支柱的所述下部分，所述细长支柱的所述上部分的垂直范围相对小于所述细长支柱的所述下部分的垂直范围。
实施例15：根据实施例10到14中任一实施例所述的设备，其中所述细长支柱包括围绕所述细长支柱的整个周边的所述细长支柱的所述上部分与所述下部分之间的突然过渡部分，所述细长支柱的所述下部分的横截面面积是所述细长支柱的所述上部分的横截面面积的约15％与约75％之间。
实施例16：一种存储器装置，其包括：存储器控制器；行解码器，其可操作地耦合到所述存储器控制器；列解码器，其可操作地耦合到所述存储器控制器；字线，其可操作地耦合到所述行解码器；数字线，其可操作地耦合到所述列解码器；存储器单元，其靠近所述字线及所述数字线的交叉点，所述存储器单元包括存储节点结构和电连接到所述存储节点结构的存取装置；及细长半导电支柱，其可操作地耦合到所述存储器单元的所述存储节点结构及所述数字线，且各自包括：存储节点接触区域；及数字线接触区域，其横向地介于所述存储节点接触区域之间，其中所述细长半导电支柱的上部分包括相对大于所述支柱的下部分的横截面面积的横截面面积。
实施例17：根据实施例16所述的存储器装置，其进一步包括相邻细长半导电支柱之间的隔离材料，所述隔离材料的横向范围在横向邻近所述细长半导电支柱的所述下部分的区域中相对大于在横向邻近所述细长半导电支柱的所述上部分的另一区域中。
实施例18：根据实施例16或实施例17所述的存储器装置，其中所述细长半导电支柱以从所述字线及所述数字线中的每一者沿其横向延伸的方向偏移的锐角横向延伸，使得所述存储节点接触区域中的一者横向邻近相邻细长半导电支柱的所述数字线接触区域。
实施例19：根据实施例16到18中任一实施例所述的存储器装置，其中所述存储器装置是动态随机存取存储器(DRAM)装置，其包括DRAM存储器单元，邻近DRAM存储器单元之间的间距在约10nm与约20nm之间。
实施例20：根据实施例16到19中任一实施例所述的存储器装置，其进一步包括：存储节点接触件，其在所述存储节点接触区域处；及重布结构，其可操作地耦合到所述存储节点接触件和所述存储节点结构且在其之间延伸，所述重布结构的上部分在所述存储节点结构下层且从上覆所述存储节点接触件的所述重布结构的下部分横向偏移。
实施例21：一种电子系统，其包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置且包括至少一个细长半导电支柱，其包括：数字线接触区域；及存储节点接触区域，其横向地位于所述数字线接触区域横向侧面；上纵向部分；及纵向下部分，相对于所述至少一个细长半导电支柱的所述下纵向部分，所述至少一个细长半导电支柱的所述上纵向部分在至少一个横向方向上具有更大的临界尺寸。
虽然本发明容易以各种修改及替代形式呈现，但特定实施例已经通过附图中的实例展示且已在本文中详细描述。但是，本发明不希望限于所揭示的特定形式。实际上，本发明将涵盖落入由下列所附权利要求书及其合法等效物定义的本发明的范围内的所有修改、等效物和替代例。

Claims (21)

1.一种形成设备的方法，其包括：
形成从基底材料延伸的支柱结构，所述支柱结构的上部分展现相对大于所述支柱结构的下部分的横向宽度的横向宽度；
横向邻近所述支柱结构的所述下部分形成存取线；及
在所述支柱结构的上表面上方形成数字线。
2.根据权利要求1所述的方法，其中形成所述支柱结构包括在初始材料移除动作中形成所述支柱结构的所述上部分，及在一或多个额外材料移除动作中形成所述支柱结构的所述下部分。
3.根据权利要求1所述的方法，其中形成所述支柱结构包括：
形成在所述支柱结构之间垂直延伸的开口；及
从所述支柱结构的暴露的侧表面移除材料。
4.根据权利要求3所述的方法，其中从所述支柱结构的所述暴露的侧表面移除所述材料包括：
在所述支柱结构的上表面上方形成势垒材料；
在所述势垒材料上方形成掩模材料；及
在所述掩模材料的上表面上方且沿着所述掩模材料、所述势垒材料及所述支柱结构的至少部分的侧表面形成衬层。
5.根据权利要求4所述的方法，其中从所述支柱结构的所述暴露的侧表面移除所述材料包括移除在所述衬层的最下表面下方的所述支柱结构的所述侧表面的暴露部分。
6.根据权利要求1到5中任一权利要求所述的方法，其中形成所述支柱结构包括：
在第一动作中形成所述支柱结构的所述下部分；及
在第二、后续动作中在所述支柱结构的所述下部分上方形成所述支柱结构的所述上部分。
7.根据权利要求6所述的方法，其中：
形成所述支柱结构的所述下部分包括在材料移除动作中在邻近支柱结构之间形成开口；及
形成所述支柱结构的所述上部分包括在所述支柱结构的所述下部分的暴露上端上方形成前体材料及进行所述前体材料的热处理动作。
8.根据权利要求1到5中任一权利要求所述的方法，其进一步包括：
形成大体上包围所述支柱结构的隔离材料；
使所述隔离材料凹入以形成延伸到所述支柱结构的所述上部分的最下表面下方的第一深度的接触开口；
在所述接触开口内形成数字线接触件；及
在所述数字线接触件上方形成所述数字线。
9.根据权利要求8所述的方法，其进一步包括在相应支柱结构上方形成存储节点接触件，而不通过所述存储节点接触件电连接相邻的支柱结构，其中所述存储节点接触件的最下表面在相对小于所述接触开口的所述第一深度的第二深度处形成，所述存储节点接触件保持与所述支柱结构的所述下部分隔离。
10.一种设备，其包括：
结构，其包括：
基底材料；
存取装置，其凹入所述基底材料内；
接触垫，其邻近所述存取装置，其中所述存取装置包括从所述基底材料延伸的细长支柱，所述细长支柱具有上部分，所述上部分的宽度大于所述支柱的下部分的宽度；及
数字线接触件，其邻近所述细长支柱；及
数字线，其在第一横向方向上延伸，所述数字线中的一者定位在所述数字线接触件上方。
11.根据权利要求10所述的设备，其进一步包括埋入式字线，所述埋入式字线在大体上垂直于所述第一横向方向的第二横向方向上延伸，其中所述埋入式字线中的两者与所述细长支柱交叉，将所述细长支柱分成包含数字线接触区域和两个存储节点接触区域的三个部分，所述数字线接触件定位在所述细长支柱的所述数字线接触区域上方。
12.根据权利要求11所述的设备，其中所述细长支柱的较长侧在第三横向方向上延伸，所述第三横向方向并不垂直于所述第一横向方向及所述第二横向方向中的任一者。
13.根据权利要求11或权利要求12所述的设备，其中所述结构包括邻近所述细长支柱的所述两个存储节点接触区域中的每一者的存储节点接触件，所述存储节点接触件的最下表面定位在位于所述数字线接触件的最下表面的平面垂直上方的平面中。
14.根据权利要求11或权利要求12所述的设备，其中所述埋入式字线在所述细长支柱的上表面下方，其中所述埋入式字线横向邻近所述细长支柱的所述下部分，所述细长支柱的所述上部分的垂直范围相对小于所述细长支柱的所述下部分的垂直范围。
15.根据权利要求10到12中任一权利要求所述的设备，其中所述细长支柱包括围绕所述细长支柱的整个周边的所述细长支柱的所述上部分与所述下部分之间的突然过渡部分，所述细长支柱的所述下部分的横截面面积是所述细长支柱的所述上部分的横截面面积的约15％与约75％之间。
16.一种存储器装置，其包括：
存储器控制器；
行解码器，其可操作地耦合到所述存储器控制器；
列解码器，其可操作地耦合到所述存储器控制器；
字线，其可操作地耦合到所述行解码器；
数字线，其可操作地耦合到所述列解码器；
存储器单元，其靠近所述字线及所述数字线的交叉点，所述存储器单元包括存储节点结构和电连接到所述存储节点结构的存取装置；及
细长半导电支柱，其可操作地耦合到所述存储器单元的所述存储节点结构及所述数字线，且各自包括：
存储节点接触区域；及
数字线接触区域，其横向地介于所述存储节点接触区域之间，其中所述细长半导电支柱的上部分包括相对大于所述支柱的下部分的横截面面积的横截面面积。
17.根据权利要求16所述的存储器装置，其进一步包括相邻细长半导电支柱之间的隔离材料，所述隔离材料的横向范围在横向邻近所述细长半导电支柱的所述下部分的区域中相对大于在横向邻近所述细长半导电支柱的所述上部分的另一区域中。
18.根据权利要求16或权利要求17所述的存储器装置，其中所述细长半导电支柱以从所述字线及所述数字线中的每一者沿其横向延伸的方向偏移的锐角横向延伸，使得所述存储节点接触区域中的一者横向邻近相邻细长半导电支柱的所述数字线接触区域。
19.根据权利要求16或权利要求17所述的存储器装置，其中所述存储器装置是动态随机存取存储器DRAM装置，其包括DRAM存储器单元，邻近DRAM存储器单元之间的间距在约10nm与约20nm之间。
20.根据权利要求16或权利要求17所述的存储器装置，其进一步包括：
存储节点接触件，其在所述存储节点接触区域处；及
重布结构，其可操作地耦合到所述存储节点接触件和所述存储节点结构且在其之间延伸，所述重布结构的上部分在所述存储节点结构下层且从上覆所述存储节点接触件的所述重布结构的下部分横向偏移。
21.一种电子系统，其包括：
输入装置；
输出装置；
处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及
存储器装置，其可操作地耦合到所述处理器装置且包括至少一个细长半导电支柱，其包括：
数字线接触区域；及
存储节点接触区域，其横向地位于所述数字线接触区域横向侧面；
上纵向部分；及
纵向下部分，相对于所述至少一个细长半导电支柱的所述下纵向部分，所述至少一个细长半导电支柱的所述上纵向部分在至少一个横向方向上具有更大的临界尺寸。
CN202011353594.6A 2019-12-27 2020-11-27 形成包含包括支柱结构的装置结构的设备的方法，以及相关存储器装置及电子系统 Active CN113053895B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/729,076 2019-12-27
US16/729,076 US11201154B2 (en) 2019-12-27 2019-12-27 Methods of forming an apparatus including device structures including pillar structures, and related memory devices, and electronic systems

Publications (2)

Publication Number Publication Date
CN113053895A true CN113053895A (zh) 2021-06-29
CN113053895B CN113053895B (zh) 2023-02-07

Family

ID=76507977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011353594.6A Active CN113053895B (zh) 2019-12-27 2020-11-27 形成包含包括支柱结构的装置结构的设备的方法，以及相关存储器装置及电子系统

Country Status (2)

Country Link
US (2) US11201154B2 (zh)
CN (1) CN113053895B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201154B2 (en) * 2019-12-27 2021-12-14 Micron Technology, Inc. Methods of forming an apparatus including device structures including pillar structures, and related memory devices, and electronic systems
TWI825906B (zh) * 2022-06-02 2023-12-11 南亞科技股份有限公司 具有重佈線插塞的半導體元件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1947252A (zh) * 2004-04-26 2007-04-11 微米技术有限公司 存储器阵列、形成存储器阵列的方法和形成位线接触的方法
CN101005074A (zh) * 2006-01-18 2007-07-25 财团法人工业技术研究院 空心柱型电容器及其制造方法
US20160300842A1 (en) * 2015-04-08 2016-10-13 Micron Technology, Inc. Methods of forming contacts for a semiconductor device structure, related methods of forming a semiconductor structure, and related semiconductor structures
CN107799523A (zh) * 2016-08-31 2018-03-13 美光科技公司 存储器单元、形成双晶体管单电容器存储器单元阵列的方法及用于制作集成电路的方法
CN108493188A (zh) * 2018-05-09 2018-09-04 睿力集成电路有限公司 集成电路存储器及其形成方法、半导体集成电路器件
CN208284477U (zh) * 2018-05-09 2018-12-25 长鑫存储技术有限公司 集成电路存储器、半导体集成电路器件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444007A (en) 1994-08-03 1995-08-22 Kabushiki Kaisha Toshiba Formation of trenches having different profiles
US6429068B1 (en) 2001-07-02 2002-08-06 International Business Machines Corporation Structure and method of fabricating embedded vertical DRAM arrays with silicided bitline and polysilicon interconnect
KR100675285B1 (ko) 2005-10-10 2007-01-29 삼성전자주식회사 수직 트랜지스터를 갖는 반도체소자 및 그 제조방법
JP5588123B2 (ja) 2009-05-22 2014-09-10 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP2011166089A (ja) 2010-02-15 2011-08-25 Elpida Memory Inc 半導体装置及びその製造方法
US9041099B2 (en) 2011-04-11 2015-05-26 Nanya Technology Corp. Single-sided access device and fabrication method thereof
KR20130039062A (ko) 2011-10-11 2013-04-19 삼성전자주식회사 수직형 채널 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US8987796B2 (en) 2012-08-17 2015-03-24 Ps4 Luxco S.A.R.L. Semiconductor device having semiconductor pillar
US9589962B2 (en) 2014-06-17 2017-03-07 Micron Technology, Inc. Array of conductive vias, methods of forming a memory array, and methods of forming conductive vias
KR102578004B1 (ko) 2016-04-01 2023-09-14 인텔 코포레이션 열 성능 부스트를 갖는 트랜지스터
US9881924B2 (en) 2016-05-11 2018-01-30 Micron Technology, Inc. Semiconductor memory device having coplanar digit line contacts and storage node contacts in memory array and method for fabricating the same
KR20180113227A (ko) * 2017-04-05 2018-10-16 삼성전자주식회사 3차원 반도체 메모리 장치
KR102397893B1 (ko) 2017-04-17 2022-05-16 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
US9960114B1 (en) 2017-05-03 2018-05-01 Micron Technology, Inc. Structure of integrated circuitry and a method of forming a conductive via
KR102335266B1 (ko) 2017-06-01 2021-12-07 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
US10461185B2 (en) 2017-12-22 2019-10-29 Micron Technology, Inc. Assemblies having conductive structures along pillars of semiconductor material
US11094632B2 (en) * 2019-09-27 2021-08-17 Nanya Technology Corporation Semiconductor device with air gap and method for preparing the same
US11201154B2 (en) * 2019-12-27 2021-12-14 Micron Technology, Inc. Methods of forming an apparatus including device structures including pillar structures, and related memory devices, and electronic systems

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1947252A (zh) * 2004-04-26 2007-04-11 微米技术有限公司 存储器阵列、形成存储器阵列的方法和形成位线接触的方法
CN101005074A (zh) * 2006-01-18 2007-07-25 财团法人工业技术研究院 空心柱型电容器及其制造方法
US20160300842A1 (en) * 2015-04-08 2016-10-13 Micron Technology, Inc. Methods of forming contacts for a semiconductor device structure, related methods of forming a semiconductor structure, and related semiconductor structures
CN107799523A (zh) * 2016-08-31 2018-03-13 美光科技公司 存储器单元、形成双晶体管单电容器存储器单元阵列的方法及用于制作集成电路的方法
CN108493188A (zh) * 2018-05-09 2018-09-04 睿力集成电路有限公司 集成电路存储器及其形成方法、半导体集成电路器件
CN208284477U (zh) * 2018-05-09 2018-12-25 长鑫存储技术有限公司 集成电路存储器、半导体集成电路器件

Also Published As

Publication number Publication date
CN113053895B (zh) 2023-02-07
US20220102351A1 (en) 2022-03-31
US11201154B2 (en) 2021-12-14
US11925014B2 (en) 2024-03-05
US20210202487A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
US10991700B2 (en) Methods of forming semiconductor devices using aspect ratio dependent etching effects, and related memory devices and electronic systems
CN112997319B (zh) 形成装置的方法以及相关装置及电子系统
US10998322B2 (en) Semiconductor devices and methods of forming semiconductor devices
US11239240B2 (en) Methods of forming a semiconductor device
CN112970122B (zh) 形成装置的方法及相关装置与电子系统
US11049864B2 (en) Apparatuses including capacitor structures, and related memory devices, electronic systems, and methods
US11925014B2 (en) Apparatuses including elongate pillars of access devices
CN114078783A (zh) 包含半导电柱结构的微电子装置以及相关方法和电子系统
US11653488B2 (en) Apparatuses including transistors, and related methods, memory devices, and electronic systems
CN114078857A (zh) 包含半导电支柱结构的微电子装置与相关方法及电子系统
US11799038B2 (en) Apparatuses including capacitors including multiple dielectric materials, and related methods
US11908932B2 (en) Apparatuses comprising vertical transistors having gate electrodes at least partially recessed within channel regions, and related methods and systems
US11956954B2 (en) Electronic devices comprising reduced charge confinement regions in storage nodes of pillars and related methods
US20230397408A1 (en) Apparatuses including semiconductive pillar structures, and related methods, memory devices, and electronic systems
US11257766B1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20230022071A1 (en) Apparatus comprising silicon carbide materials and related electronic systems and methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant