CN113053446A - 移位寄存器、驱动电路及显示装置 - Google Patents

移位寄存器、驱动电路及显示装置 Download PDF

Info

Publication number
CN113053446A
CN113053446A CN202110276436.3A CN202110276436A CN113053446A CN 113053446 A CN113053446 A CN 113053446A CN 202110276436 A CN202110276436 A CN 202110276436A CN 113053446 A CN113053446 A CN 113053446A
Authority
CN
China
Prior art keywords
node
transistor
voltage power
power supply
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110276436.3A
Other languages
English (en)
Inventor
王锦谦
张舜航
王玮
任锦宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110276436.3A priority Critical patent/CN113053446A/zh
Publication of CN113053446A publication Critical patent/CN113053446A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本文公开一种移位寄存器，包括输入模块、复位模块、第二节点控制模块、第一输出模块、第二输出模块、第一保护模块、第二保护模块、第一降噪模块和第二降噪模块。输入模块和复位模块用于控制第一节点电位，第二节点控制模块用于控制第二节点电位，第一输出模块和第二输出模块分别用于在第一节点电位控制下输出第一输出信号和第二输出信号，第一降噪模块和第二降噪模块分别用于在第二节点电位控制下对第一输出信号和第二输出信号进行降噪，第一保护模块用于在第一降噪模块漏电时断开第一输出模块和第一降噪模块之间的连接，第二保护模块用于在第二降噪模块漏电时断开第二输出模块和第二降噪模块之间的连接。本文能提高移位寄存器输出信号的质量。

Description

移位寄存器、驱动电路及显示装置
技术领域
本文涉及但不限于显示技术领域，尤其涉及一种移位寄存器、驱动电路及显示装置。
背景技术
GOA(Gate Driver on Array，阵列基板行驱动)技术将TFT(Thin FilmTransistor，薄膜晶体管)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极集成电路(IC，Integrated Circuit)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间。栅极驱动电路由多个级联的移位寄存器组成，各级移位寄存器的驱动信号输出端分别对应连接一条栅线，通过各级移位寄存器实现依次向显示面板上的各行栅线输入扫描信号。
GOA电路开关器件众多，如果开关器件漏电可能会影响输出信号的驱动能力。
发明内容
第一方面，本公开提供了一种移位寄存器，包括：输入模块、复位模块、第二节点控制模块、第一输出模块、第二输出模块、第一降噪模块、第二降噪模块、第一保护模块和第二保护模块；
输入模块，分别与输入信号端和第一节点连接，配置为在输入信号的控制下，将输入信号提供给第一节点；
复位模块，分别与复位信号端、第一低压电源信号端和第一节点连接，配置为在复位信号的控制下，将第一低压电源信号提供给第一节点；
第二节点控制模块，分别与第一高压电源信号端、第一低压电源信号端、第一节点、第二节点和输入信号端连接，配置为在第一高压电源信号的控制下，将第一高压电源信号提供给第二节点，在输入信号或第一节点的电位控制下，将第一低压电源信号提供给第二节点；
第一输出模块，分别与第一时钟信号端、第一节点和第一输出信号端连接，配置为在第一节点的电位控制下将第一时钟信号提供给第一输出信号端；
第一保护模块，分别与第一输出信号端、第二节点和第三节点连接，配置为在第二节点的电位控制下导通或断开第一输出信号端和第三节点之间的连接；
第一降噪模块，分别与第一低压电源信号端、第三节点和第二节点连接，配置为在第二节点的电位控制下将第一低压电源信号提供给第三节点；
第二输出模块，分别与第一时钟信号端、第一节点和第二输出信号端连接，配置为在第一节点的电位控制下将第一时钟信号提供给第二输出信号端；
第二保护模块，分别与第二输出信号端、第二节点和第四节点连接，配置为在第二节点的电位的控制下导通或断开第二输出信号端和第四节点之间的连接；
第二降噪模块，分别与第二节点、第四节点以及第二低压电源信号端或第一低压电源信号端连接，配置为在第二节点的电位的控制下将第二低压电源信号或第一低压电源信号提供给第四节点。
第二方面，本公开提供了一种驱动电路，包括：N个级联的移位寄存器SR(i)；第k个移位寄存器SR(k)的第一输出信号端与第k-1个移位寄存器SR(k-1)的复位信号端连接，第k个移位寄存器SR(k)的第一输出信号端与第k+1个移位寄存器SR(k+1)的输入信号端连接；2≤k≤N-1，N>3；N个移位寄存器中至少一个移位寄存器SR(i)采用上述移位寄存器；1≤i≤N。
第三方面，本公开提供了一种显示装置，包括上述移位寄存器。
第四方面，本公开提供了一种显示装置，包括上述驱动电路。
本公开实施例提供了一种移位寄存器、驱动电路及显示装置，移位寄存器包括输入模块、复位模块、第二节点控制模块、第一输出模块、第二输出模块、第一保护模块、第二保护模块、第一降噪模块和第二降噪模块。输入模块和复位模块用于控制第一节点的电位，第二节点控制模块用于控制第二节点的电位，第一输出模块和第二输出模块分别用于在第一节点的电位控制下输出第一输出信号和第二输出信号，第一降噪模块和第二降噪模块分别用于在第二节点的电位控制下对第一输出信号和第二输出信号进行降噪，第一保护模块用于在第一降噪模块漏电时断开第一输出模块和第一降噪模块之间的连接，第二保护模块用于在第二降噪模块漏电时断开第二输出模块和第二降噪模块之间的连接。上述实施例提供的移位寄存器通过为输出模块连接保护模块和降噪模块，能够在输出模块输出高电平信号时，通过保护模块避免降噪模块漏电对输出信号的影响，保证输出信号的驱动能力，在输出模块输出低电平信号时，通过降噪模块持续为输出信号降噪，从而提高输出信号的信号质量。
附图说明
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1为本公开实施例提供的一种移位寄存器的结构示意图；
图2为本公开实施例提供的另一种移位寄存器的结构示意图；
图3为本公开实施例提供的另一种移位寄存器的结构示意图；
图4为本公开实施例提供的一种移位寄存器的等效电路示意图；
图5为本公开实施例提供的另一种移位寄存器的等效电路示意图；
图6为本公开实施例提供的另一种移位寄存器的部分电路结构示意图(相对图3增加部分电路)；
图7为图6提供的另一种移位寄存器的部分电路的等效电路示意图(相对图5增加部分电路)；
图8为图5所示的移位寄存器的信号时序图；
图9为本公开实施例提供的一种驱动电路的级联结构示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
本公开实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。由于这里采用的薄膜晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本公开实施例中，将源极和漏极中的一个称为第一极，将源极和漏极中的另一个称为第二极。
在以下示例中以驱动晶体管为N型薄膜晶体管的情况进行描述，其他晶体管根据电路设计与驱动晶体管具有相同或不同的类型。类似地，在其他实施例中，驱动晶体管也可以被示为P型薄膜晶体管。本领域技术人员能够理解的是，通过将其他晶体管的类型相应地改变并将各驱动信号和电平信号进行反相(和/或进行其他附加的适应性修改)，同样能够实现本公开的技术方案。
本公开实施例提供了一种移位寄存器，如图1所示，本公开实施例提供的一种移位寄存器，包括：输入模块1、复位模块2、第二节点控制模块3、第一输出模块41、第二输出模块42、第一降噪模块51、第二降噪模块52、第一保护模块61和第二保护模块62；
输入模块，分别与输入信号端INPUT和第一节点N1连接，配置为在输入信号的控制下，将输入信号提供给第一节点；
复位模块，分别与复位信号端RESET、第一低压电源信号端VSS1和第一节点连接，配置为在复位信号的控制下，将第一低压电源信号提供给第一节点；
第二节点控制模块，分别与第一高压电源信号端VDD1、第一低压电源信号端、第一节点、第二节点N2和输入信号端连接，配置为在第一高压电源信号的控制下，将第一高压电源信号提供给第二节点，在输入信号或第一节点的电位控制下，将第一低压电源信号提供给第二节点；
第一输出模块，分别与第一时钟信号端CLK1、第一节点和第一输出信号端OUT1连接，配置为在第一节点的电位控制下将第一时钟信号提供给第一输出信号端；
第一保护模块，分别与第一输出信号端、第二节点和第三节点N3连接，配置为在第二节点的电位控制下导通或断开第一输出信号端和第三节点之间的连接；
第一降噪模块，分别与第一低压电源信号端、第三节点和第二节点连接，配置为在第二节点的电位控制下将第一低压电源信号提供给第三节点；
第二输出模块，分别与第一时钟信号端、第一节点和第二输出信号端OUT2连接，配置为在第一节点的电位控制下将第一时钟信号提供给第二输出信号端；
第二保护模块，分别与第二输出信号端、第二节点和第四节点N4连接，配置为在第二节点的电位的控制下导通或断开第二输出信号端和第四节点之间的连接；
第二降噪模块，分别与第二节点、第四节点以及第二低压电源信号端VSS2或第一低压电源信号端连接，配置为在第二节点的电位的控制下将第二低压电源信号或第一低压电源信号提供给第四节点。
上述实施例提供的移位寄存器包括输入模块、复位模块、第二节点控制模块、第一输出模块、第二输出模块、第一保护模块、第二保护模块、第一降噪模块和第二降噪模块。输入模块和复位模块用于控制第一节点的电位，第二节点控制模块用于控制第二节点的电位，第一输出模块和第二输出模块分别用于在第一节点的电位控制下输出第一输出信号和第二输出信号，第一降噪模块和第二降噪模块分别用于在第二节点的电位控制下对第一输出信号和第二输出信号进行降噪，第一保护模块用于在第一降噪模块漏电时断开第一输出模块和第一降噪模块之间的连接，第二保护模块用于在第二降噪模块漏电时断开第二输出模块和第二降噪模块之间的连接。上述实施例提供的移位寄存器通过为输出模块连接保护模块和降噪模块，能够在输出模块输出高电平信号时，通过保护模块避免降噪模块漏电对输出信号的影响，保证输出信号的驱动能力，在输出模块输出低电平信号时，通过降噪模块持续为输出信号降噪，提高输出信号的可靠性，从而提高输出信号的信号质量。
在一种示例性的实施方式中，当多个移位寄存器级联构成驱动电路时，第一输出模块输出的第一输出信号可以作为级联信号，本级移位寄存器的第一输出信号可以作为上一级移位寄存器的复位信号，以及下一级移位寄存器的输入信号。第二输出模块输出的第二输出信号可以作为本级移位寄存器输出的驱动信号，比如驱动显示面板对应行的栅线。
在一些示例性的实施方式中，如图2所示，所述第二节点控制模块，包括：第一控制模块31、第二控制模块32和第三控制模块33；
第一控制模块，分别与第一高压电源信号端和第二节点连接，配置为在第一高压电源信号的控制下，将第一高压电源信号提供给第二节点；
第二控制模块，分别与输入信号端、第二节点和第一低压电源信号端连接，配置为在输入信号的控制下，将第一低压电源信号提供给第二节点；
第三控制模块，分别与第一节点、第一低压电源信号端和第二节点连接，配置为在第一节点的电位控制下，将第一低压电源信号提供给第二节点。
上述第二节点控制模块包括三个控制模块，第一控制模块持续为第二节点提供高电平信号，第二控制模块和第三控制模块分时为第二节点提供低电平信号。
在一些示例性的实施方式中，如图3所示，所述移位寄存器还包括：以下模块的至少一个：
第三降噪模块53，分别与第一低压电源信号端、第一节点和第二节点连接，配置为在第二节点的电位控制下将第一低压电源信号提供给第一节点；
第四降噪模块54，分别与第四节点、复位信号端以及第二低压电源信号端VSS2或第一低压电源信号端连接，配置为在复位信号的控制下将第二低压电源信号或第一低压电源信号提供给第四节点；
电容模块7，分别与第一节点和第二输出信号端连接，配置为存储输入信号的电压值信息。
第三降噪模块用于对第一节点进行降噪处理，也即使得第一节点的电位保持低电平。第四降噪模块用于对第二输出信号进行降噪处理，也即使得第二输出信号保持低电平。电容模块能够在第二输出信号端输出高电平信号时，通过电容的自举作用将第一节点的电位抬升到更高的电平，从而保证第一节点可靠地处于高电位。
图4提供了一种移位寄存器的等效电路图。如图4所示，移位寄存器可以包括：输入模块1、复位模块2、第一控制模块31、第二控制模块32和第三控制模块33、第一输出模块41、第二输出模块42、第一降噪模块51、第二降噪模块52、第一保护模块61和第二保护模块62。
所述输入模块包括第一晶体管M1，所述第一晶体管的控制极和第一极连接输入信号端，所述第一晶体管的第二极连接第一节点；
所述复位模块包括第二晶体管M2，所述第二晶体管的控制极连接复位信号端，所述第二晶体管的第一极连接第一节点，所述第二晶体管的第二极连接第一低压电源信号端；
所述第一控制模块包括第三晶体管M3，所述第三晶体管的控制极和第一极连接第一高压电源信号端，所述第三晶体管的第二极连接第二节点；
所述第二控制模块包括第四晶体管M4，所述第四晶体管的控制极连接输入信号端，所述第四晶体管的第一极连接第二节点，所述第四晶体管的第二极连接第一低压电源信号端；
所述第三控制模块包括第五晶体管M5，所述第五晶体管的控制极连接第一节点，所述第五晶体管的第一极连接第二节点，所述第五晶体管的第二极连接第一低压电源信号端；
所述第一输出模块包括第六晶体管M6，所述第六晶体管的控制极连接第一节点，所述第六晶体管的第一极连接第一时钟信号端，所述第六晶体管的第二极连接第一输出信号端；
所述第一保护模块包括第七晶体管M7，所述第七晶体管的控制极连接第二节点，所述第七晶体管的第一极连接第一输出信号端，所述第七晶体管的第二极连接第三节点；
所述第一降噪模块包括第八晶体管M8，所述第八晶体管的控制极连接第二节点，所述第八晶体管的第一极连接第三节点，所述第八晶体管的第二极连接第一低压电源信号端；
所述第二输出模块包括第九晶体管M9，所述第九晶体管的控制极连接第一节点，所述第九晶体管的第一极连接第一时钟信号端，所述第九晶体管的第二极连接第二输出信号端；
所述第二保护模块包括第十晶体管M10，所述第十晶体管的控制极连接第二节点，所述第十晶体管的第一极连接第二输出信号端，所述第十晶体管的第二极连接第四节点；
所述第二降噪模块包括第十一晶体管M11，所述第十一晶体管的控制极连接第二节点，所述第十一晶体管的第一极连接第四节点，所述第十一晶体管的第二极连接第二低压电源信号端或第一低压电源信号端。
在一些示例性的实施方式中，如图5所示，所述移位寄存器还包括：第三降噪模块53；
第三降噪模块包括第十二晶体管M12，所述第十二晶体管的控制极连接第二节点，所述第十二晶体管的第一极连接第一节点，所述第十二晶体管的第二极连接第一低压电源信号端。
在一些示例性的实施方式中，如图5所示，所述移位寄存器还包括：第四降噪模块54；
第四降噪模块包括第十三晶体管M13，所述第十三晶体管的控制极连接复位信号端，所述第十三晶体管的第一极连接第四节点，所述第十三晶体管的第二极连接第二低压电源信号端或第一低压电源信号端。
在一些示例性的实施方式中，如图5所示，所述移位寄存器还包括：电容模块7；所述电容模块包括第一电容C1，所述第一电容的第一端连接第一节点，所述第一电容的第二端连接第二输出信号端。
在一些示例性的实施方式中，为了延长开关器件的寿命，移位寄存器中部分电路可以设置相同的两套电路，第一部分帧周期(比如奇数帧)和第二部分帧周期(比如偶数帧)由两套电路交替工作。因此，移位寄存器还可以包括：第四控制模块、第五控制模块和第六控制模块。第一控制模块、第二控制模块和第三控制模块在第一部分帧周期工作，第四控制模块、第五控制模块和第六控制模块在第二部分帧周期工作。所述移位寄存器还可以包括：第三保护模块、第四保护模块、第五降噪模块和第六降噪模块。第一保护模块、第二保护模块、第一降噪模块和第二降噪模块在第一部分帧周期工作，第三保护模块、第四保护模块、第五降噪模块和第六降噪模块在第二部分帧周期工作。所述移位寄存器还可以包括：第七降噪模块和第八降噪模块。第三降噪模块和第四降噪模块在第一部分帧周期工作，第七降噪模块和第八降噪模块在第二部分帧周期工作。
如图6所示，为了延长开关器件的寿命，所述移位寄存器中部分电路设置相同的两套电路，第一部分帧周期和第二部分帧周期由两套电路交替工作。图3表示了该移位寄存器的第一套电路，图6表示了该移位寄存器的第二套电路。如图6所示，所述移位寄存器还可以包括：第四控制模块34、第五控制模块35、第六控制模块36、第三保护模块63、第四保护模块64、第五降噪模块55、第六降噪模块56、第七降噪模块57和第八降噪模块58。
第四控制模块，分别与第二高压电源信号端VDD2和第五节点N5连接，配置为在第二高压电源信号的控制下，将第二高压电源信号提供给第五节点；
第五控制模块，分别与输入信号端、第五节点和第一低压电源信号端连接，配置为在输入信号的控制下，将第一低压电源信号提供给第五节点；
第六控制模块，分别与第一节点、第一低压电源信号端和第五节点连接，配置为在第一节点的电位的控制下，将第一低压电源信号提供给第五节点；
第三保护模块，分别与第一输出信号端、第五节点和第六节点N6连接，配置为在第五节点的电位控制下导通或断开第一输出信号端和第六节点之间的连接；
第五降噪模块，分别与第一低压电源信号端、第六节点和第五节点连接，配置为在第五节点的电位控制下将第一低压电源信号提供给第六节点；
第二保护模块，分别与第二输出信号端、第五节点和第七节点N7连接，配置为在第五节点的电位的控制下导通或断开第二输出信号端和第七节点之间的连接；
第六降噪模块，分别与第五节点、第七节点以及第二低压电源信号端VSS2或第一低压电源信号端连接，配置为在第五节点的电位的控制下将第二低压电源信号或第一低压电源信号提供给第七节点；
第七降噪模块，分别与第一低压电源信号端、第一节点和第五节点连接，配置为在第五节点的电位控制下将第一低压电源信号提供给第一节点；
第八降噪模块，分别与第七节点、复位信号端以及第二低压电源信号端VSS2或第一低压电源信号端连接，配置为在复位信号的控制下将第二低压电源信号或第一低压电源信号提供给第七节点；
其中，第一高压电源信号端在第一部分帧周期内输入高电平信号，在第二部分帧周期内输入低电平信号；第二高压电源信号端在第一部分帧周期内输入低电平信号，在第二部分帧周期内输入高电平信号。
在一些示例性的实施方式中，第一部分帧周期为奇数帧周期，第二部分帧周期为偶数帧周期；或者，第一部分帧周期为偶数帧周期，第二部分帧周期为奇数帧周期。在其他的实施方式中，第一部分帧周期可以为固定时长的一段时间，第二部分帧周期为第一部分帧周期后相同时长的一段时间。
图7提供了图6表示的移位寄存器的对应电路的等效电路图。如图7所示，移位寄存器除了包括图5所示的电路，还可以包括：第四控制模块34、第五控制模块35、第六控制模块36、第三保护模块63、第四保护模块64、第五降噪模块55、第六降噪模块56、第七降噪模块57和第八降噪模块58。
所述第四控制模块包括第十四晶体管M14，所述第十四晶体管的控制极和第一极连接第二高压电源信号端，所述第十四晶体管的第二极连接第五节点；
所述第五控制模块包括第十五晶体管M15，所述第十五晶体管的控制极连接输入信号端，所述第十五晶体管的第一极连接第五节点，所述第十五晶体管的第二极连接第一低压电源信号端；
所述第六控制模块包括第十六晶体管M16，所述第十六晶体管的控制极连接第一节点，所述第十六晶体管的第一极连接第五节点，所述第十六晶体管的第二极连接第一低压电源信号端；
所述第三保护模块包括第十七晶体管M17，所述第十七晶体管的控制极连接第五节点，所述第十七晶体管的第一极连接第一输出信号端，所述第十七晶体管的第二极连接第六节点；
所述第五降噪模块包括第十八晶体管M18，所述第十八晶体管的控制极连接第五节点，所述第十八晶体管的第一极连接第六节点，所述第十八晶体管的第二极连接第一低压电源信号端；
所述第四保护模块包括第十九晶体管M19，所述第十九晶体管的控制极连接第五节点，所述第十九晶体管的第一极连接第二输出信号端，所述第十九晶体管的第二极连接第七节点；
所述第六降噪模块包括第二十晶体管M20，所述第二十晶体管的控制极连接第五节点，所述第二十晶体管的第一极连接第七节点，所述第二十晶体管的第二极连接第二低压电源信号端或第一低压电源信号端；
第七降噪模块包括第二十一晶体管M21，所述第二十一晶体管的控制极连接第五节点，所述第二十一晶体管的第一极连接第一节点，所述第二十一晶体管的第二极连接第一低压电源信号端；
第八降噪模块包括第二十二晶体管M22，所述第二十二晶体管的控制极连接复位信号端，所述第二十二晶体管的第一极连接第七节点，所述第二十二晶体管的第二极连接第二低压电源信号端或第一低压电源信号端。
图7所示的移位寄存器，在第一部分帧周期内，输入模块、复位模块、第一控制模块、第二控制模块、第三控制模块、第一输出模块、第二输出模块、第一保护模块、第二保护模块、第一降噪模块、第二降噪模块、第三降噪模块、第四降噪模块和电容模块对输出信号起到作用；第四控制模块、第五控制模块、第六控制模块、第三保护模块、第四保护模块、第五降噪模块、第六降噪模块、第七降噪模块、第八降噪模块对输出信号不起作用。在第二部分帧周期内，输入模块、复位模块、第四控制模块、第五控制模块、第六控制模块、第一输出模块、第二输出模块、第三保护模块、第四保护模块、第五降噪模块、第六降噪模块、第七降噪模块、第八降噪模块和电容模块对输出信号起到作用；第一控制模块、第二控制模块、第三控制模块、第一保护模块、第二保护模块、第一降噪模块、第二降噪模块、第三降噪模块、第四降噪模块对输出信号不起作用。
下面结合信号时序图对图5提供的移位寄存器的工作过程进行说明。
在图5所示的实施例中，晶体管M1至M13可以为N型薄膜晶体管。薄膜晶体管具体可以选择底栅结构的薄膜晶体管或者顶栅结构的薄膜晶体管。第一高压电源信号端输入第一高压电源信号，第一高压电源信号为直流信号，且为高电平信号。第一低压电源信号端输入第一低压电源信号，第二低压电源信号端输入第二低压电源信号，第一低压电源信号和第二低压电源信号为直流信号，且为低电平信号。第一时钟信号端输入第一时钟信号，第一时钟信号为周期性脉冲信号。输入信号端输入输入信号，复位信号端输入复位信号，输入信号和复位信号均为脉冲信号。第一输出信号端输出第一输出信号。第二输出信号端输出第二输出信号。
图8提供了图5所示的移位寄存器的信号时序图。图5所示的移位寄存器的工作过程包括四个阶段，第一阶段(t1)、第二阶段(t2)、第三阶段(t3)和第四阶段(t4)。
(一)第一阶段(t1阶段)
输入信号(INPUT)为高电平信号，复位信号(RESET)为低电平信号，第一时钟信号(CLK1)为低电平信号，第一高压电源信号(VDD1)为高电平信号，第一低压电源信号(VSS1)和第二低压电源信号(VSS2)为低电平信号。
输入信号为高电平信号，第一晶体管M1导通，输入信号将第一节点N1的电位拉高为高电平。复位信号为低电平信号，第二晶体管M2和第十三晶体管M13截止。
第一高压电源信号为高电平信号，第三晶体管M3导通，输入信号为高电平信号，第四晶体管M4导通，第二节点的电位被第一低压电源信号拉低为低电平。第一节点的电位为高电平，第五晶体管M5导通，第一低压电源信号将第二节点的电位拉低为低电平。
第二节点的电位为低电平，第七晶体管M7、第八晶体管M8、第十晶体管M10、第十一晶体管M11、第十二晶体管M12截止。
第一节点的电位为高电平，第六晶体管M6和第九晶体管M9导通，第一时钟信号为低电平信号，第一时钟信号拉低第一输出信号的电位和第二输出信号的电位，第一输出信号为低电平信号，第二输出信号为低电平信号。
(二)第二阶段(t2阶段)
输入信号(INPUT)为低电平信号，复位信号(RESET)为低电平信号，第一时钟信号(CLK1)为高电平信号，第一高压电源信号(VDD1)为高电平信号，第一低压电源信号(VSS1)和第二低压电源信号(VSS2)为低电平信号。
输入信号为低电平信号，第一晶体管M1截止。复位信号为低电平信号，第二晶体管M2和第十三晶体管M13截止。
第一高压电源信号为高电平信号，第三晶体管M3导通，输入信号为低电平信号，第四晶体管M4截止。第一节点的电位为高电平，第五晶体管M5导通，第一低压电源信号将第二节点的电位拉低为低电平。
第二节点的电位为低电平，第十二晶体管M12截止。第一节点的电位保持高电平。第一电容C1在第一阶段充电，由于电容的自举作用，第一节点的电位在第二阶段被进一步拉高。
第二节点的电位为低电平，第七晶体管M7、第八晶体管M8、第十晶体管M10、第十一晶体管M11截止。
第一节点的电位为高电平，第六晶体管M6和第九晶体管M9导通，第一时钟信号为高电平信号，第一时钟信号拉高第一输出信号的电位和第二输出信号的电位，第一输出信号为高电平信号，第二输出信号为高电平信号。
现有技术中，通常在信号输出端只使用一个降噪晶体管进行降噪，一旦该降噪晶体管在第二阶段出现漏电，则会直接影响到输出信号的驱动能力。本申请通过在信号输出端使用两个串联的降噪晶体管进行降噪，能够降低输出信号端在第二阶段漏电的风险。可以将两个串联的降噪晶体管的设计参数设计成不同的，比如，可以将与输出信号端直接连接的降噪晶体管的宽长比数值设置得比与第一低压电源信号端(或第二低压电源信号端)直接连接的降噪晶体管的宽长比数值更小，从而使得与输出信号端直接连接的降噪晶体管能够更可靠地截止，从而降低信号输出端漏电的风险。
(三)第三阶段(t3阶段)
输入信号(INPUT)为低电平信号，复位信号(RESET)为高电平信号，第一时钟信号(CLK1)为低电平信号，第一高压电源信号(VDD1)为高电平信号，第一低压电源信号(VSS1)和第二低压电源信号(VSS2)为低电平信号。
输入信号为低电平信号，第一晶体管M1截止。复位信号为高电平信号，第二晶体管M2和第十三晶体管M13导通，第一节点的电位被第一低压电源信号拉低为低电平，第四节点的电位被第一低压电源信号或第二低压电源信号拉低为低电平。
第一高压电源信号为高电平信号，第三晶体管M3导通，输入信号为低电平信号，第四晶体管M4截止。第一节点的电位为低电平，第五晶体管M5截止，第一高压电源信号将第二节点的电位拉高为高电平。
第二节点的电位为高电平，第十二晶体管M12导通。第一节点的电位被第一低压电源信号拉低为低电平。
第一节点的电位为低电平，第六晶体管M6和第九晶体管M9截止。
第二节点的电位为高电平，第七晶体管M7、第八晶体管M8、第十晶体管M10、第十一晶体管M11导通，第三节点的电位被第一低压电源信号拉低为低电平，第一输出信号被第三节点的低电位拉低，第一输出信号为低电平信号。第四节点的电位被第一低压电源信号或第二低压电源信号拉低为低电平，第二输出信号被第四节点的低电位拉低，第二输出信号为低电平信号。
在第三阶段，第七晶体管M7和第八晶体管M8形成降噪回路，对第一信号输出端进行放电。第十晶体管M10和第十一晶体管M11形成第一降噪回路，第十三晶体管M13形成第二降噪回路，分别对第二输出信号端进行放电。
(四)第四阶段(t4阶段)
输入信号(INPUT)为低电平信号，复位信号(RESET)为低电平信号，第一时钟信号(CLK1)为周期性脉冲信号，第一高压电源信号(VDD1)为高电平信号，第一低压电源信号(VSS1)和第二低压电源信号(VSS2)为低电平信号。
输入信号为低电平信号，第一晶体管M1截止。复位信号为低电平信号，第二晶体管M2和第十三晶体管M13截止。
第一高压电源信号为高电平信号，第三晶体管M3导通，输入信号为低电平信号，第四晶体管M4截止。第一节点的电位为低电平，第五晶体管M5截止，第一高压电源信号将第二节点的电位拉高为高电平。
第二节点的电位为高电平，第十二晶体管M12导通。第一节点的电位被第一低压电源信号拉低为低电平。
第一节点的电位为低电平，第六晶体管M6和第九晶体管M9截止。
第二节点的电位为高电平，第七晶体管M7、第八晶体管M8、第十晶体管M10、第十一晶体管M11导通，第三节点的电位被第一低压电源信号拉低为低电平，第一输出信号被第三节点的低电位拉低，第一输出信号为低电平信号。第四节点的电位被第一低压电源信号或第二低压电源信号拉低为低电平，第二输出信号被第四节点的低电位拉低，第二输出信号为低电平信号。
在第四阶段，第七晶体管M7和第八晶体管M8形成降噪回路，对第一信号输出端进行放电。第十晶体管M10和第十一晶体管M11形成降噪回路，对第二输出信号端进行放电。
为了延长开关器件的寿命，图7所示的移位寄存器中部分电路设置相同的两套电路，第一部分帧周期和第二部分帧周期两套电路交替工作。所述移位寄存器包括：输入模块、复位模块、第一输出模块和第二输出模块。所述移位寄存器还包括采用相似设计的两套电路，第一套电路包括：第一控制模块、第二控制模块、第三控制模块、第一保护模块、第二保护模块、第一降噪模块、第二降噪模块、第三降噪模块和第四降噪模块。第二套电路包括：第四控制模块、第五控制模块、第六控制模块、第三保护模块、第四保护模块、第五降噪模块、第六降噪模块、第七降噪模块和第八降噪模块。
图7所示的移位寄存器，第一高压电源信号端输入第一高压电源信号，第二高压电源信号端输入第二高压电源信号，第一高压电源信号在第一部分帧周期内为高电平信号，在第二部分帧周期内为低电平信号；第二高压电源信号在第二部分帧周期内为高电平信号，在第一部分帧周期内为低电平信号。当第一部分帧周期为奇数帧，第二部分帧周期为偶数帧时，第一高压电源信号和第二高压电源信号以一帧为周期交替成为高电平信号。
当第一高压电源信号为高电平时，输入模块、复位模块、第一控制模块、第二控制模块、第三控制模块、第一输出模块、第二输出模块、第一保护模块、第二保护模块、第一降噪模块、第二降噪模块、第三降噪模块、第四降噪模块和电容模块对输出信号起到作用；第四控制模块、第五控制模块、第六控制模块、第三保护模块、第四保护模块、第五降噪模块、第六降噪模块、第七降噪模块、第八降噪模块对输出信号不起作用。
当第二高压电源信号为高电平时，输入模块、复位模块、第四控制模块、第五控制模块、第六控制模块、第一输出模块、第二输出模块、第三保护模块、第四保护模块、第五降噪模块、第六降噪模块、第七降噪模块、第八降噪模块和电容模块对输出信号起到作用；第一控制模块、第二控制模块、第三控制模块、第一保护模块、第二保护模块、第一降噪模块、第二降噪模块、第三降噪模块、第四降噪模块对输出信号不起作用。
图7所示的移位寄存器在第一高压电源信号为高电平时的工作过程，与图5所示的移位寄存器的工作过程相同。图7所示的移位寄存器在第二高压电源信号为高电平时的工作过程，与图5所示的移位寄存器的工作过程相似，区别之处在于：图7中的第二高压电源信号端替代了图5中的第一高压电源信号端；图7中的第五节点、第六节点、第七节点，分别替代了图5中的第二节点、第三节点、第四节点；图7中的晶体管M14、M15、M16分别替代了图5中的晶体管M3、M4、M5；图7中的晶体管M17、M18、M19、M20分别替代了图5中的晶体管M7、M8、M10、M11；图7中的晶体管M21、M22分别替代了图5中的晶体管M12、M13。因此，图7所示的移位寄存器在奇数帧和偶数帧时分别通过两套不同的晶体管产生输出信号，由于减少了每一套电路的工作时长，所以延长了移位寄存器的寿命。
如图9所示，本公开实施例还提供了一种驱动电路，包括N个级联的移位寄存器SR(i)；第k个移位寄存器SR(k)的第一输出信号端与第k-1个移位寄存器SR(k-1)的复位信号端连接，第k个移位寄存器SR(k)的第一输出信号端与第k+1个移位寄存器SR(k+1)的输入信号端连接；2≤k≤N-1，N>3；N个移位寄存器中至少一个移位寄存器SR(i)采用上述实施例中的移位寄存器；1≤i≤N。
本公开实施例还提供了一种显示装置，包括上述移位寄存器。
本公开实施例还提供了一种显示装置，包括上述驱动电路。
所述显示装置可以为液晶显示装置、OLED(Organic Light-Emitting Diode，有机发光二极管)显示装置或mini LED显示装置。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
虽然本申请所揭露的实施方式如上，但所述的内容仅为便于理解本申请而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (11)

1.一种移位寄存器，包括：输入模块、复位模块、第二节点控制模块、第一输出模块、第二输出模块、第一降噪模块、第二降噪模块、第一保护模块和第二保护模块；
输入模块，分别与输入信号端和第一节点连接，配置为在输入信号的控制下，将输入信号提供给第一节点；
复位模块，分别与复位信号端、第一低压电源信号端和第一节点连接，配置为在复位信号的控制下，将第一低压电源信号提供给第一节点；
第二节点控制模块，分别与第一高压电源信号端、第一低压电源信号端、第一节点、第二节点和输入信号端连接，配置为在第一高压电源信号的控制下，将第一高压电源信号提供给第二节点，在输入信号或第一节点的电位控制下，将第一低压电源信号提供给第二节点；
第一输出模块，分别与第一时钟信号端、第一节点和第一输出信号端连接，配置为在第一节点的电位控制下将第一时钟信号提供给第一输出信号端；
第一保护模块，分别与第一输出信号端、第二节点和第三节点连接，配置为在第二节点的电位控制下导通或断开第一输出信号端和第三节点之间的连接；
第一降噪模块，分别与第一低压电源信号端、第三节点和第二节点连接，配置为在第二节点的电位控制下将第一低压电源信号提供给第三节点；
第二输出模块，分别与第一时钟信号端、第一节点和第二输出信号端连接，配置为在第一节点的电位控制下将第一时钟信号提供给第二输出信号端；
第二保护模块，分别与第二输出信号端、第二节点和第四节点连接，配置为在第二节点的电位的控制下导通或断开第二输出信号端和第四节点之间的连接；
第二降噪模块，分别与第二节点、第四节点以及第二低压电源信号端或第一低压电源信号端连接，配置为在第二节点的电位的控制下将第二低压电源信号或第一低压电源信号提供给第四节点。
2.根据权利要求1所述的移位寄存器，其特征在于：
所述第二节点控制模块，包括：第一控制模块、第二控制模块和第三控制模块；
第一控制模块，分别与第一高压电源信号端和第二节点连接，配置为在第一高压电源信号的控制下，将第一高压电源信号提供给第二节点；
第二控制模块，分别与输入信号端、第二节点和第一低压电源信号端连接，配置为在输入信号的控制下，将第一低压电源信号提供给第二节点；
第三控制模块，分别与第一节点、第一低压电源信号端和第二节点连接，配置为在第一节点的电位控制下，将第一低压电源信号提供给第二节点。
3.根据权利要求2所述的移位寄存器，其特征在于，所述移位寄存器还包括：以下模块的至少一个：
第三降噪模块，分别与第一低压电源信号端、第一节点和第二节点连接，配置为在第二节点的电位控制下将第一低压电源信号提供给第一节点；
第四降噪模块，分别与第四节点、复位信号端以及第二低压电源信号端VSS2或第一低压电源信号端连接，配置为在复位信号的控制下将第二低压电源信号或第一低压电源信号提供给第四节点；
电容模块，分别与第一节点和第二输出信号端连接，配置为存储输入信号的电压值信息。
4.根据权利要求2所述的移位寄存器，其特征在于：
所述输入模块包括第一晶体管M1，所述第一晶体管的控制极和第一极连接输入信号端，所述第一晶体管的第二极连接第一节点；
所述复位模块包括第二晶体管M2，所述第二晶体管的控制极连接复位信号端，所述第二晶体管的第一极连接第一节点，所述第二晶体管的第二极连接第一低压电源信号端；
所述第一控制模块包括第三晶体管M3，所述第三晶体管的控制极和第一极连接第一高压电源信号端，所述第三晶体管的第二极连接第二节点；
所述第二控制模块包括第四晶体管M4，所述第四晶体管的控制极连接输入信号端，所述第四晶体管的第一极连接第二节点，所述第四晶体管的第二极连接第一低压电源信号端；
所述第三控制模块包括第五晶体管M5，所述第五晶体管的控制极连接第一节点，所述第五晶体管的第一极连接第二节点，所述第五晶体管的第二极连接第一低压电源信号端；
所述第一输出模块包括第六晶体管M6，所述第六晶体管的控制极连接第一节点，所述第六晶体管的第一极连接第一时钟信号端，所述第六晶体管的第二极连接第一输出信号端；
所述第一保护模块包括第七晶体管M7，所述第七晶体管的控制极连接第二节点，所述第七晶体管的第一极连接第一输出信号端，所述第七晶体管的第二极连接第三节点；
所述第一降噪模块包括第八晶体管M8，所述第八晶体管的控制极连接第二节点，所述第八晶体管的第一极连接第三节点，所述第八晶体管的第二极连接第一低压电源信号端；
所述第二输出模块包括第九晶体管M9，所述第九晶体管的控制极连接第一节点，所述第九晶体管的第一极连接第一时钟信号端，所述第九晶体管的第二极连接第二输出信号端；
所述第二保护模块包括第十晶体管M10，所述第十晶体管的控制极连接第二节点，所述第十晶体管的第一极连接第二输出信号端，所述第十晶体管的第二极连接第四节点；
所述第二降噪模块包括第十一晶体管M11，所述第十一晶体管的控制极连接第二节点，所述第十一晶体管的第一极连接第四节点，所述第十一晶体管的第二极连接第二低压电源信号端或第一低压电源信号端。
5.根据权利要求4所述的移位寄存器，其特征在于，所述移位寄存器还包括：第三降噪模块、第四降噪模块和电容模块；
第三降噪模块包括第十二晶体管M12，所述第十二晶体管的控制极连接第二节点，所述第十二晶体管的第一极连接第一节点，所述第十二晶体管的第二极连接第一低压电源信号端；
第四降噪模块包括第十三晶体管M13，所述第十三晶体管的控制极连接复位信号端，所述第十三晶体管的第一极连接第四节点，所述第十三晶体管的第二极连接第二低压电源信号端或第一低压电源信号端；
所述电容模块包括第一电容C1，所述第一电容的第一端连接第一节点，所述第一电容的第二端连接第二输出信号端。
6.根据权利要求3所述的移位寄存器，其特征在于，所述移位寄存器还包括：第四控制模块、第五控制模块、第六控制模块、第三保护模块、第四保护模块、第五降噪模块和第六降噪模块；
第四控制模块，分别与第二高压电源信号端和第五节点连接，配置为在第二高压电源信号的控制下，将第二高压电源信号提供给第五节点；
第五控制模块，分别与输入信号端、第五节点和第一低压电源信号端连接，配置为在输入信号的控制下，将第一低压电源信号提供给第五节点；
第六控制模块，分别与第一节点、第一低压电源信号端和第五节点连接，配置为在第一节点的电位的控制下，将第一低压电源信号提供给第五节点；
第三保护模块，分别与第一输出信号端、第五节点和第六节点连接，配置为在第五节点的电位控制下导通或断开第一输出信号端和第六节点之间的连接；
第五降噪模块，分别与第一低压电源信号端、第六节点和第五节点连接，配置为在第五节点的电位控制下将第一低压电源信号提供给第六节点；
第二保护模块，分别与第二输出信号端、第五节点和第七节点连接，配置为在第五节点的电位的控制下导通或断开第二输出信号端和第七节点之间的连接；
第六降噪模块，分别与第五节点、第七节点以及第二低压电源信号端或第一低压电源信号端连接，配置为在第五节点的电位的控制下将第二低压电源信号或第一低压电源信号提供给第七节点；
其中，第一高压电源信号端在第一部分帧周期内输入高电平信号，在第二部分帧周期内输入低电平信号；第二高压电源信号端在第一部分帧周期内输入低电平信号，在第二部分帧周期内输入高电平信号。
7.根据权利要求6所述的移位寄存器，其特征在于，所述移位寄存器还包括：第七降噪模块和/或第八降噪模块；
第七降噪模块，分别与第一低压电源信号端、第一节点和第五节点连接，配置为在第五节点的电位控制下将第一低压电源信号提供给第一节点；
第八降噪模块，分别与第七节点、复位信号端以及第二低压电源信号端或第一低压电源信号端连接，配置为在复位信号的控制下将第二低压电源信号或第一低压电源信号提供给第七节点。
8.根据权利要求5所述的移位寄存器，其特征在于：
所述移位寄存器还包括：第四控制模块、第五控制模块、第六控制模块、第三保护模块、第四保护模块、第五降噪模块、第六降噪模块、第七降噪模块和第八降噪模块；
所述第四控制模块包括第十四晶体管M14，所述第十四晶体管的控制极和第一极连接第二高压电源信号端，所述第十四晶体管的第二极连接第五节点；
所述第五控制模块包括第十五晶体管M15，所述第十五晶体管的控制极连接输入信号端，所述第十五晶体管的第一极连接第五节点，所述第十五晶体管的第二极连接第一低压电源信号端；
所述第六控制模块包括第十六晶体管M16，所述第十六晶体管的控制极连接第一节点，所述第十六晶体管的第一极连接第五节点，所述第十六晶体管的第二极连接第一低压电源信号端；
所述第三保护模块包括第十七晶体管M17，所述第十七晶体管的控制极连接第五节点，所述第十七晶体管的第一极连接第一输出信号端，所述第十七晶体管的第二极连接第六节点；
所述第五降噪模块包括第十八晶体管M18，所述第十八晶体管的控制极连接第五节点，所述第十八晶体管的第一极连接第六节点，所述第十八晶体管的第二极连接第一低压电源信号端；
所述第四保护模块包括第十九晶体管M19，所述第十九晶体管的控制极连接第五节点，所述第十九晶体管的第一极连接第二输出信号端，所述第十九晶体管的第二极连接第七节点；
所述第六降噪模块包括第二十晶体管M20，所述第二十晶体管的控制极连接第五节点，所述第二十晶体管的第一极连接第七节点，所述第二十晶体管的第二极连接第二低压电源信号端或第一低压电源信号端；
第七降噪模块包括第二十一晶体管M21，所述第二十一晶体管的控制极连接第五节点，所述第二十一晶体管的第一极连接第一节点，所述第二十一晶体管的第二极连接第一低压电源信号端；
第八降噪模块包括第二十二晶体管M22，所述第二十二晶体管的控制极连接复位信号端，所述第二十二晶体管的第一极连接第七节点，所述第二十二晶体管的第二极连接第二低压电源信号端或第一低压电源信号端。
9.一种驱动电路，包括：N个级联的移位寄存器SR(i)；第k个移位寄存器SR(k)的第一输出信号端与第k-1个移位寄存器SR(k-1)的复位信号端连接，第k个移位寄存器SR(k)的第一输出信号端与第k+1个移位寄存器SR(k+1)的输入信号端连接；2≤k≤N-1，N>3；N个移位寄存器中至少一个移位寄存器SR(i)采用上述权利要求1-8中任一项所述的移位寄存器；1≤i≤N。
10.一种显示装置，包括：权利要求1-8中任一项所述的移位寄存器。
11.一种显示装置，包括：权利要求9所述的驱动电路。
CN202110276436.3A 2021-03-15 2021-03-15 移位寄存器、驱动电路及显示装置 Pending CN113053446A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110276436.3A CN113053446A (zh) 2021-03-15 2021-03-15 移位寄存器、驱动电路及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110276436.3A CN113053446A (zh) 2021-03-15 2021-03-15 移位寄存器、驱动电路及显示装置

Publications (1)

Publication Number Publication Date
CN113053446A true CN113053446A (zh) 2021-06-29

Family

ID=76512243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110276436.3A Pending CN113053446A (zh) 2021-03-15 2021-03-15 移位寄存器、驱动电路及显示装置

Country Status (1)

Country Link
CN (1) CN113053446A (zh)

Similar Documents

Publication Publication Date Title
US11081058B2 (en) Shift register unit, gate drive circuit, display device and driving method
US11127478B2 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
US11315471B2 (en) Shift register unit, driving device, display device and driving method
CN108288460B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路
CN109285496B (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
CN106504720B (zh) 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置
US9443608B2 (en) Shift register having multiple output units connected in cascade as display device scan line driving circuit
US7656194B2 (en) Shift register circuit
CN107610736B (zh) 一种移位寄存器、栅极驱动电路及显示装置
WO2018161561A1 (en) Shift register, driving method thereof, gate driving circuit and display device
CN108231034B (zh) 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN111477181B (zh) 栅极驱动电路、显示基板、显示装置和栅极驱动方法
KR101943249B1 (ko) Pmos 게이트 전극 구동회로
US10762975B2 (en) Shift register circuit, driving method thereof, and display device
US11094389B2 (en) Shift register unit and driving method, gate driving circuit, and display device
CN111210758B (zh) 栅极驱动电路及显示装置
WO2019033750A1 (en) SHIFT REGISTER UNIT, ITS STEERING METHOD, GRID PILOT ON NETWORK CIRCUIT, AND DISPLAY DEVICE
US11423823B2 (en) Shift register and driving method thereof, gate driving circuit and display device capabling reset the output terminal
CN106683624B (zh) Goa电路及液晶显示装置
CN111937066B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
WO2023207808A1 (zh) 移位寄存器、栅极驱动电路及显示装置
WO2023207806A1 (zh) 移位寄存器、栅极驱动电路及显示装置
US11195450B2 (en) Shift register unit using clock signals, gate drive circuit, display panel, display device and driving method
US10971102B2 (en) Shift register unit and driving method, gate driving circuit, and display device
CN113053446A (zh) 移位寄存器、驱动电路及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination