CN113037458B

CN113037458B - 一种高精度同步授时系统

Info

Publication number: CN113037458B
Application number: CN202110229090.1A
Authority: CN
Inventors: 李彩华; 滕云田; 李小军
Original assignee: INSTITUTE OF GEOPHYSICS CHINA EARTHQUAKE ADMINISTRATION
Current assignee: INSTITUTE OF GEOPHYSICS CHINA EARTHQUAKE ADMINISTRATION
Priority date: 2021-03-02
Filing date: 2021-03-02
Publication date: 2022-07-08
Anticipated expiration: 2041-03-02
Also published as: CN113037458A

Abstract

本发明涉及同步授时技术领域，公开了一种高精度同步授时系统，包括同步授时模块、同步时间接收模块、上位机和下位机；同步授时模块与上位机连接；下位机分别与同步时间接收模块连接；同步授时模块，用于完成与上位机之间的数据通信、并将GPS时间信息和GPS秒脉冲信号分别经过编码运算后再经过光电转换处理转换为光信号经光纤发送给同步时间接收模块；同步时间接收模块，用于对接收到的光信号进行光电转换后再经过解码运算处理输出同步授时数据至下位机。本发明不仅能够实现远程授时，而且同步授时精度高。本发明还能够通过使用多组同步授时模块、时间接收模块实现多个仪器通道同步进行授时，且各个通道授时精度独立彼此互相不影响。

Description

一种高精度同步授时系统

技术领域

本发明涉及授时技术领域，具体地涉及一种高精度同步授时系统。

背景技术

现有的高精度授时技术多为专用仪器，即该仪器仅用于完成授时工作，如GPS授时模块、北斗授时模块等。专用仪器所提供授时信息包括时间信息、秒脉冲信号两者，或者仅包含时间信号。这类授时模块一般用于本地仪器进行授时操作，可以实现ns级精度的授时服务，但不能进行远程授时。专用仪器一般授时距离在100米左右，距离过远时需要增加授时信号转发设备等辅助设备才能完成授时。其他非高精度授时技术使用网络授时服务器等设备并采用一定软件算法来完成远距离授，但这种使用网络授时服务器等设备进行授时的技术的授时精度差，局域网络授时精度约为5ms，广域网授时精度仅为50ms。

发明内容

本发明提供一种高精度同步授时系统，从而解决现有技术的上述问题。

本发明提供了一种高精度同步授时系统，包括同步授时模块、同步时间接收模块、上位机和下位机；同步授时模块与上位机连接；下位机分别与同步时间接收模块连接；同步授时模块，用于完成与所述上位机之间的数据通信、并将GPS时间信息和GPS秒脉冲信号分别经过编码运算后再经过光电转换处理转换为光信号经光纤发送给同步时间接收模块；同步时间接收模块，用于对接收到的光信号进行光电转换后再经过解码运算处理输出同步授时数据至下位机。

进一步的，同步授时模块的电路结构与同步时间接收模块的电路结构相同；同步授时数据包括通信数据、GPS时间信息和GPS秒脉冲信号。

进一步的，同步授时模块的电路结构包括微处理器U1、程序存储器U2、三态输出门器件U3、逻辑与门器件U4、光电转换器U5、微处理器复位芯片U6、24MHz晶振芯片X1和32.768MHz晶振芯片X2；微处理器U1分别与程序存储器U2、三态输出门器件U3、逻辑与门器件U4、光电转换器U5、微处理器复位芯片U6、24MHz晶振芯片X1和32.768MHz晶振芯片X2连接。

进一步的，微处理器U1包括若干个通信引脚、若干个GPS串口引脚和若干个GPS秒脉冲接口引脚，若干个通信引脚分别与上位机通信串口J1连接，若干个通信引脚用于与上位机进行通信数据的接收与发送；若干个GPS串口引脚分别与GPS串口J2连接，若干个GPS串口引脚用于从GPS串口读取GPS定位信息；若干个GPS秒脉冲接口引脚分别与GPS的秒脉冲接口J3连接，若干个GPS秒脉冲接口引脚用于从GPS获取秒脉冲信号。

进一步的，微处理器U1包括时钟信号引脚、片选信号引脚和若干个地址引脚；程序存储器U2包括若干个地址脚、时钟信号脚和片选脚；若干个地址引脚用于连接程序存储器U2的若干个地址脚，时钟信号引脚用于连接程序存储器U2的时钟信号脚，片选信号引脚用于连接程序存储器U2的片选脚。

进一步的，微处理器U1包括第十五U1引脚、第十六U1引脚、第十七U1引脚、第十八U1引脚、第三十四U1引脚、第三十五U1脚、第三十六U1引脚、第三十七U1引脚、第三十八U1引脚、第五十一U1脚、第五十八U1引脚、第六十七U1引脚；三态输出门器件U3设有第一U3引脚、第二U3引脚、第三U3引脚、第四U3引脚和第五U3引脚；逻辑与门器件U4设有第一U4引脚、第二U4引脚、第三U4引脚、第四U4引脚和第五U4引脚；第一U3引脚与第十五U1引脚连接，第二U3引脚与第十八U1引脚连接，第一U3引脚连接有电阻R6，电阻R6的一端与第一U3引脚连接，电阻R6的另一端连接有电阻R7，电阻R7与第四U3引脚连接，电阻R6与电阻R7之间通过引线与逻辑与门器件U4的第一U4引脚连接，第三U3引脚接地，第五U3引脚连接3.3V电源；第四U4引脚和第五U4引脚分别用于为逻辑与门器件U4供电，第三U4引脚接地，第一U4引脚连接第十六U1引脚，第二U4引脚连接第十七U1引脚，三态输出门器件U3用于通过第一U3引脚以及第二U3引脚的信号电平高低共同控制第四U3引脚输出电平高低，从而控制逻辑与门器件U4的第一U4引脚的电平高低；当逻辑与门器件U4的第一U4引脚为高电平时，第四U4引脚输出为高电平；当逻辑与门器件U4的第一U4引脚或第二U4引脚输入有一个为低电平时，逻辑与门器件U4的第四U4引脚输出为低电平。

进一步的，光电转换器U5包括第一U5引脚、第二U5引脚、第三U5引脚、第四U5引脚、第五U5引脚、第六U5引脚、第七U5引脚、第八U5引脚和第九U5引脚；第一U5引脚接地，第二U5引脚连接第十八U1引脚，第二U5引脚用于接收微处理器U1发送的信号；第四U5引脚连接有电阻R8，电阻R8的一端与第四U5引脚连接，电阻R8的另一端连接有光/电转换器PD1，光/电转换器PD1的一端与电阻R8的另一端连接，光/电转换器PD1的另一端接地；第四U5引脚用于降低电压；第五U5引脚和第六U5引脚共同接3.3V电源，第五U5引脚和第六U5引脚用于为光电转换器U5供电；第九U5引脚接地；当第八U5引脚为高电平时，光电转换器U5将第八U5引脚的高电平信号转换为光信号发送给时间接收模块；当第二U5引脚为高电平时，光电转换器U5将光/电转换器PD1接收到的光信号转换为电信号、并将电信号发送给第十八U1引脚。

进一步的，24MHz晶振芯片X1包括第一X1引脚、第二X1引脚、第三X1引脚和第四X1引脚，第一X1引脚连接有电容C2，电容C2的一个管脚与第一X1引脚连接，电容C2的另一个管脚接地；第三X1引脚分别连接有电容C1和电阻R1，电容C1的一个管脚与第三X1引脚连接，电容C1的另一个管脚接地；电阻R1的一端与第三X1引脚连接，电阻R1的另一端接地；第三X1引脚连接第六十七U1引脚，第二X1引脚和第四X1引脚分别接地；第一X1引脚和第三X1引脚分别为高频高精度时钟输出脚，第一X1引脚和第三X1引脚用于为微处理器U1提供工作时钟信号；电容C1和电阻R1用于使第三X1引脚实现抗干扰滤波功能；电容C2用于使第一X1引脚实现滤波功能；32.768MHz晶振芯片X2包括第一X2引脚、第二X2引脚、第三X2引脚、第四X2引脚；第一X2引脚连接有电容C4，电容C4的一个管脚与第一X2引脚连接，电容C4的另一个管脚接地；电容C4用于使第一X2引脚实现滤波功能；第一X2引脚连接第五十八U1引脚；第三X2引脚连接第五十七U1引脚，第三X2引脚连接有电容C3，电容C3的一个管脚与第三X2引脚连接，电容C3的另一个管脚接地；电容C3用于使第三X2引脚实现滤波功能；第二X2引脚和第四X2引脚分别接地；第一X2引脚和第三X2引脚分别为低频实时时钟输出脚，第一X2引脚和第三X2引脚用于为微处理器U1提供实时时钟信号。

进一步的，第三十八U1引脚和第三十四U1引脚连接3.3V电源，第三十六U1引脚连接有电感L1，电感L1的一端与第三十六U1引脚连接，电感L1的另一端分别连接有电容C5和电容C6，电容C5的一个管脚与电感L1的另一端连接，电容C5的另一个管脚接地；电容C6的一个管脚与电感L1的另一端连接，电容C6的另一个管脚接地；电感L1、电容C5、电容C6用于稳定电源；第三十七U1脚分别连接有电阻R2和电容C7，电阻R2的一端与第三十七U1脚连接，电阻R2的另一端连接3.3V电源；电容C7的一个管脚与第三十七U1脚连接，电容C7的另一个管脚接地；第三十五U1脚和所述第五十一U1脚接地。

进一步的，微处理器复位芯片U6包括第一U6引脚、第二U6引脚和第三U6引脚；微处理器复位芯片U6用于上电后为微处理器U1提供一个复位信号；第一U6引脚接地，第二U6引脚连接有电阻R5，电阻R5的一端与第二U6引脚连接，电阻R5的另一端分别连接有电阻R4和电容C9，电阻R4的一端与所述电阻R5的另一端连接，电阻R4的另一端接3.3V电源；电容C9的一个管脚与所述电阻R5的另一端连接，电容C9的另一个管脚接地；电阻R5的另一端连接第五十U1引脚，第五十U1引脚用于微处理器U1接收RST信号，电阻R4和所述电阻R5起到对电源电压进行分压的作用、并降低复位信号RST幅值；第三U6引脚分别连接有电阻R3和电容C8，电阻R3的一端与第三U6引脚连接，电阻R3的另一端连接3.3V电源；电容C8的一个管脚与第三U6引脚连接，电容C8的另一个管脚接地；电阻R3和电容C8用于对3.3V电源滤除干扰信号。

本发明的有益效果是：本发明提供了一种利用串口通信的高精度的同步授时设备，在保持高速串口通信同时，可实现同步授时精度达200ns，本发明不仅能够实现远程授时，而且同步授时精度高。本发明还能够通过使用多组同步授时模块、时间接收模块实现多个仪器通道同步进行授时，且各个通道授时精度独立彼此互相不影响。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实施例一提供的高精度同步授时系统结构示意图。

图2为本实施例一提供的微处理器U1引脚结构示意图。

图3为本实施例一提供的上位机通信串口J1引脚结构示意图。

图4为本实施例一提供的GPS串口J2引脚结构示意图。

图5为本实施例一提供的GPS的秒脉冲接口J3引脚结构示意图。

图6为本实施例一提供的程序存储器U2引脚结构示意图。

图7为本实施例一提供的三态输出门器件U3与逻辑与门器件U4连接示意图。

图8为本实施例一提供的光电转换器U5引脚结构示意图。

图9为本实施例一提供的微处理器U1分别与24MHz晶振芯片X1和32.768MHz晶振芯片X2之间的连接示意图。

图10为本实施例一提供的微处理器复位芯片U6引脚结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不用于限定本发明。需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用来区别类似的对象，而不必用于描述特定的顺序或先后次序，应该理解这样使用的术语在适当情况下可以互换，这仅仅是描述本发明的实施例中对相同属性的对象在描述时所采用的区分方式。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，以便一系列单元的过程、方法、系统、产品或设备不必限于那些单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他单元。

实施例一，本发明提供了一种高精度同步授时系统，如图1所示，包括同步授时模块、同步时间接收模块、上位机和下位机；同步授时模块与上位机连接；下位机分别与同步时间接收模块连接；同步授时模块，用于完成与所述上位机之间的数据通信、并将GPS时间信息和GPS秒脉冲信号分别经过编码运算后再经过光电转换处理转换为光信号经光纤发送给同步时间接收模块；同步时间接收模块，用于对接收到的光信号进行光电转换后再经过解码运算处理输出同步授时数据至下位机。

同步授时模块的电路结构与同步时间接收模块的电路结构相同；同步授时数据包括通信数据、GPS时间信息和GPS秒脉冲信号。

本发明主要包含同步授时模块和同步时间接收模块两部分电路。其中同步授时模块电路完成与上位机通信数据通信、发送GPS时间信息和GPS秒脉冲信号，并经过运算编码处理后由光电转换元件转换为光信号经光纤发送出去。时间接收模块接收到光纤发送过来的信号后，首先完成光电转换，然后经过解码运算处理，再分别提取出正常通信数据、GPS时间信息、GPS秒脉冲信号，然后将正常通信数据、GPS时间信息、GPS秒脉冲信号分别经由各自端口发送对应连接的下位机，下位机接收到GPS时间信息、GPS秒脉冲信号完成自身时间授时工作。

同步授时模块的电路结构包括微处理器U1、程序存储器U2、三态输出门器件U3、逻辑与门器件U4、光电转换器U5、微处理器复位芯片U6、24MHz晶振芯片X1和32.768MHz晶振芯片X2；微处理器U1分别与程序存储器U2、三态输出门器件U3、逻辑与门器件U4、光电转换器U5、微处理器复位芯片U6、24MHz晶振芯片X1和32.768MHz晶振芯片X2连接；三态输出门器件U3与逻辑与门器件U4连接。

微处理器U1包括若干个通信引脚、若干个GPS串口引脚和若干个GPS秒脉冲接口引脚，若干个通信引脚分别与上位机通信串口J1连接，若干个通信引脚用于与上位机进行通信数据的接收与发送；若干个GPS串口引脚分别与GPS串口J2连接，若干个GPS串口引脚用于从GPS串口读取GPS定位信息；若干个GPS秒脉冲接口引脚分别与GPS的秒脉冲接口J3连接，若干个GPS秒脉冲接口引脚用于从GPS获取秒脉冲信号。

在同步授时模块电路结构设计中，上位机发出的通信数据由上位机通信串口J1输入，并缓存在同步授时模块的微处理器U1中，通信数据随着每个发送时钟到达同步授时模块而逐帧发送出去。GPS秒脉冲到同步授时模块后，由微处理器U1完成同步授时模块内部时钟误差调整和校时，即将内部时钟调整到GPS秒脉冲同步。当时间接收模块上电信号到达同步授时模块时，同步授时模块暂停发送通信数据信息，并发送当前GPS时间信息及GPS秒脉冲，微处理器U1完成对应编译，并记录发出的GPS秒脉冲对应时间信息，然后恢复通信数据的发送。当光纤中传输的光信号进行光电转换后，如光电转换后的信号含有秒脉冲信号，则该秒脉冲信号由微处理器U1的IO数据线读入，并且完成与对应发送的GPS秒脉冲的时钟差计算。

上位机通信串口J1包括上位机串口第一引脚、上位机串口第二引脚和上位机串口第三引脚(见图3)；GPS串口J2包括GPS串口第一引脚、GPS串口第二引脚和GPS串口第三引脚(见图4)；若干个GPS秒脉冲接口引脚包括SSC PUSLE秒脉冲引脚，GPS的秒脉冲接口J3包括GPS秒脉冲接口第一引脚和GPS秒脉冲接口第二引脚(见图5)，SSC PUSLE秒脉冲引脚与GPS秒脉冲接口第一引脚连接，GPS秒脉冲接口第二引脚接地。

如图2所示，微处理器U1包括UART1_RX引脚、UART1_TX引脚、UART3_RX引脚、UART3_TX引脚、SSC PUSLE秒脉冲引脚；UART1_RX引脚与上位机串口第一引脚连接，UART1_TX引脚与所述上位机串口第三引脚连接，上位机串口第二引脚接地；UART3_RX引脚与GPS串口第一引脚连接，UART3_TX引脚与GPS串口第三引脚连接，GPS串口第二引脚接地；SSC PUSLE秒脉冲引脚与GPS秒脉冲接口第一引脚连接，GPS秒脉冲接口第二引脚接地。

微处理器U1包括时钟信号引脚、片选信号引脚和若干个地址引脚；程序存储器U2包括若干个地址脚、时钟信号脚和片选脚；若干个地址引脚用于连接程序存储器U2的若干个地址脚，时钟信号引脚用于连接程序存储器U2的时钟信号脚，片选信号引脚用于连接程序存储器U2的片选脚。

如图2及图7所示，微处理器U1包括第十五U1引脚、第十六U1引脚、第十七U1引脚、第十八U1引脚、第三十四U1引脚、第三十五U1脚、第三十六U1引脚、第三十七U1引脚、第三十八U1引脚、第五十一U1脚、第五十八U1引脚、第六十七U1引脚；三态输出门器件U3设有第一U3引脚、第二U3引脚、第三U3引脚、第四U3引脚和第五U3引脚；逻辑与门器件U4设有第一U4引脚、第二U4引脚、第三U4引脚、第四U4引脚和第五U4引脚；第一U3引脚与第十五U1引脚连接，第二U3引脚与第十八U1引脚连接，第一U3引脚连接有电阻R6，电阻R6的一端与第一U3引脚连接，电阻R6的另一端连接有电阻R7，电阻R7与第四U3引脚连接，电阻R6与电阻R7之间通过引线与逻辑与门器件U4的第一U4引脚连接，第三U3引脚接地，第五U3引脚连接3.3V电源；第四U4引脚和第五U4引脚分别用于为逻辑与门器件U4供电，第三U4引脚接地，第一U4引脚连接第十六U1引脚，第二U4引脚连接第十七U1引脚，三态输出门器件U3用于通过第一U3引脚以及第二U3引脚的信号电平高低共同控制第四U3引脚输出电平高低，从而控制逻辑与门器件U4的第一U4引脚的电平高低；当逻辑与门器件U4的第一U4引脚为高电平时，第四U4引脚输出为高电平；当逻辑与门器件U4的第一U4引脚或第二U4引脚输入有一个为低电平时，逻辑与门器件U4的第四U4引脚输出为低电平。

如图8所示，光电转换器U5包括第一U5引脚、第二U5引脚、第三U5引脚、第四U5引脚、第五U5引脚、第六U5引脚、第七U5引脚、第八U5引脚和第九U5引脚；第一U5引脚接地，第二U5引脚连接第十八U1引脚，第二U5引脚用于接收微处理器U1发送的信号；第四U5引脚连接有电阻R8，电阻R8的一端与第四U5引脚连接，电阻R8的另一端连接有光/电转换器PD1，光/电转换器PD1的一端与电阻R8的另一端连接，光/电转换器PD1的另一端接地；第四U5引脚用于降低电压；第五U5引脚和第六U5引脚共同接3.3V电源，第五U5引脚和第六U5引脚用于为光电转换器U5供电；第九U5引脚接地；当第八U5引脚为高电平时，光电转换器U5将第八U5引脚的高电平信号转换为光信号发送给时间接收模块；当第二U5引脚为高电平时，光电转换器U5将光/电转换器PD1接收到的光信号转换为电信号、并将电信号发送给第十八U1引脚。

如图9所示，24MHz晶振芯片X1包括第一X1引脚、第二X1引脚、第三X1引脚和第四X1引脚，第一X1引脚连接有电容C2，电容C2的一个管脚与第一X1引脚连接，电容C2的另一个管脚接地；第三X1引脚分别连接有电容C1和电阻R1，电容C1的一个管脚与第三X1引脚连接，电容C1的另一个管脚接地；电阻R1的一端与第三X1引脚连接，电阻R1的另一端接地；第三X1引脚连接第六十七U1引脚，第二X1引脚和第四X1引脚分别接地；第一X1引脚和第三X1引脚分别为高频高精度时钟输出脚，第一X1引脚和第三X1引脚用于为微处理器U1提供工作时钟信号；电容C1和电阻R1用于使第三X1引脚实现抗干扰滤波功能；电容C2用于使第一X1引脚实现滤波功能；32.768MHz晶振芯片X2包括第一X2引脚、第二X2引脚、第三X2引脚、第四X2引脚；第一X2引脚连接有电容C4，电容C4的一个管脚与第一X2引脚连接，电容C4的另一个管脚接地；电容C4用于使第一X2引脚实现滤波功能；第一X2引脚连接第五十八U1引脚；第三X2引脚连接第五十七U1引脚，第三X2引脚连接有电容C3，电容C3的一个管脚与第三X2引脚连接，电容C3的另一个管脚接地；电容C3用于使第三X2引脚实现滤波功能；第二X2引脚和第四X2引脚分别接地；第一X2引脚和第三X2引脚分别为低频实时时钟输出脚，第一X2引脚和第三X2引脚用于为微处理器U1提供实时时钟信号。

第三十八U1引脚和第三十四U1引脚连接3.3V电源，第三十六U1引脚连接有电感L1，电感L1的一端与第三十六U1引脚连接，电感L1的另一端分别连接有电容C5和电容C6，电容C5的一个管脚与电感L1的另一端连接，电容C5的另一个管脚接地；电容C6的一个管脚与电感L1的另一端连接，电容C6的另一个管脚接地；电感L1、电容C5、电容C6用于稳定电源；第三十七U1脚分别连接有电阻R2和电容C7，电阻R2的一端与第三十七U1脚连接，电阻R2的另一端连接3.3V电源；电容C7的一个管脚与第三十七U1脚连接，电容C7的另一个管脚接地；第三十五U1脚和第五十一U1脚接地。

如图10所示，微处理器复位芯片U6包括第一U6引脚、第二U6引脚和第三U6引脚；微处理器复位芯片U6用于上电后为微处理器U1提供一个复位信号；第一U6引脚接地，第二U6引脚连接有电阻R5，电阻R5的一端与第二U6引脚连接，电阻R5的另一端分别连接有电阻R4和电容C9，电阻R4的一端与所述电阻R5的另一端连接，电阻R4的另一端接3.3V电源；电容C9的一个管脚与所述电阻R5的另一端连接，电容C9的另一个管脚接地；电阻R5的另一端连接第五十U1引脚，第五十U1引脚用于微处理器U1接收RST信号，电阻R4和所述电阻R5起到对电源电压进行分压的作用、并降低复位信号RST幅值；第三U6引脚分别连接有电阻R3和电容C8，电阻R3的一端与第三U6引脚连接，电阻R3的另一端连接3.3V电源；电容C8的一个管脚与第三U6引脚连接，电容C8的另一个管脚接地；电阻R3和电容C8用于对3.3V电源滤除干扰信号。

通过采用本发明公开的上述技术方案，得到了如下有益的效果：

本发明提供了一种利用串口通信的高精度的同步授时设备，在保持高速串口通信同时，可实现同步授时精度达200ns，本发明不仅能够实现远程授时，而且同步授时精度高。本发明还能够通过使用多组同步授时模块、时间接收模块实现多个仪器通道同步进行授时，且各个通道授时精度独立彼此互相不影响。

以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视本发明的保护范围。

Claims

1.一种高精度同步授时系统，其特征在于，包括同步授时模块、同步时间接收模块、上位机和下位机；所述同步授时模块与所述上位机连接；所述下位机分别与所述同步时间接收模块连接；所述同步授时模块，用于完成与所述上位机之间的数据通信、并将GPS时间信息和GPS秒脉冲信号分别经过编码运算后再经过光电转换处理转换为光信号经光纤发送给所述同步时间接收模块；所述同步时间接收模块，用于对接收到的光信号进行光电转换后再经过解码运算处理输出同步授时数据至所述下位机；

所述同步授时模块的电路结构与所述同步时间接收模块的电路结构相同；所述同步授时数据包括通信数据、GPS时间信息和GPS秒脉冲信号；

所述同步授时模块的电路结构包括微处理器U1、程序存储器U2、三态输出门器件U3、逻辑与门器件U4、光电转换器U5、微处理器复位芯片U6、24MHz晶振芯片X1和32.768MHz晶振芯片X2；所述微处理器U1分别与所述程序存储器U2、所述三态输出门器件U3、所述逻辑与门器件U4、所述光电转换器U5、所述微处理器复位芯片U6、所述24MHz晶振芯片X1和所述32.768MHz晶振芯片X2连接。

2.根据权利要求1所述的高精度同步授时系统，其特征在于，所述微处理器U1包括若干个通信引脚、若干个GPS串口引脚和若干个GPS秒脉冲接口引脚，所述若干个通信引脚分别与上位机通信串口J1连接，所述若干个通信引脚用于与上位机进行通信数据的接收与发送；所述若干个GPS串口引脚分别与GPS串口J2连接，所述若干个GPS串口引脚用于从GPS串口读取GPS定位信息；所述若干个GPS秒脉冲接口引脚分别与GPS的秒脉冲接口J3连接，所述若干个GPS秒脉冲接口引脚用于从GPS获取秒脉冲信号。

3.根据权利要求1或2所述的高精度同步授时系统，其特征在于，所述微处理器U1包括时钟信号引脚、片选信号引脚和若干个地址引脚；所述程序存储器U2包括若干个地址脚、时钟信号脚和片选脚；所述若干个地址引脚用于连接程序存储器U2的若干个地址脚，所述时钟信号引脚用于连接程序存储器U2的时钟信号脚，所述片选信号引脚用于连接程序存储器U2的片选脚。

4.根据权利要求3所述的高精度同步授时系统，其特征在于，所述微处理器U1包括第十五U1引脚、第十六U1引脚、第十七U1引脚、第十八U1引脚、第三十四U1引脚、第三十五U1脚、第三十六U1引脚、第三十七U1引脚、第三十八U1引脚、第五十一U1脚、第五十八U1引脚、第六十七U1引脚；所述三态输出门器件U3设有第一U3引脚、第二U3引脚、第三U3引脚、第四U3引脚和第五U3引脚；所述逻辑与门器件U4设有第一U4引脚、第二U4引脚、第三U4引脚、第四U4引脚和第五U4引脚；第一U3引脚与第十五U1引脚连接，第二U3引脚与第十八U1引脚连接，所述第一U3引脚连接有电阻R6，所述电阻R6的一端与所述第一U3引脚连接，所述电阻R6的另一端连接有电阻R7，所述电阻R7与所述第四U3引脚连接，所述电阻R6与所述电阻R7之间通过引线与所述逻辑与门器件U4的第一U4引脚连接，所述第三U3引脚接地，所述第五U3引脚连接3.3V电源；所述第四U4引脚和所述第五U4引脚分别用于为所述逻辑与门器件U4供电，所述第三U4引脚接地，所述第一U4引脚连接所述第十六U1引脚，所述第二U4引脚连接所述第十七U1引脚，所述三态输出门器件U3用于通过第一U3引脚以及第二U3引脚的信号电平高低共同控制第四U3引脚输出电平高低，从而控制所述逻辑与门器件U4的第一U4引脚的电平高低；当所述逻辑与门器件U4的第一U4引脚为高电平时，第四U4引脚输出为高电平；当所述逻辑与门器件U4的第一U4引脚或第二U4引脚输入有一个为低电平时，所述逻辑与门器件U4的第四U4引脚输出为低电平。

5.根据权利要求4所述的高精度同步授时系统，其特征在于，所述光电转换器U5包括第一U5引脚、第二U5引脚、第三U5引脚、第四U5引脚、第五U5引脚、第六U5引脚、第七U5引脚、第八U5引脚和第九U5引脚；所述第一U5引脚接地，所述第二U5引脚连接所述第十八U1引脚，所述第二U5引脚用于接收微处理器U1发送的信号；所述第四U5引脚连接有电阻R8，所述电阻R8的一端与所述第四U5引脚连接，所述电阻R8的另一端连接有光/电转换器PD1，所述光/电转换器PD1的一端与所述电阻R8的另一端连接，所述光/电转换器PD1的另一端接地；所述第四U5引脚用于降低电压；所述第五U5引脚和所述第六U5引脚共同接3.3V电源，所述第五U5引脚和所述第六U5引脚用于为所述光电转换器U5供电；所述第九U5引脚接地；当第八U5引脚为高电平时，所述光电转换器U5将第八U5引脚的高电平信号转换为光信号发送给时间接收模块；当第二U5引脚为高电平时，所述光电转换器U5将光/电转换器PD1接收到的光信号转换为电信号、并将所述电信号发送给所述第十八U1引脚。

6.根据权利要求4或5所述的高精度同步授时系统，其特征在于，所述24MHz晶振芯片X1包括第一X1引脚、第二X1引脚、第三X1引脚和第四X1引脚，所述第一X1引脚连接有电容C2，所述电容C2的一个管脚与所述第一X1引脚连接，所述电容C2的另一个管脚接地；所述第三X1引脚分别连接有电容C1和电阻R1，所述电容C1的一个管脚与所述第三X1引脚连接，所述电容C1的另一个管脚接地；所述电阻R1的一端与所述第三X1引脚连接，所述电阻R1的另一端接地；所述第三X1引脚连接第六十七U1引脚，所述第二X1引脚和第四X1引脚分别接地；所述第一X1引脚和所述第三X1引脚分别为高频高精度时钟输出脚，所述第一X1引脚和所述第三X1引脚用于为微处理器U1提供工作时钟信号；所述电容C1和所述电阻R1用于使所述第三X1引脚实现抗干扰滤波功能；所述电容C2用于使所述第一X1引脚实现滤波功能；所述32.768MHz晶振芯片X2包括第一X2引脚、第二X2引脚、第三X2引脚、第四X2引脚；所述第一X2引脚连接有电容C4，所述电容C4的一个管脚与所述第一X2引脚连接，所述电容C4的另一个管脚接地；所述电容C4用于使所述第一X2引脚实现滤波功能；所述第一X2引脚连接第五十八U1引脚；所述第三X2引脚连接第五十七U1引脚，所述第三X2引脚连接有电容C3，所述电容C3的一个管脚与所述第三X2引脚连接，所述电容C3的另一个管脚接地；所述电容C3用于使所述第三X2引脚实现滤波功能；所述第二X2引脚和所述第四X2引脚分别接地；所述第一X2引脚和所述第三X2引脚分别为低频实时时钟输出脚，所述第一X2引脚和所述第三X2引脚用于为微处理器U1提供实时时钟信号。

7.根据权利要求4所述的高精度同步授时系统，其特征在于，第三十八U1引脚和第三十四U1引脚连接3.3V电源，第三十六U1引脚连接有电感L1，所述电感L1的一端与所述第三十六U1引脚连接，所述电感L1的另一端分别连接有电容C5和电容C6，所述电容C5的一个管脚与所述电感L1的另一端连接，所述电容C5的另一个管脚接地；所述电容C6的一个管脚与所述电感L1的另一端连接，所述电容C6的另一个管脚接地；所述电感L1、所述电容C5、所述电容C6用于稳定电源；所述第三十七U1引脚分别连接有电阻R2和电容C7，所述电阻R2的一端与所述第三十七U1引脚连接，所述电阻R2的另一端连接3.3V电源；所述电容C7的一个管脚与所述第三十七U1引脚连接，所述电容C7的另一个管脚接地；所述第三十五U1脚和所述第五十一U1脚接地。

8.根据权利要求4所述的高精度同步授时系统，其特征在于，所述微处理器复位芯片U6包括第一U6引脚、第二U6引脚和第三U6引脚；所述微处理器复位芯片U6用于上电后为微处理器U1提供一个复位信号；所述第一U6引脚接地，所述第二U6引脚连接有电阻R5，所述电阻R5的一端与所述第二U6引脚连接，所述电阻R5的另一端分别连接有电阻R4和电容C9，所述电阻R4的一端与所述电阻R5的另一端连接，所述电阻R4的另一端接3.3V电源；所述电容C9的一个管脚与所述电阻R5的另一端连接，所述电容C9的另一个管脚接地；所述电阻R5的另一端连接第五十U1引脚，所述第五十U1引脚用于微处理器U1接收RST信号，所述电阻R4和所述电阻R5起到对电源电压进行分压的作用、并降低复位信号RST幅值；所述第三U6引脚分别连接有电阻R3和电容C8，所述电阻R3的一端与所述第三U6引脚连接，所述电阻R3的另一端连接3.3V电源；所述电容C8的一个管脚与所述第三U6引脚连接，所述电容C8的另一个管脚接地；所述电阻R3和所述电容C8用于对3.3V电源滤除干扰信号。