CN113037296A - 一种基于ldpc级联的编译码方法及装置 - Google Patents

Abstract

本发明提供了一种基于LDPC级联的编译码方法及装置，将长码(LDPC码)与短码(RM码)级联，在内码LDPC码没有完全纠正的错误比特，可通过外码RM码来纠正；并且级联的联合迭代译码，可纠正更多错误比特。因此本级联码能实现更低的误码平台；支持多码率，在长码(LDPC码)的码长、码率固定时，通过使用不同码率的RM码，可以支持灵活的多码率；实现复杂度低，硬件复杂度主要集中在LDPC码，RM码的编译码相对简单很多，因此在增加少量复杂度的情况下，可以实现上述降低误码平台和支持多码率的效果。

Description

一种基于LDPC级联的编译码方法及装置

技术领域

本发明属于无线通信技术领域，尤其涉及一种基于LDPC级联的编译码方法及装置。

背景技术

信道编码用于检测和纠正信号在传输信道中发生的错误，是保证信号可靠传输的关键技术。作为核心技术之一，信道编码技术广泛应用于无线/有线通信系统和数字存储系统。

随着数据业务类型的多样化，目前一些标准或系统中的LDPC(低密度奇偶校验(Low Density Parity Check))码不能满足一些业务的需求，主要表现在误码平台较高、编码码率不灵活。高可靠业务对误包率(BLER)有更严格的要求，一般为10e-8量级，甚至更低。现有标准中的LDPC码，一般都是每一个码率对应一个LDPC码，用校验矩阵H或生成矩阵G来表示。不同码率的H或G矩阵不同，编译码实现时需要较多的存储单元和计算单元来支持多码率。硬件复杂度较高。

发明内容

有鉴于此，本发明所要解决的技术问题是提供一种基于LDPC级联的编译码方法及装置，实现更低的误码平台、可以支持灵活的多码率、易于实现。

本发明提供的一种基于LDPC级联的编码方法，设定LDPC码作为内码，RM码(Reed-Muller码)作为外码，将LDPC码与RM码级进行联编码，预先将LDPC码设为(N_L，K_L)，其中N_L为LDPC编码输出码字的长度，K_L为输入信息比特长度；将RM码设为(N_R，K_R)，其中N_R为RM编码输出码字的长度，K_R为输入信息比特长度；该编码方法包括：

信息数据分块，将待编码的数据按照RM码的长度K_R进行分块处理，每个数据块为长度为i的一维行向量；

RM编码，将分块后的各数据块，分别经过RM编码器进行编码，生成长度为N_R的RM码字；其中，每个数据块的行向量(维度为1×K_R)与RM的生成矩阵G_RM(维度为K_R×N_R)相乘，得到一个RM码字(N_R，K_R)；

LDPC编码，将所述RM码字组成K_L比特，经过LDPC编码器，生成N_L的LDPC码字，将所述数据块的行向量(维度为1×K_L)与LDPC的生成矩阵G_LDPC(其维度为K_L×N_L)相乘，得到一个LDPC码字(N_L，K_L)。

本发明提供的一种LDPC级联码的译码方法，将LDPC码作为内码，RM码作为外码，该方法包括如下步骤：

a)内码译码，将输入的软比特采用预定的译码算法进行译码，得到校验结果、中间软比特、判决信息比特；

b)当校验结果正确或者联合迭代达到最大次数时，将所述判决信息比特发送给第一外码译码器，所述第一外码译码器对判决信息比特进行外码译码；否则，将所述中间软比特发送给第二外码译码器，所述第二外码译码器将所述中间软比特中的RM码进行外码译码，并更新中间软比特；

c)软比特加权合并，将所述更新后的中间软比特与内码译码得到的中间软比特进行加权合并，再次进行内码译码；

d)信息数据合并，将第一外码译码器的输出比特，按顺序合并，完成译码得到输出比特。

本发明提供的一种基于LDPC级联的编码器，设定LDPC码作为内码，RM码作为外码，将LDPC码与RM码级进行联编码，预先将LDPC码设为(N_L，K_L)，其中N_L为LDPC编码输出码字的长度，K_L为输入信息比特长度；将RM码设为(N_R，K_R)，其中N_R为RM编码输出码字的长度，K_R为输入信息比特长度；该编码器包括：

信息数据分块单元，将待编码的数据按照RM码的长度K_R进行分块处理，每个数据块为长度为i的一维行向量；

RM编码单元，将分块后的各数据块，分别经过RM编码器进行编码，生成长度为N_R的RM码字；其中，每个数据块的行向量(维度为1×K_R)与RM的生成矩阵GRM(维度为K_R×N_R)相乘，得到一个RM码字(N_R，K_R)；

LDPC编码单元，将所述RM码字组成K_L比特，经过LDPC编码器，生成N_L的LDPC码字，将所述数据块的行向量(维度为1×K_L)与LDPC的生成矩阵GLDPC(其维度为K_L×N_L)相乘，得到一个LDPC码字(N_L，K_L)。

本发明提供的一种LDPC级联码的译码器，将LDPC码作为内码，RM码作为外码，该译码器包括内码译码单元、检验判断单元、第一外码译码单元、第二外码译码单元、软比特加权合并单元及信息数据合并单元：

所述内码译码单元将输入的软比特采用预定的译码算法进行译码，得到校验结果、中间软比特、判决信息比特；

所述检验判断单元，用于检测判断校验结果是否正确或者联合迭代是否达到最大次数；当校验结果正确或者联合迭代达到最大次数时，将所述判决信息比特发送给第一外码译码单元，所述第一外码译码单元对判决信息比特进行外码译码；否则，将所述中间软比特发送给第二外码译码单元，所述第二外码译码单元将所述中间软比特中的RM码进行外码译码，并更新中间软比特；

所述软比特加权合并单元将所述第一外码译码单元更新后的中间软比特与所述内码译码单元输出的中间软比特进行加权合并，再次进行内码译码；

信息数据合并单元，将所述第一外码译码单元的输出比特，按顺序合并输出，完成译码得到原始数据比特。

综上，本发明提供的技术方案中，将长码(LDPC码)与短码(RM码)级联，在内码LDPC码没有完全纠正的错误比特，可通过外码RM码来纠正；并且级联的联合迭代译码，可纠正更多错误比特。因此本级联码能实现更低的误码平台；支持多码率，在长码(LDPC码)的码长、码率固定时，通过使用不同码率的RM码，可以支持灵活的多码率；实现复杂度低，硬件复杂度主要集中在LDPC码，RM码的编译码相对简单很多，因此在增加少量复杂度的情况下，可以实现上述降低误码平台和支持多码率的效果。

为了上述以及相关的目的，一个或多个实施例包括后面将详细说明并在权利要求中特别指出的特征。下面的说明以及附图详细说明某些示例性方面，并且其指示的仅仅是各个实施例的原则可以利用的各种方式中的一些方式。其它的益处和新颖性特征将随着下面的详细说明结合附图考虑而变得明显，所公开的实施例是要包括所有这些方面以及它们的等同。

附图说明

图1是本发明实施例提供一种基于LDPC级联的编码方法流程图；

图2是本发明实施例提供一种基于LDPC级联的译码方法流程图；

图3是本发明实施例提供一种基于LDPC级联的编码器构成示意图；

图4是本发明实施例提供一种基于LDPC级联的译码器构成示意图。

具体实施方式

以下描述和附图充分地示出本发明的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的组件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。在本文中，本发明的这些实施方案可以被单独地或总地用术语“发明”来表示，这仅仅是为了方便，并且如果事实上公开了超过一个的发明，不是要自动地限制该应用的范围为任何单个发明或发明构思。

如图2所示，本发明实施例提供的一种基于LDPC级联的编码方法，设定LDPC码作为内码，RM码作为外码，将LDPC码与RM码级进行联编码，预先将LDPC码设为(N_L，K_L)，其中N_L为LDPC编码输出码字的长度，K_L为输入信息比特长度；将RM码设为(N_R，K_R)，其中N_R为RM编码输出码字的长度，K_R为输入信息比特长度；该编码方法包括：

S101，信息数据分块，将待编码的数据按照RM码的长度K_R进行分块处理，每个数据块为长度为i的一维行向量；

S102，RM编码，将分块后的各数据块，分别经过RM编码器进行编码，生成长度为N_R的RM码字；其中，每个数据块的行向量(维度为1×K_R)与RM的生成矩阵GRM(维度为K_R×N_R)相乘，得到一个RM码字(N_R，K_R)；

S103，LDPC编码，将所述RM码字组成K_L比特，经过LDPC编码器，生成N_L的LDPC码字，将所述数据块的行向量(维度为1×K_L)与LDPC的生成矩阵GLDPC(其维度为K_L×N_L)相乘，得到一个LDPC码字(N_L，K_L)。

该编码方法中，内码LDPC(2^m，2ⁿ)与外码RM(2^j，i)的级联编码流程如下：

1)信息数据分块：信息数据按RM码的信息比特长度i分块，每个外码信息块为长度为i的一维行向量；

2)外码编码：每个外码信息块的行向量(其维度为1×i)与RM的生成矩阵GRM(维度为i×2^j)相乘，得到一个RM(2^j，i)码字，对应一维行向量，维度为1×2^j；

3)内码编码：将2ⁿ/2^j＝2^n-j个RM码组成内码信息块，其长度为2^j×2^n-j＝2ⁿ，对应一个一维行向量，其维度为1×2ⁿ；将内码信息块的行向量(维度为1×2ⁿ)与LDPC的生成矩阵GLDPC(维度为2ⁿ×2^m)相乘，得到一个LDPC(2^m，2ⁿ)码字，其中，m,n,i,j为正整数，n>j。

具体地，下面以内码LDPC(512，256)与外码RM(16，i)为例，描述本发明的编码方案。

内码LDPC(512，256)的编码输入比特为256，编码输出比特为512，编码码率为R1＝256/512＝0.5。外码RM(16，i)的编码输入比特为i，编码输出比特为16，编码码率为R2＝i/16。

RM码基于码长2⁴可以有4个码字：RM(16，1)，RM(16，5)，RM(16，11)，RM(16，15)。

RM码基于码长2³可以有3个码字：RM(8，1)，RM(8，4)，RM(8，7)，分别进行2倍扩展可以得到RM(16，2)，RM(16，8)，RM(16，14)。

RM码基于码长2²可以有2个码字：RM(4，1)，RM(4，3)，分别进行4倍扩展可以得到RM(16，4)，RM(16，12)。

此外，将一个码长2³的RM码与两个码长2²的RM码组合，可以得到一个新的码长为2⁴的RM码。例如一个RM(8，1)与两个RM(4，1)组合，可以得到一个RM(16，3)。利用这种组合方式可以得到RM(16，3)、RM(16，6)、RM(16，7)、RM(16，9)、RM(16，10)、RM(16，13)。

因此，RM(16，i)中i的取值范围为[1,2,3,4,5,6,7,8,9,10,11,12,13,14,15]

级联之后的码长为512比特，编码码率为：R＝R1*R2＝i/32，i＝1,2,...,15，一共有15种不同的码率，可以适应灵活的多码率的需求。

具体实施例中，内码LDPC(512，256)与外码RM(16，i)的级联编码流程如下：

1)信息分块：信息数据按RM码的信息比特长度(即i)分块，每个外码信息块为长度为i的一维行向量。

2)外码编码(RM encoder)：每个外码信息块的行向量(其维度为1×i)与RM的生成矩阵GRM(其维度为i×16)相乘，得到一个RM(16，i)码字，对应一维行向量，维度为1×16。

3)内码编码(LDPC encoder)：将256/16＝16个RM码组成内码信息块，其长度为16×16＝256，对应一个一维行向量，其维度为1×256。将内码信息块的行向量(其维度为1×256)与LDPC的生成矩阵GLDPC(其维度为256×512)相乘，得到一个LDPC(512，256)码字。

参照图2，本发明实施例提供的一种LDPC级联码的译码方法，将LDPC码作为内码，RM码作为外码，该方法包括如下步骤：

S201，内码译码，将输入的软比特采用预定的译码算法进行译码，得到校验结果、中间软比特、判决信息比特；

S202，检测判断校验结果是否正确或者联合迭代是否达到最大次数；

当校验结果正确或者联合迭代达到最大次数时，将所述判决信息比特发送给第一外码译码器，进行步骤S203；否则，将所述中间软比特发送给第二外码译码器，执行步骤S204；

S203，第一外码译码器对判决信息比特进行外码译码；

S204，第二外码译码器将所述中间软比特中的RM码进行外码译码，并更新中间软比特；

S205，软比特加权合并，将所述更新后的中间软比特与内码译码得到的中间软比特进行加权合并，再次进行内码译码；

S206，信息数据合并，将第一外码译码器的输出比特，按顺序合并，完成译码。

在具体实施例中，第一外码译码器采用简单快速译码算法，包括大数逻辑译码算法。

在具体实施例中，第二外码译码器采用简单快速译码算法，包括大数逻辑译码算法；或，第二外码译码器复杂译码算法，包括Viterbi算法。

具体实施例中，以内码LDPC(512，256)与外码RM(16，i)的联合译码为例，具体译码流程如下：

1)内码译码(LDPC decoder)：输入软比特是一个LDPC(512，256)码字对应的似然概率值，对应一个行向量，维度为1×512。LDPC译码器可以采用SPA(和积算法(Sum ProductAlgorithm))、最小和等译码算法。译码器的输出信息包括校验结果、中间软比特、判决信息比特。校验结果是一个布尔型变量，用于指示LDPC译码是否正确，即LDPC码字是否满足LDPC的校验矩阵。中间软比特是一个行向量，维度为1×512，是输入软比特经过LDPC译码算法之后，更新的结果。判决信息比特是一个行向量，维度为1×256，对应256个信息比特

2)判决联合迭代是否结束，结束的条件是LDPC译码的校验结果正确或者联合迭代达到最大次数。

当联合迭代的结束条件满足时，将停止联合迭代，并将LDPC译码的判决信息比特传给外码译码器RM Decoder1；

当联合迭代的结束条件不满足时，将继续联合迭代，并将LDPC译码的中间软信息传给外码译码器RM Decoder2。

3)外码译码器RM Decoder1对判决信息比特进行RM译码，将判决信息比特(维度为1×256)分隔成16个外码信息块，每个外码信息块维度为1×16。外码译码器RM Decoder1对每个外码信息块进行译码，得到输出信息比特，维度为1×i。外码译码器RM Decoder1可以采用简单快速译码算法，如大数逻辑译码算法。

4)外码译码器2对中间软比特进行RM译码，中间软比特的维度为1×512，将其中对应RM码的部分提取出来，组成外码软比特，其维度为1×256。将外码软比特分隔成16个外码信息块，每个外码信息块维度为1×16。外码译码器RM Decoder2对每个外码信息块进行译码，得到更新的外码信息块。将16个更新的外码信息块组合成更新的外码软比特。更新的外码软比特更新中间软比特中的对应信息，获得更新的中间软比特。外码译码器RM Decoder2可以采用简单快速译码算法(如大数逻辑译码算法)或复杂译码算法(如Viterbi算法)。

5)软比特加权合并，外码译码器2的更新的中间软比特与内码译码器LDPCdecoder的中间软比特进行加权合并，再作为输入传给内码译码器LDPC decoder。加权合并方式可以是最大值合并、等增益合并、最大比合并等方式。

6)信息数据合并，将外码译码器RM Decoder1的输出比特(维度为1×i)，按顺序组合成维度为1×(i*16)的比特序列，作为联合译码器最终的输出比特。

参照图3，本发明实施例还提供一种基于LDPC级联的编码器300，设定LDPC码作为内码，RM码作为外码，将LDPC码与RM码级进行联编码，预先将LDPC码设为(N_L，K_L)，其中N_L为LDPC编码输出码字的长度，K_L为输入信息比特长度；将RM码设为(N_R，K_R)，其中N_R为RM编码输出码字的长度，K_R为输入信息比特长度；该编码器300包括：

信息数据分块单元31，将待编码的数据按照RM码的长度K_R进行分块处理，每个数据块为长度为i的一维行向量；

RM编码单元32，将分块后的各数据块，分别经过RM编码器进行编码，生成长度为N_R的RM码字；其中，每个数据块的行向量(维度为1×K_R)与RM的生成矩阵GRM(维度为K_R×N_R)相乘，得到一个RM码字(N_R，K_R)；

LDPC编码单元33，将所述RM码字组成K_L比特，经过LDPC编码器，生成N_L的LDPC码字，将所述数据块的行向量(维度为1×K_L)与LDPC的生成矩阵GLDPC(其维度为K_L×N_L)相乘，得到一个LDPC码字(N_L，K_L)。

该编码器中，是按照下述步骤实现内码LDPC(2^m，2ⁿ)与外码RM(2^j，i)的级联编码：

信息数据分块将所述信息数据按RM码的信息比特长度i分块，每个外码信息块为长度为i的一维行向量；

所述外码编码将每个外码信息块的行向量(其维度为1×i)与RM的生成矩阵GRM(维度为i×2^j)相乘，得到一个RM(2^j，i)码字，对应一维行向量，维度为1×2^j；

内码编码将2ⁿ/2^j＝2^n-j个RM码组成内码信息块，其长度为2^j×2^n-j＝2ⁿ，对应一个一维行向量，其维度为1×2ⁿ；将内码信息块的行向量(维度为1×2ⁿ)与LDPC的生成矩阵GLDPC(维度为2ⁿ×2^m)相乘，得到一个LDPC(2^m，2ⁿ)码字，其中，m,n,i,j为正整数，n>j。

参照图4，本发明实施例提供一种LDPC级联码的译码器400，将LDPC码作为内码，RM码作为外码，该译码器包括内码译码单元41、检验判断单元42、第一外码译码单元43、第二外码译码单元44、软比特加权合并单元45及信息数据合并单元46：

内码译码单元41将输入的软比特采用预定的译码算法进行译码，得到校验结果、中间软比特、判决信息比特；

检验判断单元42，用于检测判断校验结果是否正确或者联合迭代是否达到最大次数；当校验结果正确或者联合迭代达到最大次数时，将所述判决信息比特发送给第一外码译码单元43，第一外码译码单元43对判决信息比特进行外码译码；否则，将所述中间软比特发送给第二外码译码44单元，第二外码译码单元44将所述中间软比特中的RM码进行外码译码，并更新中间软比特；

软比特加权合并单元45将第二外码译码单元44更新后的中间软比特与内码译码单元41输出的中间软比特进行加权合并，再次进行内码译码；

信息数据合并单元46，将第一外码译码单元43的输出比特，按顺序合并，输出原始数据比特。

与现有技术中的方案相比，本发明具有以下的优点：

降低误码平台，长码(LDPC码)与短码(RM码)级联，在内码LDPC码没有完全纠正的错误比特，可能会通过外码RM码来纠正；并且级联的联合迭代译码，可以纠正更多错误比特。因此本级联码能实现更低的误码平台；

支持多码率，在长码(LDPC码)的码长、码率固定时，通过使用不同码率的RM码，可以支持灵活的多码率；

实现复杂度低，硬件复杂度主要集中在LDPC码，RM码的编译码相对简单很多，因此在增加少量复杂度的情况下，可以实现上述降低误码平台和支持多码率的效果。

本领域技术人员可以明白，这里结合所公开的实施例描述的各种示例性的方法步骤和装置单元均可以电子硬件、软件或二者的结合来实现。为了清楚地示出硬件和软件之间的可交换性，以上对各种示例性的步骤和单元均以其功能性的形式进行总体上的描述。这种功能性是以硬件实现还是以软件实现依赖于特定的应用和整个系统所实现的设计约束。本领域技术人员能够针对每个特定的应用，以多种方式来实现所描述的功能性，但是这种实现的结果不应解释为背离本发明的范围。

结合上述公开的实施例所描述的方法的步骤可直接体现为硬件、由处理器执行的软件模块或者这二者的组合。软件模块可能存在于RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、移动磁盘、CD-ROM或者本领域熟知的任何其他形式的存储媒质中。一种典型存储媒质与处理器耦合，从而使得处理器能够从该存储媒质中读信息，且可向该存储媒质写信息。在替换实例中，存储媒质是处理器的组成部分。处理器和存储媒质可能存在于一个ASIC中。该ASIC可能存在于一个用户站中。在一个替换实例中，处理器和存储媒质可以作为用户站中的分立组件存在。

根据所述公开的实施例，可以使得本领域技术人员能够实现或者使用本发明。对于本领域技术人员来说，这些实施例的各种修改是显而易见的，并且这里定义的总体原理也可以在不脱离本发明的范围和主旨的基础上应用于其他实施例。以上所述的实施例仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种基于LDPC级联的编码方法，其特征在于，设定LDPC码作为内码，RM码作为外码，将LDPC码与RM码级进行联编码，预先将LDPC码设为(N_L，K_L)，其中N_L为LDPC编码输出码字的长度，K_L为输入信息比特长度；将RM码设为(N_R，K_R)，其中N_R为RM编码输出码字的长度，K_R为输入信息比特长度；该编码方法包括：

信息数据分块，将待编码的数据按照RM码的长度K_R进行分块处理，每个数据块为长度为i的一维行向量；

RM编码，将分块后的各数据块，分别经过RM编码器进行编码，生成长度为N_R的RM码字；其中，每个数据块的行向量(维度为1×K_R)与RM的生成矩阵G_RM(维度为K_R×N_R)相乘，得到一个RM码字(N_R，K_R)；

LDPC编码，将所述RM码字组成K_L比特，经过LDPC编码器，生成N_L的LDPC码字，将所述数据块的行向量(维度为1×K_L)与LDPC的生成矩阵G_LDPC(其维度为K_L×N_L)相乘，得到一个LDPC码字(N_L，K_L)。

2.如权利要求1所述的编码方法，其特征在于，其中，N_L＝2^m，K_L＝2ⁿ，N_R＝2^j，K_R＝i，则内码LDPC(2^m，2ⁿ)与外码RM(2^j，i)的级联编码流程如下：

1)信息数据分块：信息数据按RM码的信息比特长度i分块，每个外码信息块为长度为i的一维行向量；

2)外码编码：每个外码信息块的行向量(其维度为1×i)与RM的生成矩阵G_RM(维度为i×2^j)相乘，得到一个RM(2^j，i)码字，对应一维行向量，维度为1×2^j；

3)内码编码：将2ⁿ/2^j＝2^n-j个RM码组成内码信息块，其长度为2^j×2^n-j＝2ⁿ，对应一个一维行向量，其维度为1×2ⁿ；将内码信息块的行向量(维度为1×2ⁿ)与LDPC的生成矩阵G_LDPC(维度为2ⁿ×2^m)相乘，得到一个LDPC(2^m，2ⁿ)码字，其中，m,n,i,j为正整数，n>j。

3.如权利要求1所述的编码方法，其特征在于，KR属于一个数组集合{kR}，根据信息比特的重要性来选择。

4.一种LDPC级联码的译码方法，其特征在于，将LDPC码作为内码，RM码作为外码，该方法包括如下步骤：

a)内码译码，将输入的软比特采用预定的译码算法进行译码，得到校验结果、中间软比特、判决信息比特；

b)当校验结果正确或者联合迭代达到最大次数时，将所述判决信息比特发送给第一外码译码器，所述第一外码译码器对判决信息比特进行外码译码；否则，将所述中间软比特发送给第二外码译码器，所述第二外码译码器将所述中间软比特中的RM码进行外码译码，并更新中间软比特；

c)软比特加权合并，将所述更新后的中间软比特与内码译码得到的中间软比特进行加权合并，再次进行内码译码；

d)信息数据合并，将第一外码译码器的输出比特，按顺序合并，完成译码得到输出比特。

5.如权利要求4所述的译码方法，其特征在于，

所述第一外码译码器采用简单快速译码算法，包括大数逻辑译码算法。

6.如权利要求4所述的译码方法，其特征在于，

所述第二外码译码器采用简单快速译码算法，包括大数逻辑译码算法；或，

所述第二外码译码器复杂译码算法，包括Viterbi算法。

7.一种基于LDPC级联的编码器，其特征在于，设定LDPC码作为内码，RM码作为外码，将LDPC码与RM码级进行联编码，预先将LDPC码设为(N_L，K_L)，其中N_L为LDPC编码输出码字的长度，K_L为输入信息比特长度；将RM码设为(N_R，K_R)，其中N_R为RM编码输出码字的长度，K_R为输入信息比特长度；该编码器包括：

信息数据分块单元，将待编码的数据按照RM码的长度K_R进行分块处理，每个数据块为长度为i的一维行向量；

RM编码单元，将分块后的各数据块，分别经过RM编码器进行编码，生成长度为N_R的RM码字；其中，每个数据块的行向量(维度为1×K_R)与RM的生成矩阵GRM(维度为K_R×N_R)相乘，得到一个RM码字(N_R，K_R)；

LDPC编码单元，将所述RM码字组成K_L比特，经过LDPC编码器，生成N_L的LDPC码字，将所述数据块的行向量(维度为1×K_L)与LDPC的生成矩阵GLDPC(其维度为K_L×N_L)相乘，得到一个LDPC码字(N_L，K_L)。

8.如权利要求7所述的编码器，其特征在于，其中，N_L＝2^m，K_L＝2ⁿ，N_R＝2^j，K_R＝i，则实现内码LDPC(2^m，2ⁿ)与外码RM(2^j，i)的级联编码；

所述信息数据分块将所述信息数据按RM码的信息比特长度i分块，每个外码信息块为长度为i的一维行向量；

所述外码编码将每个外码信息块的行向量(其维度为1×i)与RM的生成矩阵GRM(维度为i×2^j)相乘，得到一个RM(2^j，i)码字，对应一维行向量，维度为1×2^j；

所述内码编码将2ⁿ/2^j＝2^n-j个RM码组成内码信息块，其长度为2^j×2^n-j＝2ⁿ，对应一个一维行向量，其维度为1×2ⁿ；将内码信息块的行向量(维度为1×2ⁿ)与LDPC的生成矩阵GLDPC(维度为2ⁿ×2^m)相乘，得到一个LDPC(2^m，2ⁿ)码字，其中，m,n,i,j为正整数，n>j。

9.一种LDPC级联码的译码器，其特征在于，将LDPC码作为内码，RM码作为外码，该译码器包括内码译码单元、检验判断单元、第一外码译码单元、第二外码译码单元、软比特加权合并单元及信息数据合并单元：

所述内码译码单元将输入的软比特采用预定的译码算法进行译码，得到校验结果、中间软比特、判决信息比特；

所述检验判断单元，用于检测判断校验结果是否正确或者联合迭代是否达到最大次数；当校验结果正确或者联合迭代达到最大次数时，将所述判决信息比特发送给第一外码译码单元，所述第一外码译码单元对判决信息比特进行外码译码；否则，将所述中间软比特发送给第二外码译码单元，所述第二外码译码单元将所述中间软比特中的RM码进行外码译码，并更新中间软比特；

所述软比特加权合并单元将所述第一外码译码单元更新后的中间软比特与所述内码译码单元输出的中间软比特进行加权合并，再次进行内码译码；

信息数据合并单元，将所述第一外码译码单元的输出比特，按顺序合并输出，完成译码得到原始数据比特。

Images