CN113035937A - 一种高侧功率管的esd保护结构 - Google Patents

一种高侧功率管的esd保护结构 Download PDF

Info

Publication number
CN113035937A
CN113035937A CN202110271092.7A CN202110271092A CN113035937A CN 113035937 A CN113035937 A CN 113035937A CN 202110271092 A CN202110271092 A CN 202110271092A CN 113035937 A CN113035937 A CN 113035937A
Authority
CN
China
Prior art keywords
type
region
contact region
well
deep well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110271092.7A
Other languages
English (en)
Inventor
张波
袁柳
乔明
齐钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110271092.7A priority Critical patent/CN113035937A/zh
Publication of CN113035937A publication Critical patent/CN113035937A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种高侧功率管的ESD保护结构，包括P型深阱，N型深阱，P型阱区，N型阱区，P型接触区，N型接触区，N型漂移区，N型埋层、P型衬底、栅氧化层，第一氧化层和多晶硅栅；本发明在基本不增加器件面积的情况下，通过在高侧管隔离环结构中增加P型接触区从而与隔离环N型区域以及隔离环内LDMOS源极结构一同形成晶闸管结构，该晶闸管结构能有效地实现隔离环内LDMOS器件的ESD自防护，另外本发明还通过在隔离环外增加N型接触区从而形成NPN结构，可有效地实现隔离环对地的ESD保护。

Description

一种高侧功率管的ESD保护结构
技术领域
本发明属于功率半导体器件技术领域，具体涉及一种高侧功率管的ESD保护结构。
背景技术
ESD即静电泄放,是自然界普遍存在的现象。ESD现象在集成电路制造、运输以及使用等过程中时常发生,是造成大多数电子组件以及电子系统失效的主要因素之一。
对于栅驱动等电路,高侧管通常都是做在隔离环中，且隔离环一般与高侧管的漏极相连，一般基于ESD防护的考虑,隔离环的面积通常会设计的比较大，但是面积的增大通常会带来成本的增加,如何在最小的面积实现要求的ESD防护能力成为了设计者不断思考的问题。
本发明在高侧管隔离环内部靠近器件侧增加P型接触区，该P型接触区、隔离环N型区域以及隔离环内LDMOS源极结构一起构成晶闸管结构，该晶闸管结构能有效地实现隔离环内LDMOS器件的ESD自防护。另外本发明还在高侧管隔离环外增加N型接触区，该N型接触区、隔离环外P型区域以及隔离环N型区域一起构成NPN结构，该结构能有效地形成隔离环对地的ESD防护。综上所述，本发明在基本不增加器件面积的情况下，通过形成NPN和晶闸管等结构泄放ESD电流，实现了较好的高侧管的自保护和隔离环对地ESD防护性能。
发明内容
本发明目的在于提供一种高侧功率管的ESD保护结构。所述的高侧管ESD保护结构在高侧管隔离环内部靠近器件侧增加P型接触区，该P型接触区、隔离环N型区域以及隔离环内LDMOS源极结构一起构成晶闸管结构，当ESD脉冲从高侧管的漏极打入时，如高侧管P型深阱区域与N型埋层构成的PN结等薄弱点发生击穿，产生大量电子空穴对，这些空穴电子对会使得上述的晶闸管结构开启，形成低阻通道泄放电流，从而保护高侧管。
另外本发明还在高侧管隔离环外增加N型接触区，该N型接触区、隔离环外P型区域以及隔离环N型区域一起构成NPN结构，原理和上述晶闸管保护原理基本一致，当NPN开启时，ESD电流从隔离环经由NPN结构流入衬底，有效地保护了隔离环结构，实现隔离环对地的ESD防护。
综上所述，本发明在基本不增加器件面积的情况下，通过形成NPN和晶闸管等结构泄放ESD电流，实现了较好的高侧管的自保护和隔离环对地ESD防护性能。
为实现上述发明目的，本发明技术方案如下：
一种高侧功率管的ESD保护结构，包括P型衬底9、P型衬底9上方的N型埋层8，两处P型深阱1和两处N型深阱2交替位于P型衬底9和N型埋层8上方，从左至右依次为左侧的P型深阱1、左侧的N型深阱2、右侧的P型深阱1、右侧的N型深阱2；
左侧的P型阱区3位于左侧的P型深阱1内表面，左侧的N型阱区4位于左侧的N型深阱2内表面，右侧的P型阱区3位于右侧的P型深阱1内表面，右侧的N型阱区4位于右侧的N型深阱2内表面；左侧及右侧的P型阱区3内都设有位于P型阱区3表面的P型接触区5和N型接触区6，且P型接触区5右侧与N型接触区6相切；在左侧的N型阱区4中，P型接触区5和N型接触区6位于N型阱区4表面且P型接触区5的左侧与N型接触区6相切；在右侧N型阱区4内部表面仅有N型接触区6；N型漂移区7位于右侧的P型深阱1内部表面以及该P型深阱1内P型阱区3的右侧，栅氧化层10位于右侧的P型深阱1上方，并部分位于N型漂移区7上方；一处第一氧化层11位于N型漂移区7上方，且位于栅氧化层10右侧，多晶硅栅12位于栅氧化层10和第一氧化层11的上方；另一处第一氧化层11位于左侧的P型深阱1和左侧的N型深阱2交界处上方，还有一处第一氧化层11位于左侧的N型深阱2和右侧的P型深阱1交界处上方。
作为优选方式，去掉左侧的P型阱区内3内的N型接触区6，并且在左侧的N型阱区4内N型接触区6的左侧增加与其相切的P型接触区5。
作为优选方式，去掉左侧的P型阱区3内的N型接触区6，此时器件仅有高侧管的自保护结构。
作为优选方式，去掉左侧的N型阱区4内的P型接触区5，此时器件仅有隔离环对地的ESD保护结构。
作为优选方式，去掉右侧的P型深阱1中各结构，仅保留隔离结构，此时器件仅有隔离环对地的ESD保护结构，但是P型深阱1中仍然制作电路。
作为优选方式，去掉左侧的P型阱区3内的N型接触区6，并将位于左侧的N型阱区4内N型接触区6右侧的P型接触区5更换到N型接触区6的左侧，此时器件仅有隔离环对地的ESD保护结构。
作为优选方式，去掉右侧的P型深阱1中各结构，仅保留隔离结构，此时器件仅有隔离环对地的ESD保护结构，但是P型深阱1中仍然制作电路。
本发明的有益效果为：所述的高侧管ESD保护结构在高侧管隔离环内部靠近器件侧增加P型接触区，该P型接触区、隔离环N型区域以及隔离环内LDMOS源极结构一起构成晶闸管结构，当ESD脉冲从高侧管的漏极打入时，如高侧管P型深阱区域与N型埋层构成的PN结等薄弱点发生击穿，产生大量电子空穴对，这些空穴电子对会使得上述的晶闸管结构开启，形成低阻通道泄放电流，从而保护高侧管。另外本发明还在高侧管隔离环外增加N型接触区，该N型接触区、隔离环外P型接触区以及隔离环N型区域一起构成NPN结构，原理和上述晶闸管保护原理基本一致，当NPN开启时，ESD电流从隔离环经由NPN结构流入衬底，有效地保护了隔离环结构，实现隔离环对地的ESD防护。综上所述，本发明在基本不增加器件面积的情况下，通过形成NPN和晶闸管等结构泄放ESD电流，实现了较好的高侧管的自保护和隔离环对地ESD防护性能。
附图说明
图1是现有技术中高侧LDMOS结构。
图2(a)是本发明提供的实施例1的结构示意图；
图2(b)是本发明结构示意图2(a)中两不同方框处的对应电路图；
图3是本发明提供的实施例2的结构示意图；
图4是本发明提供的实施例3的结构示意图；
图5是本发明提供的实施例4的结构示意图；
图6是本发明提供的实施例5的结构示意图；
图7是本发明提供的实施例6的结构示意图；
图8是本发明提供的实施例7的结构示意图；
其中1是P型深阱，2是N型深阱，3是P型阱区，4是N型阱区，5是P型接触区，6是N型接触区，7是N型漂移区，8是N型埋层，9是P型衬底，10是栅氧化层，11是第一氧化层，12是多晶硅栅。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
本实施例提供的一种高侧功率管的ESD保护结构，如图2(a)所示,
一种高侧功率管的ESD保护结构，包括P型衬底9、P型衬底9上方的N型埋层8，两处P型深阱1和两处N型深阱2交替位于P型衬底9和N型埋层8上方，从左至右依次为左侧的P型深阱1、左侧的N型深阱2、右侧的P型深阱1、右侧的N型深阱2；
左侧的P型阱区3位于左侧的P型深阱1内表面，左侧的N型阱区4位于左侧的N型深阱2内表面，右侧的P型阱区3位于右侧的P型深阱1内表面，右侧的N型阱区4位于右侧的N型深阱2内表面；
左侧及右侧的P型阱区3内都设有位于P型阱区3表面的P型接触区5和N型接触区6，且P型接触区5右侧与N型接触区6相切；
在左侧的N型阱区4中，P型接触区5和N型接触区6位于N型阱区4表面且P型接触区5的左侧与N型接触区6相切；
在右侧N型阱区4内部表面仅有N型接触区6；
N型漂移区7位于右侧的P型深阱1内部表面以及该P型深阱1内P型阱区3的右侧，栅氧化层10位于右侧的P型深阱1上方，并部分位于N型漂移区7上方；
一处第一氧化层11位于N型漂移区7上方，且位于栅氧化层10右侧，多晶硅栅12位于栅氧化层10和第一氧化层11的上方；
另一处第一氧化层11位于左侧的P型深阱1和左侧的N型深阱2交界处上方，还有一处第一氧化层11位于左侧的N型深阱2和右侧的P型深阱1交界处上方。
图2(b)为高侧管的自保护即高侧管的漏极对源极的ESD防护，以及隔离环对地的ESD防护测试电路图。
实施例2
如图3所示，本实施例和实施例1的区别在于：去掉左侧的P型阱区内3内的N型接触区6，并且在左侧的N型阱区4内N型接触区6的左侧增加与其相切的P型接触区5。此时器件仍然有高侧管的自保护以及隔离环对地的ESD保护结构。
实施例3
如图4所示，本实施例和实施例1的区别在于：去掉左侧的P型阱区3内的N型接触区6，此时器件仅有高侧管的自保护结构。
实施例4
如图5所示，本实施例和实施例1的区别在于：去掉左侧的N型阱区4内的P型接触区5，此时器件仅有隔离环对地的ESD保护结构。
实施例5
如图6所示，本实施例和实施例4的区别在于：去掉右侧的P型深阱1中各结构，仅保留隔离结构，此时器件仅有隔离环对地的ESD保护结构，但是P型深阱1中仍然可以制作电路。
实施例6
如图7所示，本实施例和实施例1的区别在于：去掉左侧的P型阱区3内的N型接触区6，并将位于左侧的N型阱区4内N型接触区6右侧的P型接触区5更换到N型接触区6的左侧，此时器件仅有隔离环对地的ESD保护结构。
实施例7
如图8所示，本实施例和实施例6的区别在于：去掉右侧的P型深阱1中各结构，仅保留隔离结构，此时器件仅有隔离环对地的ESD保护结构，但是P型深阱1中仍然可以制作电路。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种高侧功率管的ESD保护结构，其特征在于：包括P型衬底(9)、P型衬底(9)上方的N型埋层(8)，两处P型深阱(1)和两处N型深阱(2)交替位于P型衬底(9)和N型埋层(8)上方，从左至右依次为左侧的P型深阱(1)、左侧的N型深阱(2)、右侧的P型深阱(1)、右侧的N型深阱(2)；
左侧的P型阱区(3)位于左侧的P型深阱(1)内表面，左侧的N型阱区(4)位于左侧的N型深阱(2)内表面，右侧的P型阱区(3)位于右侧的P型深阱(1)内表面，右侧的N型阱区(4)位于右侧的N型深阱(2)内表面；左侧及右侧的P型阱区(3)内都设有位于P型阱区(3)表面的P型接触区(5)和N型接触区(6)，且P型接触区(5)右侧与N型接触区(6)相切；在左侧的N型阱区(4)中，P型接触区(5)和N型接触区(6)位于N型阱区(4)表面且P型接触区(5)的左侧与N型接触区(6)相切；在右侧N型阱区(4)内部表面仅有N型接触区(6)；N型漂移区(7)位于右侧的P型深阱(1)内部表面以及该P型深阱(1)内P型阱区(3)的右侧，栅氧化层(10)位于右侧的P型深阱(1)上方，并部分位于N型漂移区(7)上方；一处第一氧化层(11)位于N型漂移区(7)上方，且位于栅氧化层(10)右侧，多晶硅栅(12)位于栅氧化层(10)和第一氧化层(11)的上方；另一处第一氧化层(11)位于左侧的P型深阱(1)和左侧的N型深阱(2)交界处上方，还有一处第一氧化层(11)位于左侧的N型深阱(2)和右侧的P型深阱(1)交界处上方。
2.根据权利要求1所述的一种高侧功率管的ESD保护结构，其特征在于：去掉左侧的P型阱区内(3)内的N型接触区(6)，并且在左侧的N型阱区(4)内N型接触区(6)的左侧增加与其相切的P型接触区(5)。
3.根据权利要求1所述的一种高侧功率管的ESD保护结构，其特征在于：去掉左侧的P型阱区(3)内的N型接触区(6)，此时器件仅有高侧管的自保护结构。
4.根据权利要求1所述的一种高侧功率管的ESD保护结构，其特征在于：去掉左侧的N型阱区(4)内的P型接触区(5)，此时器件仅有隔离环对地的ESD保护结构。
5.根据权利要求4所述的一种高侧功率管的ESD保护结构，其特征在于：去掉右侧的P型深阱(1)中各结构，仅保留隔离结构，此时器件仅有隔离环对地的ESD保护结构，但是P型深阱(1)中仍然制作电路。
6.根据权利要求1所述的一种高侧功率管的ESD保护结构，其特征在于：去掉左侧的P型阱区(3)内的N型接触区(6)，并将位于左侧的N型阱区(4)内N型接触区(6)右侧的P型接触区(5)更换到N型接触区(6)的左侧，此时器件仅有隔离环对地的ESD保护结构。
7.根据权利要求6所述的一种高侧功率管的ESD保护结构，其特征在于：去掉右侧的P型深阱(1)中各结构，仅保留隔离结构，此时器件仅有隔离环对地的ESD保护结构，但是P型深阱(1)中仍然制作电路。
CN202110271092.7A 2021-03-12 2021-03-12 一种高侧功率管的esd保护结构 Pending CN113035937A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110271092.7A CN113035937A (zh) 2021-03-12 2021-03-12 一种高侧功率管的esd保护结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110271092.7A CN113035937A (zh) 2021-03-12 2021-03-12 一种高侧功率管的esd保护结构

Publications (1)

Publication Number Publication Date
CN113035937A true CN113035937A (zh) 2021-06-25

Family

ID=76470403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110271092.7A Pending CN113035937A (zh) 2021-03-12 2021-03-12 一种高侧功率管的esd保护结构

Country Status (1)

Country Link
CN (1) CN113035937A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471082A (en) * 1993-12-27 1995-11-28 Sharp Kabushiki Kaisha Semiconductor device and a method for manufacturing the same
US20080246345A1 (en) * 2004-08-03 2008-10-09 Freescale Semiconductor, Inc. Semiconductor Switch Arrangement and an Electronic Device
US20100289057A1 (en) * 2009-05-15 2010-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits using guard rings for esd, systems, and methods for forming the integrated circuits
CN104465653A (zh) * 2014-12-31 2015-03-25 上海华虹宏力半导体制造有限公司 高压静电保护结构
CN104637934A (zh) * 2013-11-08 2015-05-20 上海华虹宏力半导体制造有限公司 Esd保护器件
US20150255595A1 (en) * 2014-03-06 2015-09-10 Magnachip Semiconductor, Ltd. Low-cost semiconductor device manufacturing method
CN105990331A (zh) * 2015-02-02 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种静电放电保护结构和电子装置
CN109065538A (zh) * 2018-09-30 2018-12-21 湖南大学 多指scr静电保护器件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471082A (en) * 1993-12-27 1995-11-28 Sharp Kabushiki Kaisha Semiconductor device and a method for manufacturing the same
US20080246345A1 (en) * 2004-08-03 2008-10-09 Freescale Semiconductor, Inc. Semiconductor Switch Arrangement and an Electronic Device
US20100289057A1 (en) * 2009-05-15 2010-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits using guard rings for esd, systems, and methods for forming the integrated circuits
US20170338218A1 (en) * 2009-05-15 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming integrated circuit having guard rings
CN104637934A (zh) * 2013-11-08 2015-05-20 上海华虹宏力半导体制造有限公司 Esd保护器件
US20150255595A1 (en) * 2014-03-06 2015-09-10 Magnachip Semiconductor, Ltd. Low-cost semiconductor device manufacturing method
CN104465653A (zh) * 2014-12-31 2015-03-25 上海华虹宏力半导体制造有限公司 高压静电保护结构
CN105990331A (zh) * 2015-02-02 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种静电放电保护结构和电子装置
CN109065538A (zh) * 2018-09-30 2018-12-21 湖南大学 多指scr静电保护器件

Similar Documents

Publication Publication Date Title
US8039899B2 (en) Electrostatic discharge protection device
US8981483B2 (en) ESD protection structure and ESD protection circuit
TWI580001B (zh) 靜電放電保護電路、結構及其製造方法
US20090032838A1 (en) Symmetric bidirectional silicon-controlled rectifier
US10504886B1 (en) Low-capacitance electro-static-discharge (ESD) protection structure with two floating wells
CN109712971B (zh) 半导体静电放电保护元件
CN107564901B (zh) 具有esd保护功能的ldmos器件及其版图
KR20090064932A (ko) 정전기 방전 보호 소자
KR100877154B1 (ko) 3중-웰 저전압 트리거 ｅｓｄ 보호 소자
US9607980B1 (en) High voltage transistor
CN104600068A (zh) 一种基于纵向npn结构的高压双向esd保护器件
CN109300895B (zh) Ldmos-scr结构的esd保护器件
KR20150028723A (ko) 정전기 방전 보호 개선 장치
US9153570B2 (en) ESD tolerant I/O pad circuit including a surrounding well
CN113035937A (zh) 一种高侧功率管的esd保护结构
TWI716994B (zh) 低觸發電壓靜電放電防護元件
CN102891186A (zh) 保护二极管以及具备该保护二极管的半导体装置
TWI538160B (zh) 靜電放電保護裝置及其應用
US8686509B2 (en) Semiconductor structure and method for manufacturing the same
KR101624677B1 (ko) 고전압 정전기 방지 장치
CN114823909B (zh) 一种利用分割技术的高维持电压的ldmos-scr器件结构
CN100349291C (zh) 静电放电保护电路
CN111370401B (zh) 一种esd保护结构、集成电路及电子设备
CN112992890B (zh) 一种高压静电防护器件和电路
CN116259625A (zh) Esd保护器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210625

RJ01 Rejection of invention patent application after publication