CN113035933A - 一种可靠性改善型半导体器件 - Google Patents
一种可靠性改善型半导体器件 Download PDFInfo
- Publication number
- CN113035933A CN113035933A CN202110258725.0A CN202110258725A CN113035933A CN 113035933 A CN113035933 A CN 113035933A CN 202110258725 A CN202110258725 A CN 202110258725A CN 113035933 A CN113035933 A CN 113035933A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- reliability
- semiconductor device
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 239000010410 layer Substances 0.000 claims description 108
- 229910052751 metal Inorganic materials 0.000 claims description 85
- 239000002184 metal Substances 0.000 claims description 85
- 238000002161 passivation Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 13
- 239000004642 Polyimide Substances 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 7
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims description 5
- 150000004767 nitrides Chemical group 0.000 claims description 3
- -1 aluminum-silicon-copper Chemical compound 0.000 claims description 2
- 238000010521 absorption reaction Methods 0.000 abstract description 3
- 230000001413 cellular effect Effects 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005275 alloying Methods 0.000 description 3
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种可靠性改善型半导体器件，包括中部为元胞区、边缘为终端保护区和截止区的器件本体，器件本体包括表面具有绝缘介质层的半导体衬底、设于绝缘介质层上方的金属互联层及位于金属互联层上方且延伸至截止区的保护层，金属互联层通过器件本体表面的第一接触孔与半导体衬底表面的基极或栅极连接，器件本体的截止区表面设有底端延伸至半导体衬底的第三接触孔，第三接触孔内设有连接半导体衬底与金属互联层的漏电泄放金属。本发明的可靠性改善型半导体器件具有漏电吸收功能，可靠性高、使用寿命长。
Description
技术领域
本发明涉及一种半导体器件，尤其涉及一种可靠性改善型半导体器件。
背景技术
在半导体器件制造过程中，半导体结构表面的金属工艺是其关键工艺之一。目前，随着人们对产品性能要求的逐渐提高，尤其是功率半导体器件，器件的电特性逐渐提高，同时器件本身的尺寸也越来越小。由于半导体表面的金属承载着大电流的导通关断，电流密度往往大于100安培每平方厘米。恶劣工况下，半导体需要承受300安培每平方厘米的电应力。
在高强度的电应力和器件体积及表面积越来越小的前提下，器件的漏电问题变得越来越严重，现有的半导体器件在解决器件漏电问题方面效果不是很理想，漏电问题无法得到有效解决，严重时会直接影响器件的使用，降低器件的可靠性及使用寿命。
有鉴于上述的缺陷，本设计人，积极加以研究创新，以期创设一种新型结构的可靠性改善型半导体器件，使其更具有产业上的利用价值。
发明内容
为解决上述技术问题，本发明的目的是提供一种具有漏电吸收功能、可靠性和使用寿命高的可靠性改善型半导体器件。
本发明的可靠性改善型半导体器件，包括中部为元胞区、边缘为终端保护区及截止区的器件本体，截止区位于终端保护区的外围，器件本体包括表面具有绝缘介质层的半导体衬底、设于绝缘介质层上方的金属互联层及位于金属互联层上方且延伸至截止区的保护层，所述金属互联层通过器件本体表面的第一接触孔与半导体衬底表面的基极或栅极连接，器件本体的截止区表面设有底端延伸至半导体衬底的第三接触孔，第三接触孔内设有连接半导体衬底与金属互联层的漏电泄放金属。
进一步的，本发明的可靠性改善型半导体器件，所述金属互联层包括位于绝缘介质层上方的第一金属层，第一金属层由铝硅铜合金制成，其中硅的成分大于1％。
进一步的，本发明的可靠性改善型半导体器件，所述金属互联层还包括位于第一金属层上方的第二金属层，第二金属层由高温铝铜合金制成。
进一步的，本发明的可靠性改善型半导体器件，所述保护层包括金属互联层上方的第一钝化层，第一钝化层为氮化层。
进一步的，本发明的可靠性改善型半导体器件，所述保护层还包括位于第一钝化层上方的第二钝化层，第二钝化层为聚酰亚胺层。
借由上述方案，本发明至少具有以下优点：本发明的可靠性改善型半导体器件，通过在截止区设置连接金属互联层及半导体衬底的第三接触孔及漏电泄放金属，实现了将金属漏电泄放通路和半导体衬底内硅截止区域连接起来的目的，从而使器件能够把收集到的漏电离子通过硅截止区域、第三接触孔、漏电泄放金属和外界电路的接触端泄放出去，进而达到保护器件的目的。
具体实施时，截止区的四个顶角分别设置有漏电保护金属，漏电保护金属的面积尽量做大，以吸收器件表面和硅终端的可移动漏电离子，并通过与其连接的外界母线电路，把器件表面的漏电载流子泄放到外面去，避免其对器件本身造成伤害，起到保护器件的作用。
漏电保护金属对外承接到芯片的周边，漏电保护金属上面的保护层(氮化硅钝化层和聚酰亚胺层)打开，和环境相通，可以吸收外界的杂散离子，向下通过第三接触孔和衬底相通，确保漏电离子及时泄放。
漏电保护金属在终端保护区外围，截止区上方，可做成知识产权保护图形，可以是且不限于方形，圆形，公司商标图形等。
综上所述，本发明的可靠性改善型半导体器件漏电吸收功能具有漏电吸收功能、可靠性和使用寿命高。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是可靠性改善型半导体器件的平面示意图；
图2是可靠性改善型半导体器件的局部剖视图。
图中，元胞区1，截止区2，器件本体3，绝缘介质层4，半导体衬底5，金属互联层6，保护层7，第一接触孔8，第三接触孔9，漏电泄放金属10，第一金属层11，第二金属层12，第一钝化层13，第二钝化层14。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
参见图1至图2，本发明一较佳实施例的一种可靠性改善型半导体器件，包括中部为元胞区1、边缘为终端保护区2及截止区的器件本体3，截止区位于终端保护区的外围，器件本体包括表面具有绝缘介质层4的半导体衬底5、设于绝缘介质层上方的金属互联层6及位于金属互联层上方且延伸至截止区的保护层7，所述金属互联层通过器件本体表面的第一接触孔8与半导体衬底表面的基极或栅极连接，器件本体的截止区表面设有底端延伸至半导体衬底的第三接触孔9，第三接触孔内设有连接半导体衬底与金属互联层的漏电泄放金属10。
本发明的可靠性改善型半导体器件，通过在截止区设置连接金属互联层及半导体衬底的第三接触孔及漏电保护金属，实现了将金属漏电泄放通路和半导体衬底内硅截止区域连接起来的目的，从而使器件能够把收集到的漏电离子通过硅截止区域、第三接触孔、漏电保护金属和外界电路的接触端泄放出去，进而达到保护器件的目的。
优选的，截止区的四个顶角分别设置有漏电保护金属，漏电保护金属的面积尽量做大，以吸收器件表面和硅终端的可移动漏电离子，并通过与其连接的外界母线电路，把器件表面的漏电载流子泄放到外面去，以避免其对器件本身造成伤害，起到保护器件的作用。
具体实施时，在外围截止区设定漏电泄放金属，漏电泄放金属外围接到芯片本体的边缘，金属上端的保护层打开，通过第三接触孔，向下接到芯片本体的N+截止环或者N-本体；
此外，芯片一般都封装成单管或模块应用，芯片自身的知识产权保护不明显，维权不易执行和甄别。将漏电泄放金属的表面设计为具有特定含义的图形，可便于后期维权确认。
作为优选，本发明的可靠性改善型半导体器件，金属互联层包括位于绝缘介质层上方的第一金属层11，第一金属层由铝硅铜合金制成，其中硅的成分大于1％。
硅成分大于1％的铝硅铜能够确保在高温时，硅和铝硅铜不再发生互溶现象。第一层金属的厚度，可根据封装工艺中键合铝线的力度要求采用不同的厚度，其在1-4微米之间。
由于该层厚度较薄，与硅材料的接触电阻小，且在经过大电流时不容易发生电迁移，也不会和下面的半导体衬底材料发生互溶现象。
作为优选，本发明的可靠性改善型半导体器件，金属互联层还包括位于第一金属层上方的第二金属层12，第二金属层由高温铝铜合金制成。
高温铝铜避免了和第一金属层中的硅直接接触，防止铝铜和下面的硅发生互溶现象，同时铝铜的柔韧度和保形性可以承受模块封装打线的高应力，不会发生弹坑现象。第二金属层的厚度取决于金属互联层的总厚度和第一金属层的厚度之差值，其应为1微米以上。
上述第一金属层及第二金属层均通过溅射形成。在第一金属层上面溅射一层高温铝铜时，需确保两层金属溅射工艺的真空度和工艺温度匹配，以防止两层金属之间发生氧化和应力不匹配的现象。该温度优选为200度到450度之间。
溅射第一金属层和第二金属层后需进行漏电泄放金属保护图形的刻蚀和退火合金化处理，其具体步骤为：在金属互联层的表面涂覆光刻胶，并进行曝光和显影，从而形成光刻胶图案，以光刻胶图案为掩膜对金属互联层进行刻蚀；刻蚀可以是各向同性的湿法化学腐蚀，也可以是各向异性的干法化学刻蚀。刻蚀后对金属进行合金化处理，其中退火合金化的温度为200℃～450℃，退火时间为30～60分钟。该步骤的目的是为了减小合金成分的偏析，使铝铜合金成分均匀化，通态电阻一致。
作为优选，本发明的可靠性改善型半导体器件，保护层包括金属互联层上方的第一钝化层13，第一钝化层为氮化层。
作为优选，本发明的可靠性改善型半导体器件，保护层还包括位于第一钝化层上方的第二钝化层14，第二钝化层为聚酰亚胺层。
保护层处理的具体步骤如下：
在金属互联层的表面沉积第一钝化层，第一钝化层为氮化硅层，其厚度为
在第一钝化层的表面沉积第二钝化层，第二层钝化层为高分子聚酰亚胺层，其厚度为10微米～30微米；
对聚酰亚胺层曝光，显露出有源区域的氮化硅层，同时留下截止区的保护层。随后把器件四个顶角的与漏电泄放金属对应区域打开，确保金属漏电泄放保护通路上表面和空气接触，以最大范围地收集器件后续封装等处理过程中产生的漏电离子。
对显影后的聚酰亚胺进行高温烘焙固膜，再以坚固后的聚酰亚胺做为自对准保护层，对下面的氮化硅进行刻蚀。从而露出下面的金属互联层满足模块封装的打线要求，从而形成本发明的半导体器件。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，本领域技术人员能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的保护范围由所附权利要求而不是上述说明限定。
此外，以上仅是本发明的优选实施方式，并不用于限制本发明，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。同时，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (5)
1.一种可靠性改善型半导体器件，包括中部为元胞区(1)、边缘为终端保护区(2)及截止区(15)的器件本体(3)，截止区位于终端保护区的外围，器件本体包括表面具有绝缘介质层(4)的半导体衬底(5)、设于绝缘介质层上方的金属互联层(6)及位于金属互联层上方且延伸至截止区的保护层(7)，所述金属互联层通过器件本体表面的第一接触孔(8)与半导体衬底表面的基极或栅极连接，其特征在于：器件本体的截止区表面设有底端延伸至半导体衬底的第三接触孔(9)，第三接触孔内设有连接半导体衬底与金属互联层的漏电泄放金属(10)。
2.根据权利要求1所述的可靠性改善型半导体器件，其特征在于：所述金属互联层包括位于绝缘介质层上方的第一金属层(11)，第一金属层由铝硅铜合金制成，其中硅的成分大于1％。
3.根据权利要求2所述的可靠性改善型半导体器件，其特征在于：所述金属互联层还包括位于第一金属层上方的第二金属层(12)，第二金属层由高温铝铜合金制成。
4.根据权利要求1所述的可靠性改善型半导体器件，其特征在于：所述保护层包括金属互联层上方的第一钝化层(13)，第一钝化层为氮化层。
5.根据权利要求4所述的可靠性改善型半导体器件，其特征在于：所述保护层还包括位于第一钝化层上方的第二钝化层(14)，第二钝化层为聚酰亚胺层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110258725.0A CN113035933B (zh) | 2021-03-10 | 2021-03-10 | 一种可靠性改善型半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110258725.0A CN113035933B (zh) | 2021-03-10 | 2021-03-10 | 一种可靠性改善型半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113035933A true CN113035933A (zh) | 2021-06-25 |
| CN113035933B CN113035933B (zh) | 2022-11-04 |
Family
ID=76468910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110258725.0A Active CN113035933B (zh) | 2021-03-10 | 2021-03-10 | 一种可靠性改善型半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113035933B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217667A (ja) * | 1986-03-19 | 1987-09-25 | Toshiba Corp | 半導体装置 |
| JPH104156A (ja) * | 1996-06-14 | 1998-01-06 | Mitsubishi Electric Corp | 半導体装置用絶縁基板及び半導体装置 |
| US6049111A (en) * | 1997-06-30 | 2000-04-11 | Oki Electric Industry Co., Ltd. | Semiconductor device including protective circuit with guard ring |
| CN102082147A (zh) * | 2009-10-26 | 2011-06-01 | 万国半导体股份有限公司 | 在接触沟槽中形成多层势垒金属的器件 |
| CN202534649U (zh) * | 2012-01-04 | 2012-11-14 | 无锡新洁能功率半导体有限公司 | 提高截止效果的沟槽型功率mos器件 |
| CN104658910A (zh) * | 2013-11-20 | 2015-05-27 | 上海华虹宏力半导体制造有限公司 | 一种功率mos器件的金属成膜方法 |
| CN110364489A (zh) * | 2018-04-10 | 2019-10-22 | 英飞凌科技股份有限公司 | 半导体器件和用于形成半导体器件的方法 |
| CN110379848A (zh) * | 2019-08-29 | 2019-10-25 | 无锡新洁能股份有限公司 | 一种具有截止环结构的功率半导体器件及其制作方法 |
-
2021
- 2021-03-10 CN CN202110258725.0A patent/CN113035933B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217667A (ja) * | 1986-03-19 | 1987-09-25 | Toshiba Corp | 半導体装置 |
| JPH104156A (ja) * | 1996-06-14 | 1998-01-06 | Mitsubishi Electric Corp | 半導体装置用絶縁基板及び半導体装置 |
| US6049111A (en) * | 1997-06-30 | 2000-04-11 | Oki Electric Industry Co., Ltd. | Semiconductor device including protective circuit with guard ring |
| CN102082147A (zh) * | 2009-10-26 | 2011-06-01 | 万国半导体股份有限公司 | 在接触沟槽中形成多层势垒金属的器件 |
| CN202534649U (zh) * | 2012-01-04 | 2012-11-14 | 无锡新洁能功率半导体有限公司 | 提高截止效果的沟槽型功率mos器件 |
| CN104658910A (zh) * | 2013-11-20 | 2015-05-27 | 上海华虹宏力半导体制造有限公司 | 一种功率mos器件的金属成膜方法 |
| CN110364489A (zh) * | 2018-04-10 | 2019-10-22 | 英飞凌科技股份有限公司 | 半导体器件和用于形成半导体器件的方法 |
| CN110379848A (zh) * | 2019-08-29 | 2019-10-25 | 无锡新洁能股份有限公司 | 一种具有截止环结构的功率半导体器件及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 龚磊清等: "《铸造铝合金金相图谱》", 30 September 1987 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113035933B (zh) | 2022-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI395277B (zh) | 晶圓水準的晶片級封裝 | |
| CN102347298B (zh) | 基板上的凸块结构与其形成方法 | |
| US8169063B2 (en) | Semiconductor component and method for producing the same | |
| CN102222647B (zh) | 半导体裸片及形成导电元件的方法 | |
| US6703069B1 (en) | Under bump metallurgy for lead-tin bump over copper pad | |
| TWI407541B (zh) | 積體電路的接合焊墊結構 | |
| US5047833A (en) | Solderable front metal contact for MOS devices | |
| US20230369068A1 (en) | Chip package structure with ring dam | |
| US11842938B2 (en) | Semiconductor device and method for forming a semiconductor device | |
| CN105655313A (zh) | 半导体器件、功率半导体器件及加工半导体器件的方法 | |
| CN102543766A (zh) | 一种柱状凸点封装工艺 | |
| US20140167256A1 (en) | Flip chip package structure and fabrication process thereof | |
| US20030189261A1 (en) | Under-bump-metallurgy layer | |
| CN102543898A (zh) | 一种柱状凸点封装结构 | |
| CN106409798A (zh) | 半导体器件和用于制造半导体器件的方法 | |
| CN113035933B (zh) | 一种可靠性改善型半导体器件 | |
| KR102245155B1 (ko) | 반도체 장치 | |
| US8125083B2 (en) | Protective barrier layer for semiconductor device electrodes | |
| CN108091646B (zh) | 紫外led抗静电硅基板的封装结构 | |
| CN202473869U (zh) | 一种柱状凸点封装结构 | |
| CN102496603A (zh) | 一种芯片级封装结构 | |
| CN210467824U (zh) | 半导体封装结构 | |
| CN109545765B (zh) | 一种mosfet晶圆及mosfet晶圆表面制备方法 | |
| US20130313710A1 (en) | Semiconductor Constructions and Methods of Forming Semiconductor Constructions | |
| CN212874486U (zh) | 一种重新布线的晶圆级封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |