CN113035825A - 半导体封装结构及其形成方法 - Google Patents
半导体封装结构及其形成方法 Download PDFInfo
- Publication number
- CN113035825A CN113035825A CN202110145465.6A CN202110145465A CN113035825A CN 113035825 A CN113035825 A CN 113035825A CN 202110145465 A CN202110145465 A CN 202110145465A CN 113035825 A CN113035825 A CN 113035825A
- Authority
- CN
- China
- Prior art keywords
- semiconductor package
- substrate
- layer
- molding compound
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004806 packaging method and process Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 150000001875 compounds Chemical class 0.000 claims abstract description 35
- 238000000465 moulding Methods 0.000 claims abstract description 35
- 239000010410 layer Substances 0.000 claims description 84
- 229910000679 solder Inorganic materials 0.000 claims description 20
- 239000012790 adhesive layer Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Wire Bonding (AREA)
Abstract
本发明的实施例提供了一种半导体封装结构，包括：基板；线路结构，设置在基板上并电连接至基板；模制化合物层，填充基板和线路结构之间的空间。本发明的目的在于提供一种半导体封装结构及其形成方法，以提高半导体封装结构的良率。
Description
技术领域
本发明的实施例涉及半导体封装结构及其形成方法。
背景技术
随着封装技术的演进以及产品的高输入/输出(I/O)的需求，基板与芯片间需要有更多的线路结构来承先启后，传统常见的是2.1维(2.1D)的做法，即在基板上逐步利用凸块(bumping)技术制作细线路，用以承接芯片的I/O。随着线路的层数与面积的增大，此种作法伴随着很大的良率损失。
发明内容
针对相关技术中存在的问题，本发明的目的在于提供一种半导体封装结构及其形成方法，以提高半导体封装结构的良率。
为实现上述目的，本发明的实施例提供了一种半导体封装结构，包括：基板；线路结构，设置在基板上并电连接至基板；模制化合物层，填充基板和线路结构之间的空间。
在一些实施例中，模制化合物层还覆盖基板的顶面的位于线路结构正下方之外的部分。
在一些实施例中，模制化合物层的边缘与基板的侧面齐平。
在一些实施例中，线路结构为嵌入式迹线衬底。
在一些实施例中，暴露于线路结构的顶面处的迹线具有相对于顶面向下的凹陷。
在一些实施例中，还包括：通孔，位于暴露于线路结构的顶面处的迹线与基板之间，通孔的直径从上到下逐渐增大。
在一些实施例中，迹线的线宽小于2μm，迹线之间的间距小于2μm。
在一些实施例中，模制化合物层包封线路结构的侧面，并且线路结构的上表面低于模制化合物层的上表面。
在一些实施例中，线路结构与基板通过焊料进行电连接。
在一些实施例中，焊料包括锡球。
在一些实施例中，还包括：芯片，位于线路结构上；粘合层，位于线路结构和芯片之间。
在一些实施例中，粘合层延伸覆盖线路结构的顶面的位于芯片直接下方之外的部分。
在一些实施例中，粘合层延伸到芯片的侧面上。
本申请的实施例还提供一种形成半导体封装结构的方法，包括：在载体上形成种子层；在种子层上形成线路结构，线路结构包括介电层以及位于介电层中的迹线，迹线接触种子层；将线路结构电连接至基板；使用模制化合物层封装线路结构，模制化合物层填充基板和线路结构之间的空间。
在一些实施例中，还包括：使用平坦化工艺去除部分模制化合物层及载体，以暴露种子层。
在一些实施例中，还包括：蚀刻去除种子层，蚀刻还去除部分的迹线，使得迹线相对于介电层凹陷。
在一些实施例中，还包括：蚀刻去除种子层使得线路结构的顶面低于模制化合物层的顶面。
在一些实施例中，还包括：将芯片设置在线路结构上，芯片电连接至暴露的迹线。
在一些实施例中，平坦化工艺包括研磨工艺。
在一些实施例中，将线路结构电连接至基板包括：在线路结构上形成电连接迹线的锡球，将锡球接合至基板。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图7示出了根据本申请实施例的半导体封装结构的顺序形成过程。
具体实施方式
为更好的理解本申请实施例的精神，以下结合本申请的部分优选实施例对其作进一步说明。
本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。
如本文中所使用，术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时，所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“大体上”相同。
在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本申请以特定的方向建构或操作。
另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利及简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。
再者，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。
目前的基板制程受限于材料与制程能力，目前的线宽/线距能力只能达到工程品7μm/7μm，量产能力只达到10μm/10μm或12μm/12μm以上。目前的基板线路制程能力会受限于材料，例如干膜分辨率、干膜显影药水能力、水平线蚀刻能力、水平线处理(handling)能力等问题，造成线宽/线距受限以及良率问题。
参见图1，在载体10上提供线路层12，在线路层12上的凸块16上设置焊料18。在载体10和线路层12之间设置有种子层11，在实施例中，种子层11包括铜。
参见图2，通过倒装的方式将线路层12设置在基板20上。线路层12通过焊料18与基板20进行电连接。
参见图3，使用模制化合物层30(Molding Compound)封装线路层12以及线路层12与基板20之间的空间。
参见图4至图5，使用研磨工艺40去除模制化合物层30的部分，并将载体10去除。使得模制化合物层30的顶面与种子层11的顶面齐平。
参见图6A至图6B，图6B为图6A的区域A的放大图。通过蚀刻工艺将种子层11去除，使得线路结构12相比于模制化合物层30的顶面凹陷。其中，线路结构12的暴露于顶面处的迹线60内埋于线路结构12，层间的通孔62的直径是从上到下逐渐增大的。本案实施例的制程为将细线路的线路层12先行以焊料18(例如，锡球)与基板20接合后，再以模制化合物层30填充两者间的间隙与周边，后续再掩模露铜，最后蚀刻清除上层的铜层。由于蚀刻关系，暴露于线路结构12的顶面处的迹线60具有相对于顶面向下的凹陷64。需要说明的是，本案以封装的方式来完成结构，有利于抑制整体翘曲，其一是可轻易选用合适的模制化合物材料，另一则是利用较多的模制化合物与基板20以及线路层12接合(线路层12的周边)，加强抑制翘曲的能力。
参见图7，将芯片70设置在线路结构12上，并通过粘合层72封装芯片70和线路结构12之间的空间。线路层12的顶面低于模制化合物层30的顶面，有利于后续粘合层72的填充。粘合层72包括热界面材料(thermal interface material，TIM)，芯片70可以是散热器。细线路的线路层12为嵌入式迹线衬底(embedded trace substrate，ETS)结构，在芯片70的一侧皆为内埋线路，并且，其层间的通孔62的直径是从上到下逐渐增大的。此技术可有效增加线路密度、减少布局面积，并可避免线路损伤。
本申请的实施例将线路结构12用凸块制程设置在载体10上，并通过倒装工艺与基板组合后，再将载体10移除。线路结构12为细线路层，其中L/S小于2μm/2μm。因为线路结构12使用凸块制程，可以避免掉材料、药水与制程能力的问题，且细线路层可以先与底下的基板20组合成封装结构，所以不会有扇出良率影响芯片的问题。
本申请将细线路与基板20分别施作，先行以凸块技术制作细线路，再将细线路上锡球(焊料18)接合至基板20上，借由这种方式可分别将良好的细线路与良好的基板10接合，进而改善传统2.1D的缺陷。
本发明的实施例提供了一种半导体封装结构，包括：基板20；线路结构12，设置在基板20上并电连接至基板20；模制化合物层30，填充基板20和线路结构12之间的空间。在一些实施例中，模制化合物层30还覆盖基板20的顶面的位于线路结构12正下方之外的部分。在一些实施例中，模制化合物层30的边缘与基板20的侧面齐平。在一些实施例中，线路结构为嵌入式迹线衬底。在一些实施例中，暴露于线路结构12的顶面(即上表面)处的迹线60具有相对于顶面向下的凹陷64。在一些实施例中，还包括：通孔62，位于暴露于线路结构12的顶面处的迹线60与基板20之间，通孔62的直径从上到下逐渐增大。在一些实施例中，迹线64的线宽小于2μm，迹线64之间的间距小于2μm。在一些实施例中，模制化合物层30包封线路结构12的侧面，并且线路结构12的上表面低于模制化合物层30的上表面。在一些实施例中，线路结构12与基板20通过焊料18进行电连接。在一些实施例中，焊料18包括锡球。在一些实施例中，还包括：芯片70，位于线路结构12上；粘合层72，位于线路结构12和芯片70之间。在一些实施例中，粘合层72延伸覆盖线路结构12的顶面的位于芯片70直接下方之外的部分。在一些实施例中，粘合层72延伸到芯片70的侧面上。
本申请的实施例还提供一种形成半导体封装结构的方法，包括：在载体10上形成种子层11；在种子层11上形成线路结构12，线路结构12包括介电层66以及位于介电层66中的迹线60，迹线60接触种子层11；将线路结构12电连接至基板20；使用模制化合物层30封装线路结构12，模制化合物层30填充基板20和线路结构12之间的空间。在一些实施例中，还包括：使用平坦化工艺去除部分模制化合物层30及载体10，以暴露种子层11。在一些实施例中，还包括：蚀刻去除种子层11，蚀刻还去除部分的迹线30，使得迹线60相对于介电层66凹陷。在一些实施例中，还包括：蚀刻去除种子层11使得线路结构12的顶面低于模制化合物层30的顶面。在一些实施例中，还包括：将芯片70设置在线路结构12上，芯片70电连接至暴露的迹线60。在一些实施例中，平坦化工艺包括研磨工艺40。在一些实施例中，将线路结构12电连接至基板20包括：在线路结构12上形成电连接迹线60的锡球，将锡球接合至基板20。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (20)
1.一种半导体封装结构，其特征在于，包括：
基板；
线路结构，设置在所述基板上并电连接至所述基板；
模制化合物层，填充所述基板和所述线路结构之间的空间。
2.根据权利要求1所述的半导体封装结构，其特征在于，
所述模制化合物层还覆盖所述基板的顶面的位于所述线路结构正下方之外的部分。
3.根据权利要求2所述的半导体封装结构，其特征在于，
所述模制化合物层的边缘与所述基板的侧面齐平。
4.根据权利要求1所述的半导体封装结构，其特征在于，
所述线路结构为嵌入式迹线衬底。
5.根据权利要求4所述的半导体封装结构，其特征在于，
暴露于所述线路结构的顶面处的迹线具有相对于所述顶面向下的凹陷。
6.根据权利要求5所述的半导体封装结构，其特征在于，还包括：
通孔，位于所述暴露于所述线路结构的顶面处的迹线与所述基板之间，所述通孔的直径从上到下逐渐增大。
7.根据权利要求5所述的半导体封装结构，其特征在于，所述迹线的线宽小于2μm，所述迹线之间的间距小于2μm。
8.根据权利要求1所述的半导体封装结构，其特征在于，
所述模制化合物层包封所述线路结构的侧面，并且所述线路结构的上表面低于所述模制化合物层的上表面。
9.根据权利要求1所述的半导体封装结构，其特征在于，
所述线路结构与所述基板通过焊料进行电连接。
10.根据权利要求9所述的半导体封装结构，其特征在于，
所述焊料包括锡球。
11.根据权利要求1所述的半导体封装结构，其特征在于，还包括：
芯片，位于所述线路结构上；
粘合层，位于所述线路结构和所述芯片之间。
12.根据权利要求11所述的半导体封装结构，其特征在于，
所述粘合层延伸覆盖所述线路结构的顶面的位于所述芯片直接下方之外的部分。
13.根据权利要求11或12所述的半导体封装结构，其特征在于，所述粘合层延伸到所述芯片的侧面上。
14.一种形成半导体封装结构的方法，其特征在于，包括：
在载体上形成种子层；
在种子层上形成线路结构，所述线路结构包括介电层以及位于所述介电层中的迹线，所述迹线接触所述种子层；
将所述线路结构电连接至基板；
使用模制化合物层封装所述线路结构，所述模制化合物层填充所述基板和所述线路结构之间的空间。
15.根据权利要求14所述的形成半导体封装结构的方法，其特征在于，还包括：
使用平坦化工艺去除部分所述模制化合物层及所述载体，以暴露所述种子层。
16.根据权利要求15所述的形成半导体封装结构的方法，其特征在于，还包括：
蚀刻去除所述种子层，所述蚀刻还去除部分的所述迹线，使得所述迹线相对于所述介电层凹陷。
17.根据权利要求16所述的形成半导体封装结构的方法，其特征在于，还包括：
所述蚀刻去除所述种子层使得所述线路结构的顶面低于所述模制化合物层的顶面。
18.根据权利要求16所述的形成半导体封装结构的方法，其特征在于，还包括：
将芯片设置在所述线路结构上，所述芯片电连接至暴露的所述迹线。
19.根据权利要求15所述的形成半导体封装结构的方法，其特征在于，
所述平坦化工艺包括研磨工艺。
20.根据权利要求14所述的形成半导体封装结构的方法，其特征在于，将所述线路结构电连接至所述基板包括：
在所述线路结构上形成电连接所述迹线的锡球，将所述锡球接合至所述基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110145465.6A CN113035825A (zh) | 2021-02-02 | 2021-02-02 | 半导体封装结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110145465.6A CN113035825A (zh) | 2021-02-02 | 2021-02-02 | 半导体封装结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113035825A true CN113035825A (zh) | 2021-06-25 |
Family
ID=76459703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110145465.6A Pending CN113035825A (zh) | 2021-02-02 | 2021-02-02 | 半导体封装结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113035825A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241229A (zh) * | 2013-06-21 | 2014-12-24 | 三星电子株式会社 | 具有贯穿电极的半导体封装及其制造方法 |
| CN107611101A (zh) * | 2017-10-12 | 2018-01-19 | 中芯长电半导体（江阴）有限公司 | 一种水冷型扇出封装结构及其制作方法 |
| CN107768295A (zh) * | 2016-08-21 | 2018-03-06 | 美光科技公司 | 半导体封装及其制造方法 |
| CN107946277A (zh) * | 2016-10-13 | 2018-04-20 | 台湾积体电路制造股份有限公司 | 半导体装置以及半导体装置制造方法 |
-
2021
- 2021-02-02 CN CN202110145465.6A patent/CN113035825A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241229A (zh) * | 2013-06-21 | 2014-12-24 | 三星电子株式会社 | 具有贯穿电极的半导体封装及其制造方法 |
| CN107768295A (zh) * | 2016-08-21 | 2018-03-06 | 美光科技公司 | 半导体封装及其制造方法 |
| CN107946277A (zh) * | 2016-10-13 | 2018-04-20 | 台湾积体电路制造股份有限公司 | 半导体装置以及半导体装置制造方法 |
| CN107611101A (zh) * | 2017-10-12 | 2018-01-19 | 中芯长电半导体（江阴）有限公司 | 一种水冷型扇出封装结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9899249B2 (en) | Fabrication method of coreless packaging substrate | |
| US11469210B2 (en) | Semiconductor package with multiple coplanar interposers | |
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| US7602053B2 (en) | Leadframe of a leadless flip-chip package and method for manufacturing the same | |
| US10224254B2 (en) | Package process method including disposing a die within a recess of a one-piece material | |
| US20190043819A1 (en) | Electronic package having redistribution structure | |
| KR101107858B1 (ko) | 반도체 기판을 위한 도전 필러 구조 및 그 제조 방법 | |
| JP2001024024A (ja) | 半導体パッケージ及びその製造方法 | |
| US8513057B2 (en) | Integrated circuit packaging system with routable underlayer and method of manufacture thereof | |
| US11658148B2 (en) | Semiconductor package and a method for manufacturing the same | |
| US8691625B2 (en) | Method for making a chip package | |
| US10811378B2 (en) | Electronic package and manufacturing method thereof | |
| US10861832B2 (en) | Package structure and method of manufacturing the same | |
| CN110071048B (zh) | 半导体封装以及制造该半导体封装的方法 | |
| CN112563215A (zh) | 电子封装件及其制法 | |
| US20080009104A1 (en) | Semiconductor package having electromagnetic interference shielding and fabricating method thereof | |
| US20220344175A1 (en) | Flip chip package unit and associated packaging method | |
| US11676877B2 (en) | Electronic package with multiple electronic components spaced apart by grooves | |
| CN113035825A (zh) | 半导体封装结构及其形成方法 | |
| US20200258871A1 (en) | Package stack structure and method for manufacturing the same | |
| TWI691041B (zh) | 電子封裝件及其封裝基板與製法 | |
| JP2010287859A (ja) | 貫通電極を有する半導体チップ及びそれを用いた半導体装置 | |
| US11694904B2 (en) | Substrate structure, and fabrication and packaging methods thereof | |
| TWI716203B (zh) | 半導體結構及其製造方法 | |
| TWI612587B (zh) | 一種無基板半導體封裝製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210625 |
|
| RJ01 | Rejection of invention patent application after publication |