CN113035767A - 一种外延基座 - Google Patents

一种外延基座 Download PDF

Info

Publication number
CN113035767A
CN113035767A CN202110184460.4A CN202110184460A CN113035767A CN 113035767 A CN113035767 A CN 113035767A CN 202110184460 A CN202110184460 A CN 202110184460A CN 113035767 A CN113035767 A CN 113035767A
Authority
CN
China
Prior art keywords
region
curvature
radius
peripheral region
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110184460.4A
Other languages
English (en)
Inventor
王鑫
曹共柏
林志鑫
潘帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zing Semiconductor Corp
Original Assignee
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zing Semiconductor Corp filed Critical Zing Semiconductor Corp
Priority to CN202110184460.4A priority Critical patent/CN113035767A/zh
Publication of CN113035767A publication Critical patent/CN113035767A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种外延基座，包括边缘侧墙和片坑，所述边缘侧墙位于所述片坑的外围，所述片坑用于盛放硅片，所述片坑沿径向由外至内依次包括：支撑台，用于支撑硅片；外围区域，所述外围区域上表面不高于所述支撑台上表面；以及中心区域，所述中心区域上表面不高于所述外围区域上表面；其中，所述中心区域的曲率半径小于所述外围区域的曲率半径。根据本发明提供的外延基座，采用分段曲率设计，使中心区域的曲率半径小于所述外围区域的曲率半径，避免了硅片在载入/取出过程中撞击产生的应力和缺陷，提高了产品良率。

Description

一种外延基座
技术领域
本发明涉及半导体技术领域，具体而言涉及一种外延基座。
背景技术
硅外延生长是半导体制造中的一个重要工艺，它是在一定条件下，在硅片上生长一层合乎要求的单晶层的方法，具体包括真空外延、气相外延、液相外延等，其中应用最广泛的是气相硅外延，其反应机理是在高温下使挥发性强的硅源，比如TCS(Trichlorosilane三氯硅烷)，与氢气发生反应或热解，生成的硅原子淀积在硅片上长成外延层。
半导体硅片在外延过程中，其单晶特征在硅片高温载入/取出高温外延腔体过程中，由于重力或温度分布因素，导致最先接触基座的区域在硅片中心；因此硅片中心受冲击较大，从而产生应力或缺陷，并在后续高温过程中可能会放大，导致产品降级或报废。
因此，有必要提出一种新的外延基座，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种外延基座，包括边缘侧墙和片坑，所述边缘侧墙位于所述片坑的外围，所述片坑用于盛放硅片，所述片坑沿径向由外至内依次包括：
支撑台，用于支撑硅片；
外围区域，所述外围区域上表面不高于所述支撑台上表面；以及
中心区域，所述中心区域上表面不高于所述外围区域上表面；其中，
所述中心区域的曲率半径小于所述外围区域的曲率半径。
进一步，所述中心区域包括以所述外延基座的中心为圆心，以第一半径为半径的区域，所述第一半径的范围为片坑最大半径的2/5-2/3。
进一步，所述外围区域的曲率半径与所述中心区域的曲率半径之比大于等于4。
进一步，所述外围区域的曲率半径与所述中心区域的曲率半径之比大于等于6。
进一步，所述中心区域和所述外围区域之间还设置有连接区域，以将曲率半径不同的中心区域和外围区域光滑连接。
进一步，所述连接区域的形状为样条曲线。
进一步，所述样条曲线为圆弧。
进一步，所述连接区域与所述中心区域相切，和/或，所述连接区域与所述外围区域相切。
根据本发明提供的外延基座，采用分段曲率设计，使中心区域的曲率半径小于所述外围区域的曲率半径，避免了硅片在载入/取出过程中撞击产生的应力和缺陷，提高了产品良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-1C示出了外延基座承载硅片的状态的示意图；
图2A为根据本发明的实施例的外延基座的主视示意图；
图2B为根据本发明的实施例的外延基座的俯视示意图。
附图标记
101、中心区域
102、外围区域
103、支撑台
104、连接区域
200、硅片
300、边缘侧墙
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
参照图1A-1C，在硅片生长过程中，硅片内的热均匀性非常重要，生长温度的变化导致硅片波长的偏移，其取决于生长速率、量子阱厚度、硅片成分、生长压力和生长温度。硅片外延生长过程中，在高温下硅片中心受重力影响应力发生变化，会产生图1B和1C所示的“凹弓”形变，因此在硅片高温载入/取出高温外延腔体过程中，最先接触外延基座的区域在硅片中心，此时硅片中心受冲击较大，从而产生应力或缺陷，并在后续高温过程中可能会放大，导致产品降级或报废。因此，在外延过程中，外延基座的形状需与硅片形状匹配。
针对现有技术中硅片在载入/取出时由于撞击可能会在硅片中心产生应力和缺陷的问题，本发明提供了一种外延基座，如图2A和图2B所示，包括边缘侧墙300和片坑，所述边缘侧墙300位于所述片坑的外围，所述片坑用于盛放硅片200，所述片坑沿径向由外至内依次包括：
支撑台103，用于支撑硅片200；
外围区域102，所述外围区域上表面不高于所述支撑台上表面；以及
中心区域101，所述中心区域上表面不高于所述外围区域上表面；其中，
所述中心区域101的曲率半径小于所述外围区域102的曲率半径。
参照图2A和图2B，所述外延基座包括片坑区域(Porket)和边缘侧墙300，所述边缘侧墙300合围以形成所述片坑区域，所述片坑区域的高度低于所述边缘侧墙300。
进一步，所述片坑区域由内至外包括中心区域101、外围区域102和支撑台103。如图2A所示，所述外围区域102位于所述中心区域101与所述支撑台103之间，所述外围区域上表面不高于所述支撑台上表面，并且所述中心区域上表面不高于所述外围区域上表面。
进一步，所述中心区域101由具有一定曲率的一段圆弧构成，或者所述中心区域由具有不同曲率的多段圆弧构成。
进一步，所述外围区域102由具有一定曲率的一段圆弧构成，或者所述中心区域由具有不同曲率的多段圆弧构成。
示例性地，所述中心区域101包括以所述外延基座的中心为圆心，以第一半径为半径的区域，通常，所述第一半径的范围为片坑最大半径的2/5-2/3。
在一个实施例中，用于承载尺寸为300mm的硅片的外延基座，所述片坑半径大于所承载硅片的半径，如为151mm～170mm，其中，所述第一半径的范围为60mm-115mm，优选80mm。
需要说明的是，本发明提供的外延基座还可适用于承载任意尺寸的硅片，包括但不限于50mm，100mm，150mm或200mm。
片坑区域的结构由一般采用一定曲率的圆弧，这种设计无法兼顾中心区域和边缘区域的不同形变导致的缺陷，通过将片坑由一个曲率的圆弧分成两段或两段以上的曲率圆弧，可以适应硅片在不同温度，不同支撑条件下的应力控制。
在一个实施例中，所述中心区域101的曲率半径R1的范围为20000mm至40000mm，优选30000mm。
所述中心区域101的曲率一方面需要保证在高温时外延基座对硅片200的均匀支撑，即硅片200的形状与外延基座形状接近，另一方面还需保证低温(600℃-900℃)时硅片200不会与外延基座接触。
示例性地，所述外围区域102的曲率半径R2与所述中心区域101的曲率半径R1之比大于4。
优选地，所述外围区域102的曲率半径R2与所述中心区域101的曲率半径R1之比大于6。
进一步，构成所述外围区域102的圆弧的圆心与构成所述中心区域101的圆弧的圆心在垂直方向上重合。
在一个实施例中，所述外围区域102的曲率半径R2的范围为大于180000mm，优选200000mm。
通过在外围区域102中间设置曲率半径较大的中心区域101，可以在外延基座的中心形成“凹槽”，以在硅片200载入/取出过程中，避免硅片200的中心部分与外延基座发生碰撞。
示例性地，所述中心区域101和所述外围区域102之间还设置有连接区域104，以将曲率半径不同的中心区域和外围区域光滑连接。
进一步，所述连接区域104的形状为样条曲线。
进一步，所述样条曲线为圆弧。
进一步，所述连接区域104与所述中心区域101相切，和/或，所述连接区域104与所述外围区域102相切。
通过连接区域104将曲率半径不同的中心区域101和外围区域102光滑连接起来(两端连接点附近一阶导数连续)，使硅片在各温度区间不会产生额外的大应力。
根据本发明提供的外延基座，采用分段曲率设计，使中心区域的曲率半径小于所述外围区域的曲率半径，避免了硅片在载入/取出过程中撞击产生的应力和缺陷，提高了产品良率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种外延基座，其特征在于，包括边缘侧墙和片坑，所述边缘侧墙位于所述片坑的外围，所述片坑用于盛放硅片，所述片坑沿径向由外至内依次包括：
支撑台，用于支撑硅片；
外围区域，所述外围区域上表面不高于所述支撑台上表面；以及
中心区域，所述中心区域上表面不高于所述外围区域上表面；其中，
所述中心区域的曲率半径小于所述外围区域的曲率半径。
2.如权利要求1所述的外延基座，其特征在于，所述中心区域包括以所述外延基座的中心为圆心，以第一半径为半径的区域，所述第一半径的范围为片坑最大半径的2/5-2/3。
3.如权利要求1所述的外延基座，其特征在于，所述外围区域的曲率半径与所述中心区域的曲率半径之比大于等于4。
4.如权利要求3所述的外延基座，其特征在于，所述外围区域的曲率半径与所述中心区域的曲率半径之比大于等于6。
5.如权利要求1所述的外延基座，其特征在于，所述中心区域和所述外围区域之间还设置有连接区域，以将曲率半径不同的中心区域和外围区域光滑连接。
6.如权利要求5所述的外延基座，其特征在于，所述连接区域的形状为样条曲线。
7.如权利要求6所述的外延基座，其特征在于，所述样条曲线为圆弧。
8.如权利要求6所述的外延基座，其特征在于，所述连接区域与所述中心区域相切，和/或，所述连接区域与所述外围区域相切。
CN202110184460.4A 2021-02-10 2021-02-10 一种外延基座 Pending CN113035767A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110184460.4A CN113035767A (zh) 2021-02-10 2021-02-10 一种外延基座

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110184460.4A CN113035767A (zh) 2021-02-10 2021-02-10 一种外延基座

Publications (1)

Publication Number Publication Date
CN113035767A true CN113035767A (zh) 2021-06-25

Family

ID=76461266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110184460.4A Pending CN113035767A (zh) 2021-02-10 2021-02-10 一种外延基座

Country Status (1)

Country Link
CN (1) CN113035767A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243813A (ja) * 1999-02-24 2000-09-08 Kokusai Electric Co Ltd 半導体製造装置
KR20020033441A (ko) * 2000-10-19 2002-05-06 에이에스엠 저펜 가부시기가이샤 반도체 기판 지지 장치
CN102828169A (zh) * 2011-06-13 2012-12-19 北京北方微电子基地设备工艺研究中心有限责任公司 一种载片托盘、托盘装置和结晶膜生长设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243813A (ja) * 1999-02-24 2000-09-08 Kokusai Electric Co Ltd 半導体製造装置
KR20020033441A (ko) * 2000-10-19 2002-05-06 에이에스엠 저펜 가부시기가이샤 반도체 기판 지지 장치
CN102828169A (zh) * 2011-06-13 2012-12-19 北京北方微电子基地设备工艺研究中心有限责任公司 一种载片托盘、托盘装置和结晶膜生长设备

Similar Documents

Publication Publication Date Title
KR101125431B1 (ko) 코팅장치용 기판 탑재 및 취출장치
US6623597B1 (en) Focus ring and apparatus for processing a semiconductor wafer comprising the same
US20110049779A1 (en) Substrate carrier design for improved photoluminescence uniformity
KR100965143B1 (ko) 서셉터 유닛 및 이를 구비하는 기판 처리 장치
US20130284683A1 (en) Wafer boat
US20110073037A1 (en) Epitaxial growth susceptor
KR101992564B1 (ko) 열 특성이 개선된 웨이퍼 서셉터
TWI692052B (zh) 基板處理裝置及基板處理方法
EP2036121A2 (en) Wafer platform
KR200495564Y1 (ko) 비-스크래칭의 내구성 기판 지지 핀
KR20150110207A (ko) 보트
JP5347288B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN113035767A (zh) 一种外延基座
JP4086242B2 (ja) 半導体製造装置及びこれを利用した半導体基板の薄膜形成方法
CN113544319A (zh) 气相成长装置及用于该气相成长装置的载具
JP2005197380A (ja) ウェーハ支持装置
TWI792001B (zh) 磊晶成長裝置及磊晶晶圓的製造方法
US20110269316A1 (en) Wafer Support Ring
KR20010062144A (ko) 열처리용 기판 보유 지지구, 기판 열처리 장치 및 기판의열처리 방법
WO2020137021A1 (ja) 気相成長装置およびエピタキシャルシリコンウェーハの製造方法
KR100317462B1 (ko) 기판 처리 장치
JP2021068871A (ja) エピタキシャル成長装置およびエピタキシャルウェーハの製造方法
CN214672564U (zh) 晶圆装卸载位的支撑结构
JP6233712B2 (ja) 気相成長装置及び被処理基板の支持構造
CN215628286U (zh) 石墨基座和mocvd设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination