CN113013299A - 发光二极管外延片及其生长方法 - Google Patents

发光二极管外延片及其生长方法 Download PDF

Info

Publication number
CN113013299A
CN113013299A CN202110108063.9A CN202110108063A CN113013299A CN 113013299 A CN113013299 A CN 113013299A CN 202110108063 A CN202110108063 A CN 202110108063A CN 113013299 A CN113013299 A CN 113013299A
Authority
CN
China
Prior art keywords
layer
type semiconductor
sio
quantum well
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110108063.9A
Other languages
English (en)
Other versions
CN113013299B (zh
Inventor
王群
郭炳磊
葛永晖
董彬忠
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN202110108063.9A priority Critical patent/CN113013299B/zh
Publication of CN113013299A publication Critical patent/CN113013299A/zh
Application granted granted Critical
Publication of CN113013299B publication Critical patent/CN113013299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本公开提供了一种发光二极管外延片及其生长方法，属于半导体技术领域。所述发光二极管外延片包括衬底、以及依次层叠在所述衬底上的氮化镓缓冲层、N型半导体层、多量子阱层和P型半导体层，所述多量子阱层是采用分子束外延法制备而成的，所述发光二极管外延片还包括设置在所述N型半导体层和所述多量子阱层之间的SiO2薄膜层，所述多量子阱层压印在所述SiO2薄膜层上，且部分所述多量子阱层穿过所述SiO2薄膜层与所述N型半导体层接触。该外延片可以保证外延片的波长一致性，保证发光二极管的发光效率。

Description

发光二极管外延片及其生长方法
技术领域
本公开涉及半导体技术领域，特别涉及一种发光二极管外延片及其生长方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件。作为一种高效、环保、绿色的新型固态照明光源，LED是前景广阔的新一代光源，正在被迅速广泛地应用在如交通信号灯、汽车内外灯、城市景观照明、户内外显示屏和小间距显示屏等领域。
外延片是LED中的主要构成部分，现有的GaN基LED外延片包括衬底和依次层叠在衬底上的缓冲层、未掺杂的GaN层、N型层、多量子阱层和P型层。其中N型层中掺有Si，提供电子，P型层中掺有Mg，提供空穴。当电流注入GaN基LED外延片中时，N型层提供的电子和P型层提供的空穴在电流的驱动下，向多量子阱层迁移，并在多量子阱层中辐射复合发光。
由于衬底(碳化硅、蓝宝石、硅片等)与氮化镓晶格常数的差异，在外延过程中会积累应力和缺陷，这些应力和缺陷会延伸至多量子阱层，影响多量子阱层中In的并入，进而会影响外延片的波长一致性，降低发光二极管的发光效率。
发明内容
本公开实施例提供了一种发光二极管外延片及其生长方法，可以保证外延片的波长一致性，保证发光二极管的发光效率。所述技术方案如下：
一方面，提供了一种发光二极管外延片，所述发光二极管外延片包括衬底、以及依次层叠在所述衬底上的氮化镓缓冲层、N型半导体层、多量子阱层和P型半导体层，
所述多量子阱层是采用分子束外延法制备而成的，所述发光二极管外延片还包括设置在所述N型半导体层和所述多量子阱层之间的SiO2薄膜层，所述多量子阱层压印在所述SiO2薄膜层上，且部分所述多量子阱层穿过所述SiO2薄膜层与所述N型半导体层接触。
可选地，所述SiO2薄膜层的厚度为2～13nm。
可选地，所述多量子阱层包括多个周期交替生长的InGaN阱层和GaN垒层，每个所述InGaN阱层中In的摩尔掺杂量为10％～25％。
另一方面，提供了一种发光二极管外延片的生长方法，所述生长方法包括：
提供一衬底；
在所述衬底上依次生长氮化镓缓冲层和N型半导体层；
在所述N型半导体层上沉积SiO2薄膜层；
采用分子束外延法制备多量子阱层；
采用纳米压印工艺将所述多量子阱层压覆在沉积有所述SiO2薄膜层的所述N型半导体层上，使部分所述多量子阱层穿过所述SiO2薄膜层与所述N型半导体层接触；
在所述多量子阱层上生长P型半导体层。
可选地，所述SiO2薄膜层的厚度为2～13nm。
可选地，所述多量子阱层包括多个周期交替生长的InGaN阱层和GaN垒层，每个所述InGaN阱层中In的摩尔掺杂量为10％～25％。
可选地，在所述N型半导体层上沉积SiO2薄膜层，包括：
采用等离子体增强化学的气相沉积法，在400～800mTorr的低气压下，在所述N型半导体层上形成所述SiO2薄膜层。
可选地，所述采用分子束外延法制备所述多量子阱层，包括：
提供一基板；
在生长温度为550～700℃、生长压力为10-8～10-6Pa的条件下，在所述基板上外延生长所述多量子阱层；
将所述多量子阱层与所述基板分离。
可选地，所述基板为GaN基板。
可选地，所述将所述多量子阱层压印在所述SiO2薄膜层上，使部分所述多量子阱层穿过所述SiO2薄膜层与所述N型半导体层接触，包括：
将所述多量子阱层放置在所述SiO2薄膜层上；
在模板上绘制纳米图案；
在所述多量子阱层上涂覆热压印胶，并将绘制有纳米图案的所述模板压在所述多量子阱层表面，采用加压的方式使图案转移到热压印胶上；
移开所述模板，并采用干法刻蚀的方法去除残留的热压印胶。
本公开实施例提供的技术方案带来的有益效果是：
通过提供一种发光二极管外延片，该发光二极管外延片中的多量子阱层是采用分子束外延法单独制备而成的，因此，N型半导体层底层产生的应力不会影响到多量子阱层，从而可以获得晶体质量较好的多量子阱层，保证多量子阱层中In的并入，进而可以保证外延片的波长一致性，提高发光二极管的发光效率。且外延片中还生长有SiO2薄膜层，SiO2薄膜层可以实现空间分离外延片底层和多量子阱层，从而可以进一步保证外延片底层产生的应力不会影响到多量子阱层。而SiO2薄膜层呈高阻态，当芯片通电时，需要保证N型半导体层和P型半导体层相通。因此，将多量子阱层压印在SiO2薄膜层上，且部分多量子阱层穿过SiO2薄膜层与N型半导体层接触，可以确保器件能够正常工作。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管外延片的结构示意图；
图2是本公开实施例提供的一种发光二极管外延片的生长方法流程图；
图3是本公开实施例提供的另一种发光二极管外延片的生长方法流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种发光二极管外延片的结构示意图，如图1所示，发光二极管外延片包括衬底1、以及依次层叠在衬底1上的氮化镓缓冲层2、N型半导体层3、多量子阱层4和P型半导体层5。
多量子阱层4是采用分子束外延法制备而成的。发光二极管外延片还包括设置在N型半导体层3和多量子阱层4之间的SiO2薄膜层6。多量子阱层4压印在SiO2薄膜层6上，且部分多量子阱层4穿过SiO2薄膜层6与N型半导体层3接触。
其中，多量子阱层4采用纳米压印技术压印在SiO2薄膜层6上。
本公开实施例提供的发光二极管外延片中的多量子阱层是采用分子束外延法单独制备而成的，因此，N型半导体层底层产生的应力不会影响到多量子阱层，从而可以获得晶体质量较好的多量子阱层，保证多量子阱层中In的并入，进而可以保证外延片的波长一致性，提高发光二极管的发光效率。且外延片中还生长有SiO2薄膜层，SiO2薄膜层可以实现空间分离外延片底层和多量子阱层，从而可以进一步保证外延片底层产生的应力不会影响到多量子阱层。而SiO2薄膜层呈高阻态，当芯片通电时，需要保证N型半导体层和P型半导体层相通。因此，将多量子阱层压印在SiO2薄膜层上，且部分多量子阱层穿过SiO2薄膜层与N型半导体层接触，可以确保器件能够正常工作。
且SiO2薄膜折射率较低，对于量子阱发出的光线可以起到方向选择的作用，减少光线光程，从而可以减少损耗，提高出光效率。同时，SiO2呈高阻态，不吸附Mo源，外延时可以选择性生长，电学导通时可以调控载流子行为，有利于提高电子和空穴的辐射复合效率，从而可以进一步提高二极管的发光效率。
可选地，SiO2薄膜层6的厚度为2～13nm。
若SiO2薄膜层6厚度过薄，纳米压印过程中易出现PN导通，导致器件失效。若SiO2薄膜层6厚度过厚，会增加串联电阻，导致器件发光效率降低。
可选地，多量子阱层4包括多个周期交替生长的InGaN阱层和GaN垒层，每个InGaN阱层中In的摩尔掺杂量为10％～25％。
若InGaN阱层中In摩尔掺杂量大于25％，会导致阱区极化偏大，电子波函数重叠减弱，晶体质量偏差。若InGaN阱层中In的摩尔掺杂量小于10％，阱区载流子复合效率会降低，影响器件发光效率。
可选地，多量子阱层4包括n个周期交替生长的InGaN阱层和GaN垒层，2≤n≤10。且n为正整数。
示例性地，每个InGaN阱层的厚度为2～3nm，每个GaN垒层的厚度为7～10nm。
可选地，衬底1可以为蓝宝石衬底。
可选地，氮化镓缓冲层2可以包括低温缓冲层、三维成核层、二维恢复层和本征氮化镓层。氮化镓缓冲层2的厚度为1um～5um。
可选地，N型半导体层3为掺Si的GaN层，厚度为1um～5um。N型半导体层3中N型掺杂剂的掺杂浓度为1018cm-3～1020cm-3，优选为1019cm-3。
可选地，P型半导体层5为掺Mg的GaN层，厚度为10nm～100nm。P型半导体层5中P型掺杂剂的掺杂浓度为1018cm-3～1020cm-3，优选为1019cm-3。
图1所示的发光二极管外延片的一种具体实现包括：发光二极管外延片包括衬底1、以及依次层叠在衬底1上的氮化镓缓冲层2、N型半导体层3、多量子阱层4和P型半导体层5。
多量子阱层4是采用分子束外延法制备而成的。发光二极管外延片还包括设置在N型半导体层3和多量子阱层4之间的SiO2薄膜层6。多量子阱层4压印在SiO2薄膜层6上，且部分多量子阱层4穿过SiO2薄膜层6与N型半导体层3接触。
其中，SiO2薄膜层6的厚度为8nm。
示例性地，多量子阱层4包括8个周期交替生长的InGaN阱层和GaN垒层，每个InGaN阱层中In的摩尔掺杂量为15％。每个InGaN阱层的厚度为2.5nm，每个GaN垒层的厚度为8nm。
示例性地，衬底1可以为蓝宝石衬底。氮化镓缓冲层2包括低温缓冲层、三维成核层、二维恢复层和本征氮化镓层。氮化镓缓冲层2的厚度为3um。N型半导体层3为掺Si的GaN层，厚度为3um。N型半导体层3中N型掺杂剂的掺杂浓度为1019cm-3。P型半导体层5为掺Mg的GaN层，厚度为50nm。P型半导体层5中P型掺杂剂的掺杂浓度为1019cm-3。
将上述外延片制成LED芯片，与现有技术中制成的芯片相比，LED芯片的出光效率增加了1～3％。
图2是本公开实施例提供的一种发光二极管外延片的生长方法流程图，如图2所示，该生长方法包括：
步骤201、提供一衬底。
其中，衬底可以为蓝宝石衬底。
步骤202、在衬底上依次生长氮化镓缓冲层和N型半导体层。
其中，氮化镓缓冲层包括低温缓冲层、三维成核层、二维恢复层和本征氮化镓层。氮化镓缓冲层的厚度为1μm～5μm。N型半导体层为掺Si的GaN层，厚度为1um～2um。N型半导体层中N型掺杂剂的掺杂浓度可以为1018cm-3～1020cm-3。
步骤203、在N型半导体层上沉积SiO2薄膜层。
步骤204、采用分子束外延法制备多量子阱层。
可选地，多量子阱层包括n个周期交替生长的InGaN阱层和GaN垒层，2≤n≤10。且n为正整数。
示例性地，每个InGaN阱层的厚度为2～3nm，每个GaN垒层的厚度为7～10nm。
步骤205、采用纳米压印工艺将多量子阱层压覆在沉积有SiO2薄膜层的N型半导体层上，使部分多量子阱层穿过SiO2薄膜层与N型半导体层接触。
步骤206、在多量子阱层上生长P型半导体层。
其中，P型半导体层为掺Mg的GaN层，厚度为1um～2um。P型半导体层中P型掺杂剂的掺杂浓度可以为1018cm-3～1020cm-3。
本公开实施例提供的生长方法中，多量子阱层是采用分子束外延法单独制备而成的，因此，N型半导体层底层产生的应力不会影响到多量子阱层，从而可以获得晶体质量较好的多量子阱层，保证多量子阱层中In的并入，进而可以保证外延片的波长一致性，提高发光二极管的发光效率。且外延片中还生长有SiO2薄膜层，SiO2薄膜层可以实现空间分离外延片底层和多量子阱层，从而可以进一步保证外延片底层产生的应力不会影响到多量子阱层。而SiO2薄膜层呈高阻态，当芯片通电时，需要保证N型半导体层和P型半导体层相通。因此，将多量子阱层压印在SiO2薄膜层上，且部分多量子阱层穿过SiO2薄膜层与N型半导体层接触，可以确保器件能够正常工作。
本公开实施例说明了发光二极管外延片在生长各层时的具体生长步骤，图3是本公开实施例提供的另一种发光二极管外延片的生长方法流程图，如图3所示，该生长方法包括：
步骤301、提供一衬底。
其中，衬底可采用蓝宝石平片衬底。
进一步地，步骤301还可以包括：
控制温度为1000℃～1200℃，在氢气气氛中对衬底进行6分钟～10分钟退火处理；
对衬底进行氮化处理。
通过上述步骤清洁衬底的表面，避免杂质掺入外延片中，有利于提高外延片的生长质量。
在本实施例中，采用Veeco K465i or C4 or RB MOCVD(Metal Organic ChemicalVapor Deposition，金属有机化合物化学气相沉淀)设备实现外延片的生长方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气，高纯NH3作为氮源，三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源，三甲基铟(TMIn)作为铟源，硅烷(SiH4)作为N型掺杂剂，即Si源，三甲基铝(TMAl)作为铝源，二茂镁(CP2Mg)作为P型掺杂剂，即Mg源。反应室压力为100-600torr。
步骤302、在衬底上生长氮化镓缓冲层。
其中，在具体实现时，缓冲层为首先在图形化衬底上低温生长的一层较薄的氮化镓，因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长，会形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维恢复层；最后在二维生长层上高温生长一层较厚的氮化镓，称为本征氮化镓层。本实施例中将低温缓冲层、三维成核层、二维恢复层和本征氮化镓层统称为氮化镓缓冲层。
进一步地，氮化镓缓冲层的厚度可以为1um～5um。
示例性地，控制反应腔温度为450℃～600℃，压力为200～500torr，生长低温缓冲层，然后控制反应腔内温度升高温度至950℃-1200℃生长三维成核层、二维恢复层和本征氮化镓层。
步骤303、在氮化镓缓冲层上生长N型半导体层。
其中，N型半导体层的厚度可以为1μm～5μm，N型半导体层中N型掺杂剂的掺杂浓度可以为1018/cm3～1020/cm3。
示例性地，向反应腔内通入TMGa作为镓源，通入N2、H2、NH3和SiH4，控制反应腔内的温度为950℃～1200℃，压力为200～500torr，在氮化镓缓冲层上生长厚度为2～3um的N型半导体层。
步骤304、在N型半导体层上沉积SiO2薄膜层。
可选地，SiO2薄膜层的厚度为2～13nm。
若SiO2薄膜层厚度过薄，纳米压印过程中易出现PN导通，导致器件失效。若SiO2薄膜层过厚会增加串联电阻，导致器件发光效率降低。
示例性地，步骤304可以包括：
采用等离子体增强化学的气相沉积法，在N型半导体层上沉积SiO2薄膜层。
其中，等离子体增强化学的气相沉积法(Plasma Enhanced Chemical VaporDeposition，PECVD)是在低气压下，利用低温等离子体在工艺腔体的阴极上(即样品放置的托盘)产生辉光放电，利用辉光放电(或另加发热体)使样品升温到预定的温度，然后通入适量的工艺气体，这些气体经一系列化学反应和等离子体反应，最终在样品表面形成固态薄膜。
示例性地，本公开实施例中，在400～800mTorr的低气压下，沉积SiO2薄膜层。沉积SiO2薄膜层时，通入的氮气的流量为500～1000sccm，硅烷的流量为20～100sccm。
步骤305、采用分子束外延法制备多量子阱层。
可选地，多量子阱层包括多个周期交替生长的InGaN阱层和GaN垒层，每个InGaN阱层中In的摩尔掺杂量为10％～25％。
若InGaN阱层中In的摩尔掺杂量大于25％，会导致阱区极化偏大，电子波函数重叠减弱，晶体质量偏差。若InGaN阱层中In的摩尔掺杂量小于10％，阱区载流子复合效率会降低，影响器件发光效率。
可选地，多量子阱层包括n个周期交替生长的InGaN阱层和GaN垒层，2≤n≤10。且n为正整数。
示例性地，每个InGaN阱层的厚度为2～3nm，每个GaN垒层的厚度为7～10nm。
示例性地，步骤305可以包括：
提供一基板；
在生长温度为550～700℃、生长压力为10-8～10-6Pa的条件下，在基板上外延生长多量子阱层；
将多量子阱层与基板分离。
步骤306、采用纳米压印工艺将多量子阱层压覆在沉积有SiO2薄膜层的N型半导体层上，使部分多量子阱层穿过SiO2薄膜层与N型半导体层接触。
示例性地，步骤306可以包括：
将多量子阱层放置在SiO2薄膜层上；
在模板上绘制纳米图案；
在多量子阱层上涂覆热压印胶，并将绘制有纳米图案的模板压在多量子阱层表面，采用加压的方式使图案转移到热压印胶上；
移开模板，并采用干法刻蚀的方法去除残留的热压印胶。
采用纳米压印技术可以大批量重复性地上制备大面积的纳米图形结构，并且所制出的高分辨率图案具有相当好的均匀性和重复性。
上述纳米压印工艺中，采用纳米图案的模板压在多量子阱层表面时，模板上有纳米图案的部分会将SiO2薄膜层压穿，使得部分多量子阱层穿过SiO2薄膜层与N型半导体层接触。
步骤307、在多量子阱层上生长P型半导体层。
其中，P型半导体层的厚度为10nm～100nm，P型半导体层中P型掺杂剂的掺杂浓度为1018/cm3～1020/cm3。
可选地，控制反应腔温度为800℃～950℃，压力为100torr～300torr，在多量子阱层上生长P型半导体层。
需要说明的是，在上述外延生长结束之后，会先将温度降低至650℃～850℃，在氮气气氛中对外延片进行5分钟～15分钟的退火处理，然后再将外延片的温度降低至室温，结束发光二极管的外延生长。
本公开实施例提供的生长方法中，多量子阱层是采用分子束外延法单独制备而成的，因此，N型半导体层底层产生的应力不会影响到多量子阱层，从而可以获得晶体质量较好的多量子阱层，保证多量子阱层中In的并入，进而可以保证外延片的波长一致性，提高发光二极管的发光效率。且外延片中还生长有SiO2薄膜层，SiO2薄膜层可以实现空间分离外延片底层和多量子阱层，从而可以进一步保证外延片底层产生的应力不会影响到多量子阱层。而SiO2薄膜层呈高阻态，当芯片通电时，需要保证N型半导体层和P型半导体层相通。因此，将多量子阱层压印在SiO2薄膜层上，且部分多量子阱层穿过SiO2薄膜层与N型半导体层接触，可以确保器件能够正常工作。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种发光二极管外延片，所述发光二极管外延片包括衬底、以及依次层叠在所述衬底上的氮化镓缓冲层、N型半导体层、多量子阱层和P型半导体层，其特征在于，
所述多量子阱层是采用分子束外延法制备而成的，所述发光二极管外延片还包括设置在所述N型半导体层和所述多量子阱层之间的SiO2薄膜层，所述多量子阱层压印在所述SiO2薄膜层上，且部分所述多量子阱层穿过所述SiO2薄膜层与所述N型半导体层接触。
2.根据权利要求1所述的发光二极管外延片，其特征在于，所述SiO2薄膜层的厚度为2～13nm。
3.根据权利要求1所述的发光二极管外延片，其特征在于，所述多量子阱层包括多个周期交替生长的InGaN阱层和GaN垒层，每个所述InGaN阱层中In的摩尔掺杂量为10％～25％。
4.一种发光二极管外延片的生长方法，其特征在于，所述生长方法包括：
提供一衬底；
在所述衬底上依次生长氮化镓缓冲层和N型半导体层；
在所述N型半导体层上沉积SiO2薄膜层；
采用分子束外延法制备多量子阱层；
采用纳米压印工艺将所述多量子阱层压覆在沉积有所述SiO2薄膜层的所述N型半导体层上，使部分所述多量子阱层穿过所述SiO2薄膜层与所述N型半导体层接触；
在所述多量子阱层上生长P型半导体层。
5.根据权利要求4所述的生长方法，其特征在于，所述SiO2薄膜层的厚度为2～13nm。
6.根据权利要求4所述的生长方法，其特征在于，所述多量子阱层包括多个周期交替生长的InGaN阱层和GaN垒层，每个所述InGaN阱层中In的摩尔掺杂量为10％～25％。
7.根据权利要求4所述的生长方法，其特征在于，在所述N型半导体层上沉积SiO2薄膜层，包括：
采用等离子体增强化学的气相沉积法，在所述N型半导体层上沉积所述SiO2薄膜层。
8.根据权利要求4所述的生长方法，其特征在于，所述采用分子束外延法制备所述多量子阱层，包括：
提供一基板；
在生长温度为550～700℃、生长压力为10-8～10-6Pa的条件下，在所述基板上外延生长所述多量子阱层；
将所述多量子阱层与所述基板分离。
9.根据权利要求8所述的生长方法，其特征在于，所述基板为GaN基板。
10.根据权利要求4所述的生长方法，其特征在于，所述将所述多量子阱层压印在所述SiO2薄膜层上，使部分所述多量子阱层穿过所述SiO2薄膜层与所述N型半导体层接触，包括：
将所述多量子阱层放置在所述SiO2薄膜层上；
在模板上绘制纳米图案；
在所述多量子阱层上涂覆热压印胶，并将绘制有纳米图案的所述模板压在所述多量子阱层表面，采用加压的方式使图案转移到热压印胶上；
移开所述模板，并采用干法刻蚀的方法去除残留的热压印胶。
CN202110108063.9A 2021-01-27 2021-01-27 发光二极管外延片及其生长方法 Active CN113013299B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110108063.9A CN113013299B (zh) 2021-01-27 2021-01-27 发光二极管外延片及其生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110108063.9A CN113013299B (zh) 2021-01-27 2021-01-27 发光二极管外延片及其生长方法

Publications (2)

Publication Number Publication Date
CN113013299A true CN113013299A (zh) 2021-06-22
CN113013299B CN113013299B (zh) 2022-04-12

Family

ID=76384679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110108063.9A Active CN113013299B (zh) 2021-01-27 2021-01-27 发光二极管外延片及其生长方法

Country Status (1)

Country Link
CN (1) CN113013299B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314504A (zh) * 2023-05-24 2023-06-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157642A (zh) * 2011-03-23 2011-08-17 华中科技大学 一种基于纳米压印的高出光效率led的制备方法
CN102709411A (zh) * 2012-06-04 2012-10-03 中国科学院半导体研究所 基于湿法剥离垂直结构发光二极管的制作方法
US20130125983A1 (en) * 2011-11-18 2013-05-23 Integrated Photovoltaic, Inc. Imprinted Dielectric Structures
KR20130094957A (ko) * 2012-02-17 2013-08-27 경북대학교 산학협력단 편광 유기 발광 소자 및 그의 제조 방법
CN103378297A (zh) * 2012-04-25 2013-10-30 群康科技(深圳)有限公司 有机发光二极管及包括其的显示装置
CN104868023A (zh) * 2015-05-11 2015-08-26 南京大学 Iii族氮化物半导体/量子点混合白光led器件及其制备方法
CN104934460A (zh) * 2014-03-18 2015-09-23 联想(北京)有限公司 一种发光器件及其对应设备、制备方法
CN106299066A (zh) * 2016-08-31 2017-01-04 武汉光谷量子技术有限公司 一种量子点单光子源及其制备方法
CN109037401A (zh) * 2018-06-21 2018-12-18 中国工程物理研究院电子工程研究所 一种氮化镓基水平纳米柱壳核结构阵列led的制备方法
CN110112271A (zh) * 2019-06-14 2019-08-09 江西乾照光电有限公司 一种底层带有凹纳米图形的led外延结构及其制作方法
CN111326610A (zh) * 2018-12-14 2020-06-23 中国科学院半导体研究所 基于绝缘衬底的纳米柱led芯片及其制备方法
CN211858672U (zh) * 2020-04-21 2020-11-03 重庆康佳光电技术研究院有限公司 一种微发光二极管

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157642A (zh) * 2011-03-23 2011-08-17 华中科技大学 一种基于纳米压印的高出光效率led的制备方法
US20130125983A1 (en) * 2011-11-18 2013-05-23 Integrated Photovoltaic, Inc. Imprinted Dielectric Structures
KR20130094957A (ko) * 2012-02-17 2013-08-27 경북대학교 산학협력단 편광 유기 발광 소자 및 그의 제조 방법
CN103378297A (zh) * 2012-04-25 2013-10-30 群康科技(深圳)有限公司 有机发光二极管及包括其的显示装置
CN102709411A (zh) * 2012-06-04 2012-10-03 中国科学院半导体研究所 基于湿法剥离垂直结构发光二极管的制作方法
CN104934460A (zh) * 2014-03-18 2015-09-23 联想(北京)有限公司 一种发光器件及其对应设备、制备方法
CN104868023A (zh) * 2015-05-11 2015-08-26 南京大学 Iii族氮化物半导体/量子点混合白光led器件及其制备方法
CN106299066A (zh) * 2016-08-31 2017-01-04 武汉光谷量子技术有限公司 一种量子点单光子源及其制备方法
CN109037401A (zh) * 2018-06-21 2018-12-18 中国工程物理研究院电子工程研究所 一种氮化镓基水平纳米柱壳核结构阵列led的制备方法
CN111326610A (zh) * 2018-12-14 2020-06-23 中国科学院半导体研究所 基于绝缘衬底的纳米柱led芯片及其制备方法
CN110112271A (zh) * 2019-06-14 2019-08-09 江西乾照光电有限公司 一种底层带有凹纳米图形的led外延结构及其制作方法
CN211858672U (zh) * 2020-04-21 2020-11-03 重庆康佳光电技术研究院有限公司 一种微发光二极管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314504A (zh) * 2023-05-24 2023-06-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116314504B (zh) * 2023-05-24 2023-08-15 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
CN113013299B (zh) 2022-04-12

Similar Documents

Publication Publication Date Title
JP3219854U (ja) Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウエハ及びｉｉｉ−ｖ族窒化物半導体デバイス
CN114759124B (zh) 一种发光二极管外延片及其制备方法
CN108365069B (zh) 一种高亮度v型极化掺杂深紫外led制备方法
CN109119515B (zh) 一种发光二极管外延片及其制造方法
CN109545924B (zh) 一种发光二极管外延片及其制造方法
CN108336203A (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN112582508B (zh) 发光二极管的外延片及其制备方法
CN112397621B (zh) 紫外发光二极管的外延片及其制备方法
CN103117346A (zh) 一种发光二极管芯片及其制造方法
CN109994580B (zh) 发光二极管的外延片及其制作方法
CN113571616B (zh) AlGaN基深紫外发光二极管的外延片及其制备方法
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN113013299B (zh) 发光二极管外延片及其生长方法
CN112802929A (zh) 发光二极管的外延片及其制备方法
CN109473511B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN108550676B (zh) 一种发光二极管外延片及其制造方法
CN113571607B (zh) 高发光效率的发光二极管外延片及其制造方法
CN113161462B (zh) 发光二极管外延片及其制造方法
CN111883623B (zh) 近紫外发光二极管外延片及其制备方法
CN114203871A (zh) 紫外发光二极管外延片及其制备方法
CN114784150A (zh) 深紫外发光二极管的外延片及其制备方法
CN112786746A (zh) 发光二极管的外延片及其制备方法
CN109671828B (zh) 一种发光二极管外延片及其制作方法
CN113571617A (zh) 深紫外发光二极管的外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant