CN103117346A - 一种发光二极管芯片及其制造方法 - Google Patents

Abstract

本发明公开了一种发光二极管芯片及其制造方法，属于半导体技术领域。该芯片包括：衬底、依次层叠在衬底上的缓冲层、不掺杂的GaN层、n型层、量子阱发光层、p型层，不掺杂的GaN层的与n型层接触的表面上设有若干个孔洞，每个孔洞中沉积有荧光粉，且每个孔洞中的荧光粉的厚度小于孔洞的深度。本发明通过在不掺杂的GaN层上设置若干个孔洞，n型层位于不掺杂的GaN层上，减小了GaN层与n型层的晶格不匹配的差异，降低了n型层中的缺陷密度，有利于外延层中应力的释放和减少了缺陷对量子阱有源区的影响，提高了发光二极管的内量子效率和亮度；且孔洞中设有荧光粉，增加了发光二极管的外量子效率，提高了发光二极管亮度。

Description

一种发光二极管芯片及其制造方法

技术领域

本发明涉及半导体技术领域，特别涉及一种发光二极管芯片及其制造方法。

背景技术

发光二极管是一种能够将电能转化为可见光的固态的半导体器件，是目前最有前景的新一代节能，环保光源，广泛应用于人们的日常生活中。发光二极管芯片是半导体晶片，是发光二极管的核心组件。发光二极管芯片为半导体晶体，是下游发光二极管应用组件的核心。

现有的发光二极管芯片通常包括衬底和外延层，外延层包括依次层叠在衬底上的缓冲层、不掺杂的GaN层、n型层、量子阱发光层和p型层，量子阱发光层为由量子垒层和量子阱层交替生长形成的多层结构。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

现有的发光二极管芯片，外延层与蓝宝石衬底的晶格常数和热膨胀系数失配，导致在界面处产生强的应力作用以及大量的位错和缺陷，以致n型层和不掺杂的GaN层在界面接触处也会产生晶格失配；而晶格失配将产生应力，导致随后生长的量子阱发光层也会产生缺陷，减小了发光二极管的内量子效率，降低了发光二极管的亮度。

发明内容

为了解决现有技术的问题，本发明实施例提供了一种发光二极管芯片及其制造方法。所述技术方案如下：

一方面，本发明实施例提供了一种发光二极管芯片，所述芯片包括：衬底、依次层叠在所述衬底上的缓冲层、不掺杂的GaN层、n型层、量子阱发光层、p型层，所述不掺杂的GaN层的与所述n型层接触的表面上设有若干个孔洞，每个所述孔洞中沉积有荧光粉，且每个所述孔洞中的所述荧光粉的厚度小于所述孔洞的深度。

优选地，所述若干个孔洞均匀分布在所述不掺杂的GaN层的与所述n型层接触的表面上。

具体地，相邻的所述孔洞的孔心的间距为1～8μm。

具体地，所述孔洞的深度为0.2～1μm，所述孔洞的孔径为0.5～4μm。

具体地，所述荧光粉的厚度为20～100nm。

优选地，所述n型层包括第一n型层和第二n型层，所述第一n型层包括若干个依次层叠在所述不掺杂的GaN层上的且n型掺杂浓度依次递增的子n型层，所述第二n型层包括若干个依次层叠在所述第一n型层上的且所述n型掺杂浓度相同的子n型层，且所述第二n型层的厚度大于所述第一n型层的厚度。

优选地，所述p型层包括p型Al_xIn_yGa_1-x-yN层和p型接触层；其中，0＜x＜1，0≤y＜1，x+y＜1。

优选地，所述p型层的p型掺杂为Mg掺杂，且其中Mg与Ga的摩尔比为1/100～1/4。

另一方面，本发明实施例还提供了一种发光二极管的制造方法，所述方法包括：

提供衬底，并在所述衬底上生长缓冲层；

在所述缓冲层上生长不掺杂的GaN层；

在所述不掺杂的GaN层的表面刻蚀若干个孔洞，并在所述孔洞中蒸渡荧光粉，且每个所述孔洞中的所述荧光粉的厚度小于所述孔洞的深度；

在所述不掺杂的GaN层上依次生长n型层、量子阱发光层以及p型层。

具体地，所述在所述不掺杂的GaN层的表面刻蚀若干个孔洞，具体包括：

采用反应离子刻蚀法在不掺杂的GaN层的表面刻蚀孔洞，所述孔洞均匀分布在所述不掺杂的GaN层的表面。

本发明实施例提供的技术方案带来的有益效果是：通过在不掺杂的GaN层上设置若干个孔洞，n型层位于带有孔洞的不掺杂的GaN层上，减小了GaN层与n型层的晶格不匹配的差异，以及降低了n型层中的缺陷密度，有利于外延层中应力的释放和减少了缺陷对量子阱有源区的影响，提高了发光二极管的内量子效率和亮度；且孔洞中设有荧光粉，荧光粉能吸收发光二极管内未提取出来的光子，而激发跃迁释放出长于量子阱发光层发出的光峰值波长的光子，由于这些光子不会被量子阱发光层吸收，从而增加了发光二极管的外量子效率，提高了发光二极管亮度。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例一提供的一种发光二极管芯片的结构示意图；

图2是本发明实施例二提供的一种发光二极管芯片的结构示意图；

图3是本发明实施例三提供的一种发光二极管芯片的制造方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

实施例一

本发明实施例提供了一种发光二极管芯片，如图1所示，该芯片包括：

衬底11、依次层叠在衬底11上的缓冲层12、不掺杂的GaN层16、n型层13、量子阱发光层14、p型层15，不掺杂的GaN层16的与n型层13接触的表面上设有若干个孔洞161，每个孔洞161中沉积有荧光粉162，且每个孔洞161中的荧光粉162的厚度小于孔洞161的深度。

本发明实施例提供的技术方案带来的有益效果是：通过在不掺杂的GaN层上设置若干个孔洞，n型层位于带有孔洞的不掺杂的GaN层上，减小了GaN层与n型层的晶格不匹配的差异，以及降低了n型层中的缺陷密度，有利于外延层中应力的释放和减少了缺陷对量子阱有源区的影响，提高了发光二极管的内量子效率和亮度；且孔洞中设有荧光粉，荧光粉能吸收发光二极管内未提取出来的光子，而激发跃迁释放出长于量子阱发光层发出的光峰值波长的光子，由于这些光子不会被量子阱发光层吸收，从而增加了发光二极管的外量子效率，提高了发光二极管亮度。

实施例二

本发明实施例提供了一种发光二极管芯片，参见图2，该芯片包括：

衬底21、依次层叠在衬底21上的缓冲层22、不掺杂的GaN层26、n型层23、量子阱发光层24、p型层25，不掺杂的GaN层26的与n型层23接触的表面上设有若干个孔洞261，每个孔洞261中沉积有荧光粉262，且每个孔洞261中的荧光粉262的厚度小于孔洞261的深度。

具体地，本发明实施例中以高纯H2或N2作为载气，以TMGa、TMAl、TMIn和NH3分别作为Ga、Al、In和N源。

具体地，该衬底21可以为蓝宝石衬底。

优选地，若干个孔洞261均匀分布在不掺杂的GaN层26的与n型层23接触的表面上。

具体地，相邻的孔洞261的孔心的间距为1～8μm。

具体地，孔洞261的深度为0.2～1μm，孔洞261的孔径为0.5～4μm。

优选地，荧光粉262的厚度为20～100nm。

具体地，在本实施例中，荧光粉252可以为吸收蓝光发出黄光的YAG(Y₃Al₅O₁₂:Ce³⁺)、绿光的TG((SrCa)Ga₂S₄:Eu²⁺)或者红光的SCS((SrCa)S:Eu²⁺)的荧光粉。

优选地，n型层23包括第一n型层和第二n型层，第一n型层包括若干个依次层叠在不掺杂的GaN层上的且n型掺杂浓度依次递增的子n型层，第二n型层包括若干个依次层叠在第一n型层上的且n型掺杂浓度相同的子n型层，且第二n型层的的厚度大于第一n型层的厚度。

具体地，第一n型层的厚度可以为0.6μm～1μm，第二n型层的厚度可以为3μm～4μm。

具体地，n型层23的n型掺杂可以为Si掺杂。具体地，可以采用SiH4为掺杂剂。

具体地，在本实施例中，量子阱发光层24可以为3～20个周期的In_aGa_1-aN层(0＜a＜1)/GaN层多量子阱，其中，N与Ga摩尔比为300～5000。具体地，量子阱发光层24的厚度为3μm～4μm。

优选地，p型层25包括p型Al_xIn_yGa_1-x-yN层和p型接触层；其中，0＜x＜1，0≤y＜1，x+y＜1。

可选地，p型Al_xIn_yGa_1-x-yN层的厚度为100nm～200nm，p型接触层的厚度为5nm～20nm。p型Al_xIn_yGa_1-x-yN层的禁带宽度大于量子阱发光层24的最后一层的禁带宽度。具体地，p型Al_xIn_yGa_1-x-yN层的禁带宽度为4eV～5.5eV。通过使p型Al_xIn_yGa_1-x-yN层的禁带宽度大于量子阱发光层24的最后一层的禁带宽度，有利于增加电子和空穴在量子阱发光层复合发光的概率，提高内量子效率。

具体地，p型层25的p型掺杂可以为Mg掺杂，且其中Mg与Ga的摩尔比为1/100～1/4。具体地，可以采用Cp2Mg为掺杂剂。

可选地，该芯片还包括依次沉积在p型层上的ITO（Indium Tin Oxides，纳米铟锡金属氧化物）透明导电层27和SiO2钝化层28。

本发明实施例提供的技术方案带来的有益效果是：通过在不掺杂的GaN层上设置若干个孔洞，n型层位于带有孔洞的不掺杂的GaN层上，减小了GaN层与n型层的晶格不匹配的差异，以及降低了n型层中的缺陷密度，有利于外延层中应力的释放和减少了缺陷对量子阱有源区的影响，提高了发光二极管的内量子效率和亮度；且孔洞中设有荧光粉，荧光粉能吸收发光二极管内未提取出来的光子，而激发跃迁释放出长于量子阱发光层发出的光峰值波长的光子，由于这些光子不会被量子阱发光层吸收，从而增加了发光二极管的外量子效率，提高了发光二极管亮度。

实施例3

本发明实施例提供了一种发光二极管芯片的制造方法，可以用来制造实施例1或实施例2提供的芯片。在本发明的实施例中，以高纯H2或N2作为载气，以TMGa、TMAl、TMIn和NH₃分别作为Ga、Al、In和N源。参见图3，该方法包括：

步骤301：提供衬底，并在衬底上生长缓冲层。

具体地，该衬底可以为蓝宝石衬底，该缓冲层为低温GaN层。

具体地，将蓝宝石衬底放置在石墨盘上并送入MOCVD（Metal-organicChemical Vapor Deposition，金属有机化合物化学气相沉淀）反应腔中，加热至1060℃后，在氢气环境里对蓝宝石衬底进行退火处理，清洁衬底表面,然后进行氮化处理；然后将温度下降到500℃～650℃，通入三甲基镓(TMGa)和氨气(NH3)，在衬底上生长15~30nm厚的低温GaN层，此生长过程中，生长压力为300Torr～760Torr，NH3与TMGa的摩尔比为500～3000。

步骤302：在缓冲层上生长不掺杂的GaN层。

具体地，将步骤301后的衬底温度升高到1000℃～1200℃，对缓冲层在原位进行退火处理，退火时间在5～10分钟；退火之后，将温度调节到1000℃～1200℃之间，在较低的Ga与N的摩尔比条件下外延生长厚度为0.8μm～2μm的高温的不掺杂的GaN层，此生长过程中，生长压力为50Torr～760Torr，NH3与TMGa的摩尔比为300～3000。

步骤303：在不掺杂的GaN层的表面刻蚀若干个孔洞，并在孔洞中蒸渡荧光粉，且每个孔洞中的荧光粉的厚度小于孔洞的深度。

具体地，采用反应离子刻蚀法在不掺杂的GaN层的表面刻蚀孔洞，孔洞均匀分布在不掺杂的GaN层的表面。

优选地，相邻的孔洞的孔心的间距为1～8μm。

可选地，荧光粉可以为黄光的YAG(Y₃Al₅O₁₂:Ce³⁺)荧光粉。

更具体地，采用RIE(Reactive Ion Etching,反应离子刻蚀法)在不掺杂的GaN层的表面上均匀地刻蚀若干个孔洞，其中，孔洞的深度为0.2～1μm，孔洞的孔洞径为0.5～4μm，相邻孔洞的孔洞心的间距为1～8μm。然后在刻蚀好的孔洞中蒸镀荧光粉，荧光粉的厚度为20～100nm，然后在N₂环境下退火30min，退回温度为200℃。

步骤304：在不掺杂的GaN层上依次生长n型层、量子阱发光层以及p型层。

具体地，n型层包括第一n型层和第二n型层，第一n型层包括若干个依次层叠在不掺杂的GaN层上的且n型掺杂浓度依次递增的子n型层，第二n型层包括若干个依次层叠在第一n型层上的且n型掺杂浓度相同的子n型层，且第二n型层的厚度大于第一n型层的厚度。通过设置第一n型层和第二n型层，第二n型层的晶体缺陷小于第一n型层，在第二型层上生长量子阱发光层24，可以降低量子阱发光层24的缺陷密度。

具体地，在不掺杂的GaN层上生长第一n型层,第一n型层的厚度为0.6μm～1μm，其生长的温度为1000℃～1200℃，生长压力在50Torr～760Torr，NH3与TMGa摩尔比为300～3000。然后在第一n型层上生长第二n型层，第二n型层的厚度为3μm～4μm,其生长的温度为1000℃～1200℃，生长压力在50Torr～760Torr，V/III摩尔比为300～3000。具体地，n型层的n型掺杂可以为Si掺杂。具体地，可以采用SiH₄为掺杂剂。

具体地，量子阱发光层24为3～20个周期的In_aGa_1-aN层(0＜a＜1)/GaN层多量子阱，其中，NH3与TMGa摩尔比为300～5000。具体地，量子阱发光层24的厚度为3μm～4μm。

具体地，接着在第二n型层上生长量子阱发光层，生长温度为1000℃～1200℃，生长压力在50Torr～760Torr，NH3与TMGa摩尔比为300～3000。

具体地，p型层包括p型Al_xIn_yGa_1-x-yN层和p型接触层；其中，0＜x＜1，0≤y＜1，x+y＜1。

可选地，p型Al_xIn_yGa_1-x-yN层的厚度为100nm～200nm，p型接触层的厚度为5nm～20nm。

具体地，p型层中的p型掺杂为Mg掺杂，且其中Mg与Ga的摩尔比为1/100～1/4。具体地，可以采用Cp₂Mg为掺杂剂。

具体地，在量子阱发光层上生长p型Al_xIn_yGa_1-x-yN层，p型Al_xIn_yGa_1-x-yN层的厚度为100nm～200nm,其生长温度为950℃～1050℃，生长压力在50Torr～500Torr，NH3与TMGa摩尔比为1000～20000；在p型Al_xIn_yGa_1-x-yN层上生长p型接触层，p型接触层的生长厚度为5nm～20nm，其生长温度为850℃～1050℃，生长压力在100Torr～760Torr，NH3与TMGa摩尔比为1000～20000。接着将反应腔的温度降至650～850℃，纯氮气环境下进行退火处理10～15min，然后降至室温，结束外延层的生长。

本发明实施例提供的技术方案带来的有益效果是：通过在不掺杂的GaN层上刻蚀孔洞，在带有孔洞的不掺杂的GaN层上生长n型层，由于孔洞的存在为n型层的侧向外延生长提供了基础，n型层通过侧向外延生长，降低了GaN层的位错和该层中的缺陷密度，有利于外延层中应力的释放，且减小了该层与不掺杂的GaN层晶格不匹配的差异，提高了发光二极管的内量子效率和亮度；且孔洞中设有荧光粉，荧光粉能吸收发光二极管内未提取出来的光子，而激发跃迁释放出长于量子阱发光层发出的光峰值波长的光子，由于这些光子不会被量子阱发光层吸收，从而增加了发光二极管的外量子效率，提高了发光二极管亮度。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管芯片，所述芯片包括衬底、依次层叠在所述衬底上的缓冲层、不掺杂的GaN层、n型层、量子阱发光层、p型层，其特征在于，所述不掺杂的GaN层的与所述n型层接触的表面上设有若干个孔洞，每个所述孔洞中沉积有荧光粉，且每个所述孔洞中的所述荧光粉的厚度小于所述孔洞的深度。

2.根据权利要求1所述的芯片，其特征在于，所述若干个孔洞均匀分布在所述不掺杂的GaN层的与所述n型层接触的表面上。

3.根据权利要求2所述的芯片，其特征在于，相邻的所述孔洞的孔心的间距为1～8μm。

4.根据权利要求3所述的芯片，其特征在于，所述孔洞的深度为0.2～1μm，所述孔洞的孔径为0.5～4μm。

5.根据权利要求4所述的芯片，其特征在于，所述荧光粉的厚度为20～100nm。

6.根据权利要求1所述的芯片，其特征在于，所述n型层包括第一n型层和第二n型层，所述第一n型层包括若干个依次层叠在所述不掺杂的GaN层上的且n型掺杂浓度依次递增的子n型层，所述第二n型层包括若干个依次层叠在所述第一n型层上的且所述n型掺杂浓度相同的子n型层，且所述第二n型层的厚度大于所述第一n型层的厚度。

7.根据权利要求1所述的芯片，其特征在于，所述p型层包p型Al_xIn_yGa_1-x-yN层和p型接触层；其中，0＜x＜1，0≤y＜1，x+y＜1。

8.根据权利要求7所述的芯片，其特征在于，所述p型层的p型掺杂为Mg掺杂，且其中Mg与Ga的摩尔比为1/100～1/4。

9.一种发光二极管的制造方法，其特征在于，所述方法包括：

提供衬底，并在所述衬底上生长缓冲层；

在所述缓冲层上生长不掺杂的GaN层；

在所述不掺杂的GaN层的表面刻蚀若干个孔洞，并在所述孔洞中蒸镀荧光粉，且每个所述孔洞中的所述荧光粉的厚度小于所述孔洞的深度；

在所述不掺杂的GaN层上依次生长n型层、量子阱发光层以及p型层。

10.根据权利要9所述的方法，其特征在于，所述在所述不掺杂的GaN层的表面刻蚀若干个孔洞，具体包括：

采用反应离子刻蚀法在不掺杂的GaN层的表面刻蚀孔洞，所述孔洞均匀分布在所述不掺杂的GaN层的表面。

Images