CN112992670A - 一种用于降低硅基背封抛光片应力的方法 - Google Patents
一种用于降低硅基背封抛光片应力的方法 Download PDFInfo
- Publication number
- CN112992670A CN112992670A CN201911305497.7A CN201911305497A CN112992670A CN 112992670 A CN112992670 A CN 112992670A CN 201911305497 A CN201911305497 A CN 201911305497A CN 112992670 A CN112992670 A CN 112992670A
- Authority
- CN
- China
- Prior art keywords
- silicon
- film
- silicon dioxide
- pattern
- dioxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 56
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 56
- 239000010703 silicon Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000005498 polishing Methods 0.000 title claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 37
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 37
- 238000007789 sealing Methods 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 239000003518 caustics Substances 0.000 claims abstract description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical group F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 15
- 238000001259 photo etching Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 57
- 238000012545 processing Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Weting (AREA)
Abstract
本发明公开了一种用于降低硅基背封抛光片应力的方法。该方法包括以下步骤：(1)制作与硅衬底二氧化硅薄膜尺寸匹配的蓝膜，对蓝膜进行设计，保留边缘区域的完整性，而将中心区域按照一定的图案形状开孔，制成图案蓝膜；(2)将该蓝膜贴附在背封完成的硅衬底二氧化硅薄膜上，在保证边缘二氧化硅薄膜完整性的同时，采用腐蚀剂将硅衬底中心区域按照图案形状去除部分二氧化硅薄膜；(3)将腐蚀后的硅衬底用热腐蚀剂去除掉蓝膜，制成图案薄膜。本发明优点：在不影响二氧化硅薄膜背封效果的前提下，通过将二氧化硅薄膜腐蚀成特定的形状，降低了二氧化硅薄膜的应力，提升了硅基背封抛光片的几何参数品质，从而能满足更高精度要求的光刻制程。
Description
技术领域
本发明涉及一种用于降低硅基背封抛光片应力的方法，该方法用于硅基背封片二氧化硅薄膜制程后对二氧化硅薄膜进行特殊处理，特别适用于半导体6英寸、8英寸重掺杂衬底材料制备工序，属于半导体材料制备技术领域。
背景技术
随着半导体技术的发展，硅外延在双极性器件、CMOS等衬底及外延层的厚度和浓度的要求越来越高。通常是以重掺硅单晶片作为衬底，在化学气相外延过程中，由于高温和浓度梯度的作用，在外延层和衬底的高掺杂区域之间，普遍存在掺杂剂迁移的现象。掺杂剂以气相自掺杂、固相扩散等多种方式进行迁移。这种现象会影响外延层的载流子分布、电阻率大小及电阻率均匀性，并对将来这一位置的器件造成影响，严重的话会造成器件的成品率和性能的下降。
为了抑制自掺杂的影响，工艺上通常采用在重掺衬底基础上沉积二氧化硅薄膜的方式进行背封处理。在大直径硅基衬底上，为了自身吸杂的需要，还会采用沉积多晶和二氧化硅薄膜的方式进行背封处理。通过背封处理后的衬底，虽然可以大大降低自掺杂的发生，但是由于二氧化硅薄膜会对硅衬底产生一个应力，从而使硅衬底发生一定程度的变形。而随着国内集成电路产业的迅速发展，硅衬底材料的需求量也越来越大，质量要求越来越严格，特别高端集成电路及器件制造，需要高精度的光刻制程，这就对硅衬底抛光片有更为严苛几何参数要求，如STIR、BOW、WARP等，其中BOW、WARP就是与背封过程紧密相关的表征硅基衬底宏观形变量的两个重要指标。硅基衬底因为背封二氧化硅薄膜产生了较大应力，BOW、WARP值会增加很多，在IC制造的光刻制程就会出现难以对焦或者虚焦的问题，影响后道制程和良率。
所以如何既能保证背封二氧化硅薄膜的作用，同时又不致使硅衬底产生较大变形，从而满足高精度光刻制程要求，成为各衬底以及IC制造厂商都非常关注的问题。本发明就是针对以上问题，在背封后对二氧化硅薄膜进行特殊的处理，从而降低二氧化硅薄膜对硅衬底的应力影响。
发明内容
本发明提供一种用于降低硅基背封抛光片应力的方法，适用于6英寸、8英寸重掺杂背封抛光片制程，以降低二氧化硅薄膜应力，改善硅衬底抛光片的BOW和WARP值，从而满足IC制造中更高精度的光刻制程。
为实现上述目的，本发明采用以下技术方案：
一种用于降低硅基背封抛光片应力的方法，包括以下步骤：
(1)制作与硅衬底二氧化硅薄膜尺寸匹配的蓝膜，对蓝膜进行设计，保留边缘区域的完整性，而将中心区域按照一定的图案形状开孔，制成图案蓝膜；
(2)将该蓝膜贴附在背封完成的硅衬底二氧化硅薄膜上，在保证边缘二氧化硅薄膜完整性的同时，采用腐蚀剂将硅衬底中心区域按照图案形状去除部分二氧化硅薄膜；
(3)将腐蚀后的硅衬底用热腐蚀剂去除掉蓝膜，制成图案薄膜。
在本发明中，在所述步骤(1)中，所述图案形状可以为一个大的圆孔或者多个小的圆孔。优选地，所述图案形状外缘距离蓝膜边缘的距离为20mm～30mm。
在本发明中，在蓝膜中心区域的开孔不宜太小和太少，否则效果不明显，孔的直径也不宜太大，边缘20mm内的蓝膜应保持完整，否则会影响边缘电阻率的均匀性。以8寸为例，中心开一大孔时，直径R2宜在40-80mm范围内；开多个小孔时，各小孔尺寸相同，多个开孔的总面积宜占蓝膜面积的20％～60％。
在本发明中，在所述步骤(2)中，二氧化硅薄膜的去除厚度应控制在
。过大会影响薄膜致密性及背封效果，过小则不能有效地释放应力。
在本发明中，所述蓝膜为热感PVC材料。
在本发明中，用于腐蚀图案薄膜的腐蚀剂溶液为体积百分比浓度为1％～5％的氢氟酸或质量百分比浓度为15％～25％的氟化铵稀溶液。
本发明的优点在于：
根据本发明的方法，在不影响二氧化硅薄膜背封效果的前提下，通过将二氧化硅薄膜腐蚀成特定的形状，降低了二氧化硅薄膜的应力，提升了硅基背封抛光片的几何参数品质，从而能满足更高精度要求的光刻制程。
采用本发明的方法处理的硅衬底经过外延过程的高温，应力会明显低于不经处理的硅衬底，特别适合应用于对BOW、WARP参数要求高的高精度光刻制程。
附图说明
图1为本发明的方法中图案薄膜的制作工艺流程图。
图2为实施例1中所设计的蓝膜表面及图案形状的示意图。
图3为实施例2中所设计的蓝膜表面及图案形状的示意图。
具体实施方式
下面结合实施例对本发明做进一步说明，但并不意味着对本发明保护范围的限制。
如图1所示为本发明的方法中图案薄膜的制作工艺流程图。具体流程为：按照预先设计好的形状制作蓝膜(在其中心区域开孔形成图案形状)，将该蓝膜贴附在背封完成的表面生长有二氧化硅薄膜的硅衬底的薄膜面上，将贴好蓝膜的衬底用腐蚀剂腐蚀，将蓝膜开孔区域处二氧化硅薄膜部分腐蚀，最后使用热腐蚀剂将蓝膜去除，制成图案薄膜。
实施例1
取20片待生长二氧化硅薄膜的8英寸重掺As硅衬底，采用ADE9600测试初始BOW、WARP值，其中BOW均值为-11μm，WARP均值15μm，随后按照正常工艺加工二氧化硅薄膜
取10片(组1)采用本发明方法将蓝膜开孔区域(如图2所示)部分二氧化硅薄膜去除
，其中开孔直径R2为75mm，用体积百分比浓度为2.5％的氢氟酸溶液腐蚀90s，制成图案薄膜，另外10片(组2)不作处理，将两组硅基衬底分别测试BOW、WARP值，组1BOW均值为-18μm，WARP均值为25μm，组2BOW均值为-22μm，WARP均值为30μm，图案薄膜硅基衬底普遍比未经处理的硅基衬底低4～6μm；随后将此20片硅基衬底按正常流程加工至抛光片，经历相同外延过程后再次测试BOW、WARP值，外延后组1BOW均值为-50μm，WARP均值为48μm，组2BOW均值为-60μm，WARP均值为58μm，图案薄膜硅基衬底普遍比未经处理的硅基衬底低9～12μm，重复验证，此方法效果良好。
实施例2
取20片待生长二氧化硅薄膜的8英寸重掺As硅衬底，采用ADE9600测试初始BOW、WARP值，BOW均值为-12μm，WARP均值为14μm，随后按照正常工艺加工二氧化硅薄膜
取10片(组1)采用本发明方法将蓝膜开孔区域(如图3所示)部分二氧化硅薄膜去除
其中R2为25mm，
为90mm，开孔外沿距蓝膜边缘30mm，用质量百分比浓度为20％的氟化铵溶液腐蚀20min，制成图案薄膜，另外10片(组2)不作处理，将两组硅基衬底分别测试BOW、WARP值，组1BOW均值为-20μm，WARP均值为27μm，组2BOW均值为-23μm，WARP均值为31μm，图案薄膜硅基衬底普遍比未经处理的硅基衬底低2～4μm；随后将此20片硅基衬底按正常流程加工至抛光片，经历相同外延过程后再次测试BOW、WARP值，外延后组1BOW均值为-53μm，WARP均值为50μm，组2BOW均值为-60μm，WARP均值为57μm，图案薄膜硅基衬底普遍比未经处理的硅基衬底低6～10μm，重复验证，此方法效果良好。
Claims (6)
1.一种用于降低硅基背封抛光片应力的方法，其特征在于，包括以下步骤：
(1)制作与硅衬底二氧化硅薄膜尺寸匹配的蓝膜，对蓝膜进行设计，保留边缘区域的完整性，而将中心区域按照一定的图案形状开孔，制成图案蓝膜；
(2)将该蓝膜贴附在背封完成的硅衬底二氧化硅薄膜上，在保证边缘二氧化硅薄膜完整性的同时，采用腐蚀剂将硅衬底中心区域按照图案形状去除部分二氧化硅薄膜；
(3)将腐蚀后的硅衬底用热腐蚀剂去除掉蓝膜，制成图案薄膜。
2.根据权利要求1所述的降低硅基背封抛光片应力的方法，其特征在于，在所述步骤(1)中，所述图案形状可以为一个大的圆孔或者多个小的圆孔。
3.根据权利要求，所述的降低硅基背封抛光片应力的方法，其特征在于，所述步骤(1)中，所述图案形状外缘距离蓝膜边缘的距离为20mm以上。
4.根据权利要求1所述的降低硅基背封抛光片应力的方法，其特征在于，在所述步骤(2)中，在所述步骤(2)中，二氧化硅薄膜的去除厚度应控制在
5.根据权利要求1所述的降低硅基背封抛光片应力的方法，其特征在于，所述蓝膜为热感PVC材料。
6.根据权利要求1所述的降低硅基背封抛光片应力的方法，其特征在于，用于腐蚀图案薄膜的腐蚀剂溶液为体积百分比浓度为1％～5％的氢氟酸或质量百分比浓度为15％～25％的氟化铵稀溶液。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911305497.7A CN112992670B (zh) | 2019-12-16 | 2019-12-16 | 一种用于降低硅基背封抛光片应力的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911305497.7A CN112992670B (zh) | 2019-12-16 | 2019-12-16 | 一种用于降低硅基背封抛光片应力的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112992670A true CN112992670A (zh) | 2021-06-18 |
| CN112992670B CN112992670B (zh) | 2022-10-28 |
Family
ID=76343700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911305497.7A Active CN112992670B (zh) | 2019-12-16 | 2019-12-16 | 一种用于降低硅基背封抛光片应力的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112992670B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4919749A (en) * | 1989-05-26 | 1990-04-24 | Nanostructures, Inc. | Method for making high resolution silicon shadow masks |
| JP2001118780A (ja) * | 1999-10-20 | 2001-04-27 | Nikon Corp | 電子線用転写マスクブランクス、電子線用転写マスク及びそれらの製造方法 |
| US6294099B1 (en) * | 1997-11-20 | 2001-09-25 | Seiko Instruments Inc. | Method of processing circular patterning |
| US20040178170A1 (en) * | 2002-12-16 | 2004-09-16 | Kenichi Morimoto | Mask blank for charged particle beam exposure, method of forming mask blank and mask for charged particle beam exposure |
| JP2008139424A (ja) * | 2006-11-30 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 半導体装置製造基材とこれを用いた半導体装置の製造方法 |
| CN101274740A (zh) * | 2007-03-28 | 2008-10-01 | 中国科学院微电子研究所 | 基于二氧化硅特性制作热剪切应力传感器的方法 |
| US20100327393A1 (en) * | 2009-06-24 | 2010-12-30 | Texas Instruments Incorporated | Method and structures for etching cavity in silicon under dielectric membrane |
| CN206301792U (zh) * | 2016-12-02 | 2017-07-04 | 合肥鑫晟光电科技有限公司 | 阵列基板以及显示装置 |
| CN108257882A (zh) * | 2018-01-17 | 2018-07-06 | 中芯集成电路（宁波）有限公司 | 器件封装结构及封装过程中应力释放的方法 |
| CN108520884A (zh) * | 2018-05-28 | 2018-09-11 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
-
2019
- 2019-12-16 CN CN201911305497.7A patent/CN112992670B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4919749A (en) * | 1989-05-26 | 1990-04-24 | Nanostructures, Inc. | Method for making high resolution silicon shadow masks |
| US6294099B1 (en) * | 1997-11-20 | 2001-09-25 | Seiko Instruments Inc. | Method of processing circular patterning |
| JP2001118780A (ja) * | 1999-10-20 | 2001-04-27 | Nikon Corp | 電子線用転写マスクブランクス、電子線用転写マスク及びそれらの製造方法 |
| US20040178170A1 (en) * | 2002-12-16 | 2004-09-16 | Kenichi Morimoto | Mask blank for charged particle beam exposure, method of forming mask blank and mask for charged particle beam exposure |
| JP2008139424A (ja) * | 2006-11-30 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 半導体装置製造基材とこれを用いた半導体装置の製造方法 |
| CN101274740A (zh) * | 2007-03-28 | 2008-10-01 | 中国科学院微电子研究所 | 基于二氧化硅特性制作热剪切应力传感器的方法 |
| US20100327393A1 (en) * | 2009-06-24 | 2010-12-30 | Texas Instruments Incorporated | Method and structures for etching cavity in silicon under dielectric membrane |
| CN206301792U (zh) * | 2016-12-02 | 2017-07-04 | 合肥鑫晟光电科技有限公司 | 阵列基板以及显示装置 |
| CN108257882A (zh) * | 2018-01-17 | 2018-07-06 | 中芯集成电路（宁波）有限公司 | 器件封装结构及封装过程中应力释放的方法 |
| CN108520884A (zh) * | 2018-05-28 | 2018-09-11 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112992670B (zh) | 2022-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103606517B (zh) | 一种硅片减薄方法 | |
| CN104253033A (zh) | 半导体晶圆背面工艺和功率器件的形成方法 | |
| CN112608753B (zh) | 一般电阻硅产品的蚀刻液及其蚀刻方法 | |
| CN109103242A (zh) | 一种穿通结构的可控硅芯片及其生产方法 | |
| KR20110019769A (ko) | 2 단계 도핑을 가지는 태양전지의 제조방법 | |
| CN108615673A (zh) | 一种光刻返工过程中半导体表面处理方法 | |
| CN112992670B (zh) | 一种用于降低硅基背封抛光片应力的方法 | |
| CN111261496B (zh) | 一种适用于单面抛光的大直径衬底晶圆的酸腐蚀加工方法 | |
| CN105575762A (zh) | 一种湿法刻蚀中清除晶圆表面缺陷的方法 | |
| CN112908839B (zh) | 减少碳化硅晶圆弯曲度的方法 | |
| CN109216156B (zh) | 一种背面密封晶片的方法 | |
| CN112331556A (zh) | 非晶硅薄膜成膜方法 | |
| CN107910248A (zh) | 一种改善键合晶圆晶背缺陷的方法 | |
| US7151058B2 (en) | Etchant for etching nitride and method for removing a nitride layer using the same | |
| CN109904070B (zh) | 一种大直径晶圆的衬底边缘处理方法 | |
| CN110335919A (zh) | 一种改善激光磷硅玻璃掺杂电池表面激光损伤的方法 | |
| CN115241058B (zh) | 半导体器件刻蚀方法和半导体器件的制备方法 | |
| CN103021817A (zh) | 湿法刻蚀后的清洗方法 | |
| CN103854962B (zh) | 晶圆刻蚀后的清洗方法 | |
| KR101680070B1 (ko) | 반도체 구조 제조 방법 및 기판 식각 방법 | |
| CN108878262A (zh) | 一种高掺杂Si衬底器件底层SI定量去除方法 | |
| CN113223959B (zh) | 一种压接式二极管管芯制作方法 | |
| CN112233967B (zh) | 一种改善背面金属与衬底Si脱落异常的加工方法 | |
| US20240114804A1 (en) | Method for preparing multi-superconducting material layers, quantum device and quantum chip | |
| CN106971976B (zh) | 阵列基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |