CN112965930B - 访问控制器、访问控制方法、计算机设备及可读存储介质 - Google Patents

访问控制器、访问控制方法、计算机设备及可读存储介质 Download PDF

Info

Publication number
CN112965930B
CN112965930B CN202110537698.0A CN202110537698A CN112965930B CN 112965930 B CN112965930 B CN 112965930B CN 202110537698 A CN202110537698 A CN 202110537698A CN 112965930 B CN112965930 B CN 112965930B
Authority
CN
China
Prior art keywords
bmc
access
cpu
spd chip
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110537698.0A
Other languages
English (en)
Other versions
CN112965930A (zh
Inventor
邹小兵
黄建新
聂华
童俊
赵闯
费美靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongke Controllable Information Industry Co Ltd
Original Assignee
Zhongke Controllable Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongke Controllable Information Industry Co Ltd filed Critical Zhongke Controllable Information Industry Co Ltd
Priority to CN202110537698.0A priority Critical patent/CN112965930B/zh
Publication of CN112965930A publication Critical patent/CN112965930A/zh
Application granted granted Critical
Publication of CN112965930B publication Critical patent/CN112965930B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

本申请涉及一种访问控制器、访问控制方法、计算机设备及可读存储介质。上述访问控制器包括仲裁电路和BMC的控制电路；BMC的控制电路用于，接收CPU发送的第一信号，根据BMC对SPD芯片的访问状态向仲裁电路发送第二信号；第一信号用于指示CPU对SPD芯片的访问状态为待访问状态或完成访问状态，第二信号用于指示BMC对SPD芯片的访问状态为使能状态或禁用状态；仲裁电路用于，接收第一信号以及第二信号，根据第一信号以及第二信号为目标设备分配访问权限；目标设备为BMC或CPU。能够根据CPU、BMC当前对SPD芯片的访问状态决策访问权限的归属，避免由于权限切换导致任意一方正在传输的数据丢失，解决了BMC和CPU对SPD芯片的访问竞争，实现了对SPD的可靠访问。

Description

访问控制器、访问控制方法、计算机设备及可读存储介质
技术领域
本申请涉及计算机技术领域，特别是涉及一种访问控制器、访问控制方法、计算机设备及可读存储介质。
背景技术
串行存在侦测（serial presence detection，SPD）芯片存储有内存的关键信息，服务器中的中央处理器（central processing unit，CPU）和基板管理控制器（baseboardmanager controller，BMC）均可以通过集成电路互联（inter-integrated circuit，I2C）总线访问SPD。
在初始化阶段CPU可以通过I2C总线读取SPD中的内存配置信息，根据读取到的信息进行初始化。服务器运行阶段BMC也可以通过I2C总线访问SPD，读取SPD的温度数据，从而可以根据SPD的温度数据控制风扇降温。在BMC读数据时，若发生系统复位，通过I2C访问SPD内存的权限由BMC切换至CPU，会导致SPD内存向BMC回传的数据丢失。
现有的SPD芯片访问机制中，BMC与CPU存在访问竞争，可能导致BMC读取的内存数据的丢失，数据访问的可靠性较低。
发明内容
本申请实施例提供一种访问控制器、访问控制方法、计算机设备及可读存储介质，能够在解决BMC和CPU对SPD芯片的访问竞争同时实现对SPD的可靠访问。
第一方面，提供了一种访问控制器，包括：仲裁电路和基板管理控制器BMC的控制电路；
BMC的控制电路用于，接收中央处理器CPU发送的第一信号后，根据BMC对串行存在侦测SPD芯片的访问状态向仲裁电路发送第二信号；第一信号用于指示CPU对SPD芯片的访问状态为待访问状态或完成访问状态，第二信号用于指示BMC对SPD芯片的访问状态为使能状态或禁用状态；
仲裁电路用于，接收第一信号以及第二信号，根据第一信号以及第二信号为目标设备分配访问权限；其中，目标设备为BMC或CPU。
本申请第一方面中，根据BMC的控制电路、CPU各自发送的信号确定CPU、BMC当前对SPD芯片的访问状态，再根据BMC、CPU当前对SPD芯片的访问状态决策访问权限，避免由于权限切换导致任意一方正在传输的数据丢失，能够在解决BMC和CPU对SPD芯片的访问竞争的同时，保证对SPD的可靠访问。
结合第一方面，在第一方面的第一种实现方式中，仲裁电路具体用于：
若CPU对SPD芯片的访问状态为待访问状态，且BMC对SPD芯片的访问状态为禁用状态，则为CPU分配访问权限；该访问权限指的是对SPD芯片的访问权限。
若CPU对SPD芯片的访问状态为待访问状态，且BMC对SPD芯片的访问状态为使能状态，则确定目标设备为BMC，为BMC分配访问权限；
若CPU对SPD芯片的访问状态为完成访问状态，且BMC对SPD芯片的访问状态为使能状态，则确定目标设备为BMC，为BMC分配访问权限。
本申请第一方面，提供了仲裁电路分配SPD芯片访问权限的具体实现方式，可以确保同一时刻仅有一个主控设备访问SPD芯片，避免由于SPD芯片访问权限切换导致数据传输中断的问题。
本申请第一方面，访问控制器还包括CPU的控制电路。仲裁电路具体用于：若目标设备为BMC，导通BMC的控制电路与SPD芯片之间的通道，为BMC分配访问权限；
或者，若目标设备为CPU，导通CPU的控制电路与SPD芯片之间的通道，为CPU访问权限。
本申请第一方面提供了导通分配访问权限的具体实现方式，通过导通访问控制器中的BMC的控制电路或CPU的控制电路可以实现为BMC或CPU分配访问权限。
结合第一方面，在第一方面的一种实现方式中，仲裁电路具体用于：
在确定目标设备为BMC后的同一时刻导通BMC的控制电路与SPD芯片之间的所有通道，或者，在确定目标设备为CPU后的同一时刻导通CPU的控制电路与SPD芯片之间的所有通道。
本申请第一方面中，可以同时导通控制电路与SPD芯片之间的所有通道，实现对SPD芯片的多路同时访问，也在一定程度上缩短了对SPD芯片的访问周期。
结合第一方面，在第一方面的一种实现方式中，访问控制器还包括通道控制开关，通道控制开关与SPD芯片连接；
仲裁电路具体用于，控制通道控制开关导通BMC的控制电路与SPD芯片之间的通道，或，控制通道控制开关导通CPU的控制电路与SPD芯片之间的通道。
本申请第一方面中，可以通过控制开关导通BMC的控制电路与SPD芯片之间的通道或CPU的控制电路与SPD芯片之间的通道。
结合第一方面，在第一方面的一种实现方式中，BMC的控制电路还用于，在仲裁电路导通BMC的控制电路与SPD芯片之间的所有通道后，通过BMC的控制电路与SPD芯片之间的所有通道获取内存温度数据，向BMC发送内存温度数据；
CPU的控制电路还用于，在仲裁电路导通CPU的控制电路与SPD芯片之间的所有通道后，通过CPU的控制电路与SPD芯片之间的所有通道获取内存配置数据，向CPU发送所述内存配置数据。
本申请第一方面中，提供了BMC或CPU通过访问控制器获取SPD芯片数据的具体实现方案。BMC的控制电路可以访问SPD芯片获取内存温度数据，并向BMC发送获得的内存温度数据，使得BMC可以快速获取内存温度数据。CPU的控制电路可以访问SPD芯片获取内存配置数据，并向CPU发送获得的内存配置数据，使得CPU可以获取内存配置数据。
结合第一方面，在第一方面的一种实现方式中，BMC的控制电路包括：主控制模块、滤波模块以及存储模块，主控制模块与SPD芯片连接；
其中，主控制模块用于从SPD芯片获取原始温度数据，并向滤波模块发送原始温度数据；
滤波模块用于，从主控制模块接收原始温度数据，对原始温度数据进行干扰数据滤除处理获得内存温度数据，将内存温度数据发送给存储模块；
存储模块用于，从滤波模块接收内存温度数据，对内存温度数据进行压缩处理，向BMC发送压缩处理后的内存温度数据。
本申请第一方面中，BMC的控制电路可以对获取到的内存温度数据进行滤波，提高内存温度数据的准确度。
结合第一方面，在第一方面的一种实现方式中，CPU的控制电路还用于，在仲裁电路导通CPU的控制电路与SPD芯片之间的所有通道后，通过CPU的控制电路与SPD芯片之间的所有通道获取内存配置数据，向CPU发送内存配置数据。
本申请第一方面中，CPU的控制电路可以访问SPD芯片获取内存配置数据，并向CPU发送获得的内存配置数据，使得CPU可以获取内存配置数据。
第二方面，提供了一种计算机设备，包括访问控制器、中央处理器CPU、基板管理控制器BMC以及串行存在侦测SPD芯片，访问控制器包括仲裁电路以及BMC的控制电路，
CPU用于，向访问控制器发送第一信号，第一信号用于指示CPU对SPD芯片的访问状态为待访问状态或完成访问状态；
访问控制器用于，接收第一信号，响应于第一信号确定BMC对SPD芯片的访问状态，BMC对SPD芯片的访问状态包括使能状态或禁用状态；
访问控制器还用于，根据CPU对SPD芯片的访问状态以及BMC对SPD芯片的访问状态为目标设备分配访问权限；其中，目标设备为BMC或CPU。
结合第二方面，在第二方面的一种可能的实现方式中，访问控制器包括仲裁电路和BMC的控制电路，
CPU用于，向BMC的控制电路以及仲裁电路发送第一信号；
BMC的控制电路用于，响应于第一信号，根据BMC对串行存在侦测SPD芯片的访问状态向仲裁电路发送第二信号；第二信号用于指示BMC对SPD芯片的访问状态为使能状态或禁用状态；
仲裁电路用于，根据第一信号确定CPU对SPD芯片的访问状态，根据第二信号确定BMC对SPD芯片的访问状态，并根据CPU对SPD芯片的访问状态以及BMC对SPD芯片的访问状态为目标设备分配访问权限。
第三方面，提供一种访问控制方法，其特征在于，应用于上述访问控制器，该方法包括：
接收中央处理器CPU发送的第一信号，所述第一信号用于指示所述CPU对串行存在侦测SPD芯片的访问状态为待访问状态或完成访问状态；
响应于所述第一信号确定所述BMC对所述SPD芯片的访问状态，所述BMC对所述SPD芯片的访问状态包括使能状态或禁用状态；
根据所述CPU对所述SPD芯片的访问状态以及所述BMC对所述SPD芯片的访问状态为目标设备分配访问权限；其中，所述目标设备为所述BMC或所述CPU。
第四方面，提供一种计算机可读存储介质，其上存储有计算机程序，其特征在于，计算机程序被处理器执行时上述第三方面所述的方法的步骤。
本申请中，可以结合CPU以及BMC当前对SPD芯片的访问状态，保证同一时刻仅有一个主控设备（CPU或BMC）占用I2C总线访问SPD芯片。当CPU通过信号发起对SPD芯片的访问时，确定BMC当前未访问SPD芯片，才将访问权限分配给CPU。在解决CPU以及BMC的SPD访问冲突的同时，保证BMC正在进行的数据传输不会被中断，避免内存数据的丢失，实现了对SPD数据的可靠读写。
附图说明
图1为本申请实施例提供的服务器系统示意图；
图2为本申请实施例提供的SPD芯片访问控制示意图；
图3~图7本申请实施例提供的访问控制器的示意图；
图8本申请实施例提供的状态转移示意图；
图9本申请实施例提供的访问控制方法的流程示意图；
图10本申请实施例提供的访问控制方法的另一流程示意图；
图11为本申请实施例提供的计算机设备的结构示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
本申请实施例提供的方法适用于图1所示的服务器。参考图1，该服务器包括CPU、BMC以及SPD芯片。SPD芯片中存储有内存的关键信息，例如，内存配置信息。参考图1，CPU可以通过I2C总线读取SPD芯片中的内存配置信息进行初始化，BMC可以通过I2C总线读取SPD芯片的温度传感器的数据。
现有技术参考图2所示的电路实现CPU、BMC对SPD芯片的访问控制。示例的，参考图2，CPU、BMC可以通过4个通道（图2所示的CH0~CH3）访问SPD芯片，每个通道可以访问8个SPD芯片地址。
具体地，参考图2，在系统初始化阶段，CPU通过U3向MUX（U4）发送信号（BIOS_POST_COMPLT_N==1），指示MUX选通CPU对应的总线通道（图2所示的CPU_SPD_I2C）。随后，U5依次修改U5内部的控制寄存器B0~B3的值，实现CPU对CH0~CH3的依次访问。从而CPU可以依次访问到32（4*8）个SPD芯片地址，获取内存配置数据，根据内存数据进行初始化设置。
当CPU执行完初始化后，通过U3向MUX发送信号，（BIOS_POST_COMPLT_N==0），指示MUX选通BMC对应的总线通道（图1所示的BMC_SPD_I2C），再由U5依次修改内部控制寄存器B0~B3的值，实现BMC对CH0~CH3的依次访问，从而BMC可以依次访问到32（4*8）个SPD芯片地址，获取内存温度数据，根据内存温度数据调节风扇。
图2所示的电路设计存在以下的问题：
（1）BMC与CPU存在SPD芯片访问竞争，可能导致BMC读取的内存数据的丢失：在BMC读数据时，系统执行复位（RESET）时访问SPD芯片的权限由BMC切换至CPU，会导致SPD芯片向BMC回传的数据丢失。会概率性出现SPD总线阻塞，I2C总线被锁死现象，导致CPU无法正常初始化内存，系统夯机。
（2）U5依次修改内部控制寄存器B0~B3的值，才能实现BMC或CPU对CH0~CH3的依次访问。对于BMC而言SPD芯片数据读取周期较长，内存读取效率不高，BMC不能及时获取内存的温度数据，导致服务器对风扇的调节滞后。
（3）电路中的器件（例如，U3、U4、U5）之间采用级联的方式，器件之间的信号传输质量有所下降，可能导致传输的误码率上升，也会影响对SPD芯片数据的读取效率。
总之，目前的方案存在SPD芯片数据访问的可靠性较低，SPD芯片数据的读取效率不高的问题。基于此，本申请实施例提供一种访问控制器，能够提高SPD芯片数据访问的可靠性，并且提高SPD芯片数据的读取效率。示例性的，参考图3，所述访问控制器装设于服务器主板中，通过I2C总线分别与CPU、BMC以及SPD芯片连接。CPU、BMC可以通过图3所示的访问控制器1访问SPD芯片中的数据。
本申请实施例图3所示的访问控制器1为独立器件，例如，可以是复杂可编程逻辑器件（complex programmable logic device，CPLD）。通过独立器件实现对CPU、BMC的访问控制，简化现有电路的设计，避免引入了过多器件级联。简化了CPU、BMC对SPD芯片的访问链路，降低了CPU、BMC与SPD芯片之间传输信号的干扰。在访问控制器（例如，CPLD）中通过硬件描述语言增加U3、U4、U5的功能，不会增加额外的硬件成本。
参考图4，上述访问控制器1可以包括仲裁电路10和BMC的控制电路20，用于实现对CPU、BMC的访问控制。需要说明的是，CPU可以主动向仲裁电路10发起对SPD芯片的访问，也可以在访问结束后指示仲裁电路10已完成对SPD芯片的访问。本申请实施例中，CPU可以向CPLD发送第一信号，该信号可以指示CPU对SPD芯片的访问状态。其中，CPU对SPD芯片的访问状态可以包括待访问状态或完成访问状态。
示例的，参考图4，当CPU有访问SPD芯片的需求时（例如，进行初始化或系统复位），CPU向仲裁电路10发送第一信号指示CPU对SPD芯片的访问状态为待访问状态。当CPU结束对SPD芯片的访问时，CPU向仲裁电路10发送第一信号指示CPU对SPD芯片的访问状态为完成访问状态。
一种可能的实现方式中，第一信号可以是POST_COMPLT_N信号，当POST_COMPLT_N==1（例如，POST_COMPLT_N为高电平信号），表明CPU对SPD芯片有访问需求，即将访问SPD芯片，CPU对SPD芯片的访问状态为待访问状态。当POST_COMPLT_N==0（例如，POST_COMPLT_N为低电平信号），表明CPU已经完成对SPD芯片的访问需求，CPU对SPD芯片的访问状态为完成访问状态。
仲裁电路10还用于，在接收上述第一信号后，确定基板管理控制器BMC对SPD芯片的访问状态，还可以根据BMC对SPD芯片的访问状态以及CPU对SPD芯片的访问状态确定访问SPD芯片的目标设备。在确定目标设备之后，还可以为目标设备分配访问权限；其中，目标设备为BMC或CPU。
一种可能的实现方式中，若CPU对SPD芯片的访问状态为待访问状态，且BMC对SPD芯片的访问状态为禁用状态，则确定目标设备为CPU，为CPU分配访问权限。也就是说，当CPU发起对SPD芯片的访问时，若BMC当前并未访问SPD芯片，则将访问权限分配给CPU，随后由CPU访问SPD芯片。
一种可能的实现方式中，若CPU对SPD芯片的访问状态为待访问状态，且BMC对SPD芯片的访问状态为使能状态，则确定目标设备为BMC，为BMC分配访问权限。也就是说，当CPU发起对SPD芯片的访问时，BMC当前正在访问SPD芯片，则拒绝或忽略CPU的访问请求，仍将访问权限分配给BMC，继续由BMC访问SPD芯片。
一种可能的实现方式中，若CPU对SPD芯片的访问状态为完成访问状态，则确定目标设备为BMC，为BMC分配访问权限。也就是说，当CPU向仲裁电路10指示CPU已完成对SPD芯片的访问时，则可以将访问权限分配给BMC，后续可以由BMC访问SPD芯片。
需要理解的是，对SPD芯片的访问请求总是由CPU发起，BMC没有发起请求的权限。当CPU请求访问SPD芯片时，CPU对SPD芯片的访问状态为“待访问状态”；当CPU结束对SPD芯片的访问时，CPU对SPD芯片的访问状态为“完成访问状态”。对于BMC来说访问的权限是被动分配的，因此BMC对SPD芯片的访问状态只有正在访问或者未在访问两种状态，也就是前文所述的使能状态、禁用状态。
本申请实施例中，当CPU发起请求时BMC正在访问SPD芯片，则仲裁电路决策由BMC继续访问SPD芯片；当CPU请求时BMC未访问SPD芯片，则仲裁电路决策由CPU访问SPD芯片；当CPU指示已结束对SPD芯片的访问，仲裁电路可以决策后续由BMC访问SPD芯片。在解决CPU以及BMC的SPD访问冲突的同时，保证BMC正在进行的数据传输不会被中断，避免内存数据的丢失，实现了对SPD数据的可靠读写。
本申请实施例图4所示的控制电路可以结合CPU以及BMC当前对SPD芯片的访问状态，保证同一时刻仅有一个主控设备（CPU或BMC）占用I2C总线访问SPD芯片。当CPU通过信号发起对SPD芯片的访问时，确定BMC当前未访问SPD芯片，才将访问权限分配给CPU。在解决CPU以及BMC的SPD访问冲突的同时，保证BMC正在进行的数据传输不会被中断，避免内存数据的丢失，实现了对SPD数据的可靠读写。
具体实现中，BMC的控制电路20可以通过在访问控制器中的电路结构上编写硬件描述语言来实现。
具体实现中，CPU在向仲裁电路10发送第一信号时，还可以同时向BMC的控制电路20发送第一信号。
BMC的控制电路20用于，接收CPU发送的第一信号后，根据BMC对上述SPD芯片的访问状态向仲裁电路发送第二信号；第二信号用于指示BMC对SPD芯片的访问状态。BMC对SPD芯片的访问状态包括使能状态或禁用状态，当BMC正在访问SPD芯片，BMC对SPD芯片的访问状态为使能状态，当BMC未在访问SPD芯片，BMC对SPD芯片的访问状态为禁用状态。
所述仲裁电路10具体用于，接收BMC的控制电路20发送的第二信号，根据第二信号确定BMC对上述SPD芯片的访问状态。
示例性的，当CPU有访问SPD芯片的需求时，CPU向仲裁电路10和BMC的控制电路20分别发送POST_COMPLT_N==1，表明CPU即将访问SPD芯片，即CPU对SPD芯片的访问状态为待访问状态。BMC的控制电路20接收POST_COMPLT_N==1后确定BMC当前正在访问SPD芯片，则向仲裁电路10发送BMC_COMPLT_N==1，表明BMC正在访问SPD芯片，即BMC当前对SPD芯片的访问状态为使能状态。若BMC的控制电路20接收POST_COMPLT_N==1后确定BMC当前未访问SPD芯片，则向仲裁电路10发送BMC_COMPLT_N==0，表明BMC当前未访问SPD芯片，即BMC当前对SPD芯片的访问状态为禁用状态。
另一种情况中，当CPU完成对SPD芯片的访问后，向仲裁电路10和BMC的控制电路20分别发送POST_COMPLT_N==0，表明CPU已经完成对SPD芯片的访问，即CPU对SPD芯片的访问状态为完成访问状态。BMC的控制电路20接收POST_COMPLT_N==1后确定BMC有访问SPD芯片的需求，则向仲裁电路10发送BMC_COMPLT_N==1（即第二信号），表明BMC对SPD芯片的访问状态为使能状态。若BMC的控制电路20接收POST_COMPLT_N==1后确定BMC没有访问SPD芯片的需求，则向仲裁电路10发送BMC_COMPLT_N==0（即第二信号），表明BMC对SPD芯片。
需要说明的是，当CPU完成对SPD芯片的访问，仲裁电路可以直接将访问权限分配给BMC，也可以根据BMC的需求分配访问权限。例如，第一信号指示CPU对SPD芯片的访问状态为完成访问状态，则将访问权限分配给BMC。或者，当第一信号指示CPU对SPD芯片的访问状态为完成访问状态，第二信号指示BMC对SPD芯片的访问状态为使能状态，则将访问权限分配给BMC。
本申请实施例中，CPU主动发起对SPD芯片访问时，BMC的控制电路20向仲裁电路10上报BMC对SPD芯片的访问状态，以便仲裁电路10决定访问权限的归属。当CPU主动上报结束对SPD芯片访问时，BMC的控制电路20也可以向仲裁电路10上报BMC对SPD芯片的访问状态，以便仲裁电路10决定访问权限的归属。使得仲裁电路10可以确定CPU、BMC当前对SPD芯片的访问状态，正确进行访问权限的分配，避免错误进行访问权限切换导致SPD芯片正在进行的数据传输的中断。
参考图5，上述访问控制器1可以包括CPU的控制电路30，CPU的控制电路30可以通过在访问控制器中的电路结构上编写硬件描述语言来实现。参考图5，BMC的控制电路20、CPU的控制电路30分别通过独立的通道与SPD芯片连接。例如，图中虚线所示的访问通道为BMC的控制电路20与SPD芯片之间的通道，图中实线所示的访问通道为CPU的控制电路30与SPD芯片之间的通道。
基于图5所示的访问控制器，仲裁电路可以通过导通CPU的控制电路30或BMC的控制电路20实现对SPD访问权限的分配。示例性的，上述仲裁电路10具体用于：若目标设备为BMC，则导通BMC的控制电路与SPD芯片之间的通道，为BMC分配访问权限；或者，若目标设备为CPU，则导通CPU的控制电路与SPD芯片之间的通道，为CPU访问权限。
具体实现中，参考图5，访问控制器还包括通道控制开关K0~Kn。若目标设备为BMC，仲裁电路向控制开关K0~Kn分别发送导通信号（例如，SEL信号），指示控制开关K0~Kn分别导通BMC的控制电路与SPD芯片之间的通道，即图中虚线所示的通道。若目标设备为CPU，仲裁电路向控制开关K0~Kn分别发送导通信号，指示控制开关K0~Kn分别导通CPU的控制电路与CPU芯片之间的通道，即图中实线所示的通道。
一种可能的实现方式中，实现对SPD芯片的快速访问，仲裁电路10可以同时导通目标设备与SPD芯片之间的所有访问通道，通过各通道同时访问SPD芯片，避免依次访问各个SPD内存地址拉长访问周期。
上述仲裁电路10具体用于：在确定目标设备为BMC后的同一时刻导通BMC的控制电路20与SPD芯片之间的所有通道，或者，在确定目标设备为CPU后的同一时刻导通CPU的控制电路与SPD芯片之间的所有通道。
一种可能的实现方式中，导通目标设备在访问控制器1中的控制电路后，还可以通过对应的控制电路从SPD芯片读取数据。
示例性的，BMC的控制电路20还用于，在仲裁电路10导通BMC的控制电路20与SPD芯片之间的所有通道后，通过BMC的控制电路20与SPD芯片之间的所有通道获取内存温度数据，向BMC发送内存温度数据。示例的，仲裁电路10向开关组件（例如，图5中的k0~kn）发送SEL信号，指示各个开关组件导通图5中虚线形式的访问通道。
CPU的控制电路30还用于，在仲裁电路10导通CPU的控制电路30与SPD芯片之间的所有通道后，通过CPU的控制电路30与SPD芯片之间的所有通道获取内存配置数据，向CPU发送内存配置数据。示例的，仲裁电路10向开关组件（例如，图5中的k0~kn）发送SEL信号，指示各个开关组件导通图6中实线形式的访问通道。
参考图6，上述BMC的控制电路20可以包括主控制模块201、滤波模块202以及存储模块203。其中，主控制模块201的数量由SPD芯片的内存总线通道决定，示例的，SPD芯片的内存总线包括四路通道，则控制电路20包括4个主控制模块201，分别从一路SPD芯片的内存总线通道读取数据。需要说明的是，前文所述的“BMC的控制电路与SPD芯片之间的通道”为主控制模块301与SPD芯片之间的通道。
一种可能的实现方式中，主控制模块201用于在仲裁电路10导通主控制模块201与SPD芯片之间的所有通道后，通过主控制模块201与SPD芯片之间的所有通道访问SPD芯片获取原始温度数据，并向滤波模块202发送原始温度数据；
滤波模块202用于，从主控制模块201接收原始温度数据，对原始温度数据进行干扰数据滤除处理获得内存温度数据，将内存温度数据发送给存储模块203；具体实现中，上述干扰数据滤除处理可以是中值滤波，对原始温度数据进行干扰数据滤除处理，可以将原始温度数据中的干扰数据滤除，提高温度数据的准确度。
存储模块203用于，从滤波模块202接收所内存温度数据。存储模块203可以将各个通道访问到的温度数据统一存储并，将所有内存温度数据统一发送给BMC。BMC可以向存储模块203发送一条多字节读取命令，完成全部温度数据的获取，避免BMC逐一发命令从SPD芯片读取内存温度数据，简化了BMC数据读取流程以及缩短了数据读取周期。存储模块203还可以对获取到的内存温度数据进行压缩处理，向BMC发送压缩处理后的内存温度数据。
需要说明的是，图3~图6所示的电路结构中，SPD芯片对应多个访问通道，本申请实施例中SPD芯片的访问通道数量并不局限于图3~图6所示，本申请实施例提供的方法还适用于其它访问通道数量。本申请实施例中所述的CPU的控制电路、仲裁电路以及BMC的控制电路可以是CPLD中按照逻辑划分的功能模块，基于实际的电路和硬件描述语言实现相应的功能。
以SPD芯片对应4个访问通道（分别为CH0~CH3），且每个通道可以访问8个SPD芯片地址作为示例，本申请实施例还提供图8所示的访问控制器。
参考图7，在访问控制器中，CPU的控制电路30是用硬件描述语言Verilog实现的4路I2C扩展器，CPU可以通过CPU的控制电路30选通CPU_SPD_I2C和SPD芯片的四路通道CH0~CH3。CPU通过CPU的控制电路30访问SPD芯片中的数据，示例的，可以选通CPU的控制电路30与SPD Bus（总线）的通道，CPU的控制电路30通过SPD Bus的通道直接读取SPD芯片中的数据。
BMC的控制电路20扩展了4个I2C主控制器，分别为I2C_M0、I2C_M1、I2C_M2以及I2C_M3。I2C_M0、I2C_M1、I2C_M2以及I2C_M3可以分别通过四路通道CH0~CH3访问SPD的温度传感器数据，得到内存温度数据。BMC的控制电路20还可以保存通过四路通道CH0~CH3访问得到的内存温度数据，BMC可以通过接口I2C_S0从BMC的控制电路20获取内存温度数据。由于I2C_M0、I2C_M1、I2C_M2以及I2C_M3可并行工作，提升了访问内存温度数据的效率。需要说明的是，上述I2C_M0、I2C_M1、I2C_M2以及I2C_M3即本申请实施例所述的主控制模块。
BMC的控制电路20还包括滤波模块，用于通过最近时刻的三组数据去掉最大值与最小值，取中间的数据来过滤掉因I2C信号受到干扰，或是信号失真导致的错误内存温度数据。I2C_M0、I2C_M1、I2C_M2以及I2C_M3从SPD芯片读取内存温度数据后，将数据传输至滤波模块进行中值滤波。
BMC的控制电路20存储模块，存储模块可以是数据寄存器矩阵，把经过中值滤波后的内存温度数据由D0~15压缩为单字节的符号数D7D6D5D4D3D2D1D0，其取值范围为-128~+127。还可以用32个byte以及一个奇偶校验byte（共计33个byte）来保存内存温度数据。BMC可以通过接口I2C_S0从存储模块读取压缩存储的内存温度数据，有效降低了在对SPD芯片访问过程中的数据传输量。
本申请实施例还提供了BMC的控制电路20的工作流程图。以图8所示访问控制器为例，BMC的控制电路20的工作流程包括Q1~Q6这六个状态，参考图8，具体如下：
Q1状态：在开机初始化阶段，BMC的控制电路20的控制模块I2C_M0、I2C_M1、I2C_M2以及I2C_M3处于Idle（空闲或Q0）状态。当初始化结束（即CPU发出POST_COMPLT_N==0），从Idle状态转移至Q1状态，BMC的控制电路20的通道I2C_M0、I2C_M1、I2C_M2以及I2C_M3。
在Q2状态：I2C_M0、I2C_M1、I2C_M2以及I2C_M3同步工作，读取各组SPD总线上的8组内存温度数据；
在Q3状态：BMC的控制电路20中的滤波模块对读取到的温度数据进行中值滤波；
在Q4状态：经过中值滤波后的数据存入data_reg寄存器，供BMC通过I2C_S0读取；
在Q5状态：由仲裁电路根据POST_COMPLT_N以及BMC_COMPLT_N进行仲裁；当POST_COMPLT_N==1且BMC_COMPLT_N==0时，即满足转移条件1，进入Q6；否则，返回Q2进行下一个周期的数据访问，即满足转移条件2，则进入Q2状态；
在Q6状态：根据POST_COMPLT_N==1且BMC_COMPLT_N==0的条件，确定切到CPU_I2C_SPD，通过四通道访问SPD芯片内的内存数据。
需要说明的是，以图7所示的电路为例，对本申请实施例提供的访问控制器的优势进行说明：
（1）通过CPLD的可编程逻辑电路实现了BMC对SPD芯片内存温度数据的可靠读写，以及CPU对SPD芯片内存配置数据的可靠读写。
（2）提升了BMC对SPD芯片温度传感器的快速读取。具体的，CPLD嵌入设计了多组控制模块（例如，I2C_M0~I2C_M3）同时访问SPD芯片，获取内存温度数据，并将数据保存于CPLD的寄存器中。此种方式下，CPLD的四组I2C控制器可同时读取内存温度，可以实现四路通道的同时读取，缩短数据读取周期，提高了数据获取效率，另外，BMC不直接访问SPD芯片，而是访问CPLD的寄存器来获取内存温度。。
（3）CPLD具备中值滤波功能，对访问到的内存温度数据进行滤波处理，有效避免传感器噪声对数据造成干扰导致BMC的控制误判。
（4）由于CPLD内设计的BMC的控制电路协助BMC完成多路内存温度数据的读取、数据的滤波，简化了BMC的数据获取的计算量与数据传输量。
（5）在BMC通过I2C_S0接口获取温度数据时，只需要一条命令就可以一次读取出全部32个内存的温度数据，数据传输的字节数为：1byteSPD内存地址+32byte数据+1byte奇偶校验，共计34bytes。BMC不需要逐一访问各个内存，降低了BMC读传感器数据的复杂度，节省了I2C数据访问的读写操作周期。
基于图7所示的电路结构，以下详细论述服务器对SPD芯片的访问控制的过程。示例的，参考图9，包括以下步骤：
步骤S1、CPU向CPLD发送信号1；信号1用于指示CPU为待访问状态。
一种可能的实现方式中，当系统开机处于BIOS初始化阶段时，CPU向CPLD发送信号1（POST_COMPLT_N==1，表明CPU待访问SPD芯片），CPLD根据信号1选通CPU的内存访问通道。
具体地，参考图7，CPU向仲裁电路10、BMC的控制电路20同时发送“POST_CO
MPLT_N==1”信号。
步骤S2、CPLD根据信号1确定CPU为待访问状态，确定BMC为禁用状态，则选通CPU的内存访问通道。
具体地，参考图7，BMC的控制电路20接收“POST_COMPLT_N==1”信号，若BMC当前未占用总线访问内存，则向仲裁电路10发送“BMC_COMPLT_N==0”信号（表明BMC不访问SPD芯片）。仲裁电路10根据“POST_COMPLT_N==1”信号确定CPU为使能状态，还可以根据“BMC_COMPLT_N==0”信号确定BMC为禁用状态。
仲裁电路10则同时发出四个指示信号（SEL0~SEL3，分别用于控制开关K0~K3），根据这四个指示信号同时选通CH0~CH3（图7中的实线），CPU可以同时通过CH0~CH3访问内存配置数据，获取32个SPD芯片地址上的内存数据。
步骤S3、CPU读取SPD芯片的数据，利用读取到的内存配置数据进行初始化。
步骤S4、CPU向CPLD发送信号2；信号2用于指示CPU为完成访问状态。
具体地，参考图7，CPU向仲裁电路10、BMC的控制电路20同时发送“POST_CO
MPLT_N==0”信号。
步骤S5、CPLD根据信号2确定CPU为完成访问状态，则选通BMC的内存访问通道。
具体地，参考图7，BMC的控制电路20接收“POST_COMPLT_N==0”信号，确定CPU当前完成内存访问，则向仲裁电路10发送“BMC_COMPLT_N==1”信号使能BMC对SPD芯片的访问权限，即BMC对SPD芯片的访问状态为使能状态。仲裁电路10则同时发出四个指示信号（SEL0~SEL3），根据这四个指示信号同时选通I2C_M0~I2C_M3。
需要说明的是，在通过BMC的内存访问通道读取内存数据时，若CPU竞争I2C总线访问内存，即CPU发起POST_COMPLT_N==1信号，BMC辅助模块接收该信号并向仲裁电路10发送BMC_COMPLT_N==1信号表明BMC正在占用总线，仲裁电路10则发出SEL0~SEL3指示导通I2C_M0~I2C_M3，不会造成BMC内存访问的中断，从而不会丢失数据。
步骤S6、CPLD可以通过BMC所有的内存访问通道（例如I2C_M0、I2C_M1、I2C_M2、I2C_M3），同时获取所有SPD芯片的温度数据，并将温度数据存储在CPLD的寄存器。
具体地，主控制模块31可以同时通过I2C_M0~I2C_M3访问内存的温度数据，获取32个SPD芯片的温度数据。滤波模块32可以对主控制模块31获取到的温度数据进行滤波处理，滤除干扰数据后将其余温度数据传输给存储模块33，存储模块33对接收到的温度数据进行存储。
步骤S7、BMC从CPLD的寄存器读取所有SPD芯片的温度。
具体地，BMC从存储模块33读取所有SPD芯片的温度数据。
本申请提供的方案，CPLD内部对信号进行仲裁，同时确定CPU、BMC是否需要访问SPD芯片，同一时刻仅有一个master（CPU或BMC）占用I2C总线访问SPD芯片，解决了BMC和CPU的总线竞争问题，实现了BMC与CPU对SPD的可靠读写。
另外，BMC和CPU均可以实现对4个通道对应内存的同步访问，缩短了内存数据读取周期。采用CPLD一个元件实现CPU、BMC对SPD芯片的访问，减少了元件级联引入的干扰数据。
本申请实施例提供一种访问控制方法，执行主体可以是为图3所示的访问控制器。如图10所示，所述方法包括以下步骤：
步骤1001、从中央处理器CPU接收第一信号；第一信号指示CPU对SPD芯片的访问状态，CPU对SPD芯片的访问状态包括待访问状态或完成访问状态；
需要说明的是，可以由CPU主动发起对SPD芯片的访问。示例性的，当CPU有访问SPD芯片的需求时，CPU向访问控制器发送POST_COMPLT_N==1，表明CPU即将访问SPD芯片，即CPU对SPD芯片的访问状态为待访问状态。
另一种情况中，当CPU完成对SPD芯片的访问后，向仲裁电路10和BMC的控制电路20分别发送POST_COMPLT_N==0，表明CPU已经完成对SPD芯片的访问，即CPU对SPD芯片的访问状态为完成访问状态。
步骤1002、响应于第一信号，确定BMC对SPD芯片的访问状态。
具体实现中，当BMC的控制电路接收到CPU发送的第一信号，BMC的控制电路触发第二信号，第二信号用于指示BMC对SPD芯片的访问状态。可以根据第二信号确定BMC对SPD芯片的访问状态。
其中，BMC对SPD芯片的访问状态包括使能状态或禁用状态。需要说明的是，为了准确实现对SPD芯片访问权限的仲裁，在通过第一信号明确CPU的访问需求后，需要确定BMC当前对SPD芯片的访问状态，以便在分配访问权限事考虑到CPU、BMC二者当前的实际访问状态，避免正在传输的SPD数据造成丢失。
示例性的，CPU在向仲裁电路10发送第一信号时，还可以同时向BMC的控制电路20发送第一信号。
BMC的控制电路20用于，接收CPU发送的第一信号后，根据BMC对上述SPD芯片的访问状态向访问控制器的仲裁电路发送第二信号；第二信号用于指示BMC对SPD芯片的访问状态。访问控制器可以根据第二信号确定BMC对上述SPD芯片的访问状态。
步骤1003、根据BMC对SPD芯片的访问状态以及CPU对SPD芯片的访问状态确定访问SPD芯片的目标设备，并为目标设备分配访问权限；其中，目标设备为BMC或CPU。
本申请实施例中，CPU主动发起对SPD芯片访问时，确定BMC对SPD芯片的访问状态，以便决定访问权限的归属。当CPU主动上报结束对SPD芯片访问时，也可以根据BMC对SPD芯片的访问状态决定访问权限的归属。访问控制器可以确定CPU、BMC当前对SPD芯片的访问状态，正确进行访问权限的分配，避免错误进行访问权限切换导致SPD芯片正在进行的数据传输的中断。
本申请实施例的一种实现方式中，上述根据BMC对SPD芯片的访问状态以及CPU对SPD芯片的访问状态确定访问SPD芯片的目标设备的步骤的具体实现，包括：
若CPU对SPD芯片的访问状态为待访问状态，且BMC对SPD芯片的访问状态为禁用状态，则确定目标设备为CPU；
若CPU对SPD芯片的访问状态为待访问状态，且BMC对SPD芯片的访问状态为使能状态，则确定目标设备为BMC；
若CPU对SPD芯片的访问状态为完成访问状态，且BMC对SPD芯片的访问状态为使能状态，则确定目标设备为BMC。
本申请实施例的一种实现方式中，上述为目标设备分配访问权限的步骤的具体实现包括，包括：
若目标设备为BMC，则导通BMC的控制电路与SPD芯片之间的通道，为BMC分配访问权限；
或者，若目标设备为CPU，则导通CPU的控制电路与SPD芯片之间的通道，为CPU访问权限。
本申请实施例的一种实现方式中，上述导通BMC的控制电路与SPD芯片之间的通道的步骤的具体实现，包括：
在确定目标设备为BMC后的同一时刻导通BMC的控制电路与SPD芯片之间的所有通道。
本申请实施例提供的方法中，导通BMC的控制电路之后，还可以通过BMC的控制电路获取SPD芯片的数据。具体的，在导通BMC的控制电路与SPD芯片之间的所有通道后，通过BMC的控制电路与SPD芯片之间的所有通道获取内存温度数据，向BMC发送内存温度数据。
本申请实施例提供的方法中，向BMC发送内存温度数据之前，对内存温度数据进行干扰数据滤除处理。
本申请实施例的一种实现方式中，上述导通CPU的控制电路与SPD芯片之间的通道的步骤的具体实现包括，包括：
在确定目标设备为CPU后的同一时刻导通CPU的控制电路与SPD芯片之间的所有通道。
本申请实施例提供的方法中，导通CPU的控制电路之后，还可以通过CPU的控制电路获取SPD芯片的数据。具体的，在导通CPU的控制电路与SPD芯片之间的所有通道后，通过CPU的控制电路与SPD芯片之间的所有通道获取内存配置数据，向CPU发送内存配置数据。
本申请实施例还提供一种计算机设备，如图1所示，该计算机设备包括：访问控制器、中央处理器CPU、基板管理控制器BMC以及串行存在侦测SPD芯片。
示例性的，CPU用于，向访问控制器发送第一信号，第一信号用于指示CPU对SPD芯片的访问状态为待访问状态或完成访问状态；
访问控制器用于，接收第一信号，响应于第一信号确定BMC对SPD芯片的访问状态，BMC对SPD芯片的访问状态包括使能状态或禁用状态；
访问控制器还用于，根据CPU对SPD芯片的访问状态以及BMC对SPD芯片的访问状态为目标设备分配访问权限；其中，目标设备为BMC或CPU。
在一个实施例中，上述访问控制器包括仲裁电路和BMC的控制电路。
具体的，CPU用于，向BMC的控制电路以及仲裁电路发送第一信号；
BMC的控制电路，响应于第一信号，根据BMC对串行存在侦测SPD芯片的访问状态向仲裁电路发送第二信号；第二信号用于指示BMC对SPD芯片的访问状态为使能状态或禁用状态；
仲裁电路，用于根据第一信号确定CPU对SPD芯片的访问状态，根据第二信号确定BMC对SPD芯片的访问状态，并根据CPU对SPD芯片的访问状态以及BMC对SPD芯片的访问状态为目标设备分配访问权限。
本申请实施例还提供了一种计算机设备，该计算机设备可以是服务器，例如，本申请实施例前文所述的云端服务器。其内部结构图可以如图10所示。该计算机设备包括通过系统总线连接的处理器、存储器和网络接口。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库可以存储配置信息、权限信息等。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现本申请实施例图10所示的方法中由服务器执行的步骤。
从中央处理器CPU接收第一信号；第一信号指示CPU对串行存在侦测SPD芯片的访问状态，CPU对SPD芯片的访问状态包括待访问状态或完成访问状态；
确定基板管理控制器BMC对SPD芯片的访问状态；
根据BMC对SPD芯片的访问状态以及CPU对SPD芯片的访问状态确定访问SPD芯片的目标设备，并为目标设备分配访问权限；其中，目标设备为BMC或CPU。
在一个实施例中，还可以支持计算机设备根据BMC对SPD芯片的访问状态以及CPU对SPD芯片的访问状态确定访问SPD芯片的目标设备，包括：
若CPU对SPD芯片的访问状态为待访问状态，且BMC对SPD芯片的访问状态为禁用状态，则确定目标设备为CPU；
若CPU对SPD芯片的访问状态为待访问状态，且BMC对SPD芯片的访问状态为使能状态，则确定目标设备为BMC；
若CPU对SPD芯片的访问状态为完成访问状态，且BMC对SPD芯片的访问状态为使能状态，则确定目标设备为BMC。
一种可能的实现方式中，访问控制器还包括CPU的控制电路以及BMC的控制电路。
在一个实施例中，还可以支持计算机设备为目标设备分配访问权限，包括：
导通BMC的控制电路与SPD芯片之间的通道，为BMC分配访问权限；
或者，导通CPU的控制电路与SPD芯片之间的通道，为CPU访问权限。
在一个实施例中，还可以支持计算机设备导通BMC的控制电路与SPD芯片之间的通道，包括：
在确定目标设备为BMC后的同一时刻导通BMC的控制电路与SPD芯片之间的所有通道。
在一个实施例中，还可以支持计算机设备在导通BMC的控制电路与SPD芯片之间的所有通道后，通过BMC的控制电路与SPD芯片之间的所有通道获取内存温度数据，向BMC发送内存温度数据。
访问控制器（例如，上述CPLD）嵌入设计的四组控制器I2C_M0~I2C_M3同时访问SPD芯片，获取内存温度数据，并将数据保存于CPLD的寄存器中。此种方式下，BMC无需直接访问SPD芯片，而是访问CPLD的寄存器来获取内存温度数据。CPLD的四组I2C控制器可同时读取内存温度数据，提高了数据获取效率。
在一个实施例中，还可以支持计算机设备向BMC发送内存温度数据之前，对内存温度数据进行干扰数据滤除处理。
在一个实施例中，还可以支持计算机设备导通CPU的控制电路与SPD芯片之间的通道，包括：
在确定目标设备为CPU后的同一时刻导通CPU的控制电路与SPD芯片之间的所有通道。
在一个实施例中，还可以支持计算机设备在导通CPU的控制电路与SPD芯片之间的所有通道后，通过CPU的控制电路与SPD芯片之间的所有通道获取内存配置数据，向CPU发送内存配置数据。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器（Read-Only Memory，ROM）、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器（Random Access Memory，RAM）或外部高速缓冲存储器。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器（Static Random Access Memory，SRAM）或动态随机存取存储器（Dynamic Random Access Memory，DRAM）等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种访问控制器，其特征在于，包括：仲裁电路、基板管理控制器BMC的控制电路以及中央处理器CPU的控制电路；
所述BMC的控制电路，用于接收所述CPU发送的第一信号，根据所述BMC对串行存在侦测SPD芯片的访问状态向所述仲裁电路发送第二信号；所述第一信号用于指示所述CPU对所述SPD芯片的访问状态为待访问状态或完成访问状态，所述第二信号用于指示所述BMC对所述SPD芯片的访问状态为使能状态或禁用状态；
所述仲裁电路，用于接收所述第一信号以及所述第二信号，根据所述第一信号以及所述第二信号为目标设备分配访问权限；其中，所述目标设备为所述BMC或所述CPU；
所述仲裁电路具体用于：若所述目标设备为所述BMC，导通所述BMC的控制电路与所述SPD芯片之间的通道，为所述BMC分配访问权限；或者，若所述目标设备为所述CPU，导通所述CPU的控制电路与所述SPD芯片之间的通道，为所述CPU分配访问权限；
所述BMC的控制电路，用于在所述仲裁电路导通所述BMC的控制电路与所述SPD芯片之间的通道后，从所述SPD芯片获取并存储内存温度数据，使得所述BMC从所述BMC的控制电路获取所述内存温度数据；
所述CPU的控制电路，用于在所述仲裁电路导通所述CPU的控制电路与所述SPD芯片之间的通道后，导通所述CPU和所述SPD芯片，使得所述CPU访问所述SPD芯片获取内存配置数据；
其中，所述通道对应多个SPD芯片地址，用于访问所述多个SPD芯片地址。
2.根据权利要求1所述的访问控制器，其特征在于，所述仲裁电路具体用于：
若所述CPU对所述SPD芯片的访问状态为待访问状态，且所述BMC对所述SPD芯片的访问状态为禁用状态，则为所述CPU分配访问权限；
若所述CPU对所述SPD芯片的访问状态为待访问状态，且所述BMC对所述SPD芯片的访问状态为使能状态，则为所述BMC分配访问权限；
若所述CPU对所述SPD芯片的访问状态为完成访问状态，且所述BMC对所述SPD芯片的访问状态为使能状态，则为所述BMC分配访问权限。
3.根据权利要求1所述的访问控制器，其特征在于，所述仲裁电路具体用于：
在确定所述目标设备为所述BMC后的同一时刻导通所述BMC的控制电路与所述SPD芯片之间的所有通道，或者，在确定所述目标设备为所述CPU后的同一时刻导通所述CPU的控制电路与所述SPD芯片之间的所有通道。
4.根据权利要求1所述的访问控制器，其特征在于，所述BMC的控制电路还用于，在所述仲裁电路导通所述BMC的控制电路与所述SPD芯片之间的通道后，通过所述BMC的控制电路与所述SPD芯片之间的通道获取内存温度数据。
5.根据权利要求4所述的访问控制器，其特征在于，所述BMC的控制电路包括：存储模块、主控制模块以及滤波模块，所述主控制模块与所述SPD芯片连接；
其中，所述主控制模块用于从所述SPD芯片获取原始温度数据，并向滤波模块发送所述原始温度数据；
所述滤波模块用于，从所述主控制模块接收所述原始温度数据，对所述原始温度数据进行干扰数据滤除处理获得所述内存温度数据，将所述内存温度数据发送给所述存储模块；
所述存储模块用于，从所述滤波模块接收所内存温度数据，对所述内存温度数据进行压缩处理，向所述BMC发送压缩处理后的所述内存温度数据。
6.一种计算机设备，其特征在于，所述计算机设备包括访问控制器、中央处理器CPU、基板管理控制器BMC以及串行存在侦测SPD芯片， 所述访问控制器包括所述BMC的控制电路以及所述CPU的控制电路，
所述CPU用于，向所述访问控制器发送第一信号，所述第一信号用于指示所述CPU对所述SPD芯片的访问状态为待访问状态或完成访问状态；
所述访问控制器用于，接收所述第一信号，响应于所述第一信号确定所述BMC对所述SPD芯片的访问状态，所述BMC对所述SPD芯片的访问状态包括使能状态或禁用状态；
所述访问控制器还用于，根据所述CPU对所述SPD芯片的访问状态以及所述BMC对所述SPD芯片的访问状态为目标设备分配访问权限；其中，所述目标设备为所述BMC或所述CPU；
所述访问控制器具体用于，若所述目标设备为所述BMC，导通所述BMC的控制电路与所述SPD芯片之间的通道，为所述BMC分配访问权限；若所述目标设备为所述CPU，导通所述CPU的控制电路与所述SPD芯片之间的通道，为所述CPU分配访问权限；
所述访问控制器还用于，在导通所述BMC的控制电路与所述SPD芯片之间的通道后，从所述SPD芯片获取并存储内存温度数据，使得所述BMC从所述BMC的控制电路获取所述内存温度数据；
所述访问控制器还用于，在导通所述CPU的控制电路与所述SPD芯片之间的通道后，导通所述CPU和所述SPD芯片，使得所述CPU访问所述SPD芯片获取内存配置数据；
其中，所述通道对应多个SPD芯片地址，用于访问所述多个SPD芯片地址。
7.根据权利要求6所述的计算机设备，其特征在于，所述访问控制器还包括仲裁电路，
所述CPU用于，向所述BMC的控制电路以及所述仲裁电路发送所述第一信号；
所述BMC的控制电路用于，响应于所述第一信号，根据所述BMC对串行存在侦测SPD芯片的访问状态向所述仲裁电路发送第二信号；所述第二信号用于指示所述BMC对所述SPD芯片的访问状态为使能状态或禁用状态；
所述仲裁电路用于，根据所述第一信号确定所述CPU对所述SPD芯片的访问状态，根据所述第二信号确定所述BMC对所述SPD芯片的访问状态，并根据所述CPU对所述SPD芯片的访问状态以及所述BMC对所述SPD芯片的访问状态为所述目标设备分配访问权限。
8.根据权利要求7所述的计算机设备，其特征在于，所述访问控制器还包括所述CPU的控制电路，
所述仲裁电路用于，在确定所述目标设备为所述BMC后的同一时刻导通所述BMC的控制电路与所述SPD芯片之间的所有通道，或者，在确定所述目标设备为所述CPU后的同一时刻导通所述CPU的控制电路与所述SPD芯片之间的所有通道。
9.一种访问控制方法，其特征在于，应用于访问控制器，包括：
接收中央处理器CPU发送的第一信号，所述第一信号用于指示所述CPU对串行存在侦测SPD芯片的访问状态为待访问状态或完成访问状态；
响应于所述第一信号确定基板管理控制器BMC对所述SPD芯片的访问状态，所述BMC对所述SPD芯片的访问状态包括使能状态或禁用状态；
根据所述CPU对所述SPD芯片的访问状态以及所述BMC对所述SPD芯片的访问状态为目标设备分配访问权限；其中，所述目标设备为所述BMC或所述CPU；
若所述目标设备为所述BMC，导通所述访问控制器中所述BMC的控制电路与所述SPD芯片之间的通道，为所述BMC分配访问权限；
若所述目标设备为所述CPU，导通所述访问控制器中所述CPU的控制电路与所述SPD芯片之间的通道，为所述CPU分配访问权限；
在导通所述BMC的控制电路与所述SPD芯片之间的通道后，从所述SPD芯片获取并存储内存温度数据，使得所述BMC从所述BMC的控制电路获取所述内存温度数据；
在导通所述CPU的控制电路与所述SPD芯片之间的通道后，导通所述CPU和所述SPD芯片，使得所述CPU访问所述SPD芯片获取内存配置数据；
其中，所述通道对应多个SPD芯片地址，用于访问所述多个SPD芯片地址。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求9所述的方法的步骤。
CN202110537698.0A 2021-05-18 2021-05-18 访问控制器、访问控制方法、计算机设备及可读存储介质 Active CN112965930B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110537698.0A CN112965930B (zh) 2021-05-18 2021-05-18 访问控制器、访问控制方法、计算机设备及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110537698.0A CN112965930B (zh) 2021-05-18 2021-05-18 访问控制器、访问控制方法、计算机设备及可读存储介质

Publications (2)

Publication Number Publication Date
CN112965930A CN112965930A (zh) 2021-06-15
CN112965930B true CN112965930B (zh) 2021-08-31

Family

ID=76279760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110537698.0A Active CN112965930B (zh) 2021-05-18 2021-05-18 访问控制器、访问控制方法、计算机设备及可读存储介质

Country Status (1)

Country Link
CN (1) CN112965930B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114415959B (zh) * 2022-01-20 2023-03-10 无锡众星微系统技术有限公司 一种sata磁盘动态加速访问方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111198795A (zh) * 2019-12-23 2020-05-26 曙光信息产业股份有限公司 基板控制器获取内存温度的方法以及装置
CN111813731A (zh) * 2020-06-11 2020-10-23 中国长城科技集团股份有限公司 一种内存信息的读取方法、装置、服务器及介质
CN111949465A (zh) * 2020-09-02 2020-11-17 苏州浪潮智能科技有限公司 一种内存温度读取方法及系统
CN112130913A (zh) * 2020-08-28 2020-12-25 山东云海国创云计算装备产业创新中心有限公司 一种读取内存温度的方法、系统以及计算机可读存储介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111198795A (zh) * 2019-12-23 2020-05-26 曙光信息产业股份有限公司 基板控制器获取内存温度的方法以及装置
CN111813731A (zh) * 2020-06-11 2020-10-23 中国长城科技集团股份有限公司 一种内存信息的读取方法、装置、服务器及介质
CN112130913A (zh) * 2020-08-28 2020-12-25 山东云海国创云计算装备产业创新中心有限公司 一种读取内存温度的方法、系统以及计算机可读存储介质
CN111949465A (zh) * 2020-09-02 2020-11-17 苏州浪潮智能科技有限公司 一种内存温度读取方法及系统

Also Published As

Publication number Publication date
CN112965930A (zh) 2021-06-15

Similar Documents

Publication Publication Date Title
US4404628A (en) Multiprocessor system
US6772237B2 (en) Host controller interface descriptor fetching unit
US4943966A (en) Memory diagnostic apparatus and method
US11726946B2 (en) I2C bus communication control method, device and system, and readable storage medium
US10078568B1 (en) Debugging a computing device
EP4031963B1 (en) Tracing status of a programmable device
AU599534B2 (en) A diagnostic system in a data processing system
US7725621B2 (en) Semiconductor device and data transfer method
CN112965930B (zh) 访问控制器、访问控制方法、计算机设备及可读存储介质
US7370133B2 (en) Storage controller and methods for using the same
CN114902187A (zh) 非易失性存储器模块的错误恢复
CN114902197A (zh) 非易失性双列直插式存储器模块的命令重放
CN109117399B (zh) 减少芯片选择的装置、系统及方法
US20080040530A1 (en) Data processing apparatus for controlling access to a memory
JP2008545190A (ja) 集積回路およびオンチップメモリへのアクセスの確保方法
WO2021138000A1 (en) Error reporting for non-volatile memory modules
CN110830563A (zh) 一种主从架构服务器及其信息读写方法
JP5109597B2 (ja) データ転送装置及び半導体試験装置
CA1252573A (en) Dual bus system
JP2007507045A (ja) コンフィグレーション・レジスター・アクセス方法、設定方法、集積回路部品、コンピューター・システム、製品
US9509633B2 (en) Multi-switching device and multi-switching method thereof
US7197677B1 (en) System and method to asynchronously test RAMs
EP0071002B1 (en) Data processing apparatus including stored value access control to shared storage
US7167937B2 (en) Bus system
TWI740276B (zh) 一種主從架構伺服器及其資訊讀寫方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant