CN112953508A - 低电平故障信号的锁存电路及判断方法 - Google Patents

低电平故障信号的锁存电路及判断方法 Download PDF

Info

Publication number
CN112953508A
CN112953508A CN202110345130.9A CN202110345130A CN112953508A CN 112953508 A CN112953508 A CN 112953508A CN 202110345130 A CN202110345130 A CN 202110345130A CN 112953508 A CN112953508 A CN 112953508A
Authority
CN
China
Prior art keywords
signal
fault
circuit
latch
gate module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110345130.9A
Other languages
English (en)
Inventor
董耀文
张嵩
任康乐
童梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Lingang Power Electronics Research Co ltd
Leadrive Technology Shanghai Co Ltd
Original Assignee
Shanghai Lingang Power Electronics Research Co ltd
Leadrive Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Lingang Power Electronics Research Co ltd, Leadrive Technology Shanghai Co Ltd filed Critical Shanghai Lingang Power Electronics Research Co ltd
Priority to CN202110345130.9A priority Critical patent/CN112953508A/zh
Publication of CN112953508A publication Critical patent/CN112953508A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明的低电平故障信号的锁存电路，属于锁存电路的技术领域，解决现有技术的电路实现锁存功能结构复杂且输出信号精确性较差的技术问题。其包括：与门模块和或门模块，其中：故障信号电路输出端与所述与门模块的第一输入端连接，复位信号电路输出端与所述或门模块的第一输入端连接；所述与门模块的输出端与所述或门模块的第二输入端连接，所述或门模块输出端分别与所述与门模块的第二输入端、故障锁存信号电路输入端连接；所述复位信号电路的输出端接第一电阻；所述故障锁存信号电路的输入端接第二电阻。本发明用以完善锁存电路的功能，满足人们对低电平故障信号锁存电路设计简单且成本较低的要求。

Description

低电平故障信号的锁存电路及判断方法
技术领域
本发明属于锁存电路的技术领域，尤其涉及一种低电平故障信号的锁存电路及判断方法。
背景技术
故障锁存电路是在电路出现故障时，对故障信号进行保持的电路。避免因输入的低电平信号消失导致的故障无法检测、或输入信号在高低电平之间频繁切换导致的系统紊乱的状态。
本案发明人发现现有产品的方法至少存在以下缺陷：
现有技术文献CN109167596A公开了一种用与非门和三极管构成的故障锁存电路，该电路结构较复杂，且故障输出信号处于悬空状态，尤其是输入信号在不确定的情况下，输出信号状态无法确定；
现有技术文献CN205092846U公开了一种用MOSFET构成的故障锁存电路，配备故障清除信号，改电路的缺点是器件数量较多，结构较为复杂，成本较高，经济性低；
现有技术文献CN205336252U公开一种用或非门、非门构成的故障锁存电路，但该电路仅能通过RC电路的时间常数调整故障信号输出的时间，不能实现真正的“锁存”，不能对故障信号的复位信号进行主动控制，成本高且功能性低。
有鉴于此，特提出本发明。
发明内容
本发明的目的在于提供一种低电平故障信号的锁存电路，解决现有技术的电路实现锁存功能结构复杂且输出信号精确性较差的技术问题。本案的技术方案有诸多技术有益效果，见下文介绍：
本案一方面提供一种低电平故障信号的锁存电路，包括：与门模块和或门模块，其中：
故障信号电路输出端与所述与门模块的第一输入端连接，复位信号电路输出端与所述或门模块的第一输入端连接；
所述与门模块的输出端与所述或门模块的第二输入端连接，所述或门模块输出端分别与所述与门模块的第二输入端、故障锁存信号电路输入端连接；
所述复位信号电路的输出端接第一电阻；所述故障锁存信号电路的输入端接第二电阻。
在一个优选或可选的实施方式中，所述与门模块包括多个第一输入端并分别与多个故障信号电路的输出端对应连接。
在一个优选或可选的实施方式中，所述第一电路为下拉电阻R3，其一端接地，另一与所述复位信号电路的输出端连接。
在一个优选或可选的实施方式中，所述第二电阻为上拉电阻R4，其一端接电源，另一端与所述故障锁存信号电路的输入端连接。
另一方面一种低电平故障信号的锁存电路判断的方法，使用如以上部分或全部所述的锁存电路，所述方法包括：
获取故障信号、复位信号、与所述门模块输入及输入信号和所述或门模块的输出信号和故障锁存信号，确定对电路的故障信号进行锁存。
在一个优选或可选的实施方式中，初始状态下，若输入故障信号为高电平，所述与门模块输出高电平，且所述或门模块输出高电平，判断故障锁存信号在预设时间是否保持为高电平，如是，电路初始状态正常，如否，反馈电路损坏信号。
在一个优选或可选的实施方式中，获取的故障信号为高电平转换为低电平，且复位信号为低电平，判断故障锁存信号是否持续为低电平，如是，则有故障锁存信号，如否，反馈电路损坏信号；
获取的故障信号低电平转换为高电平，且复位信号为低电平，判断故障锁存信号是否为低电平，如是，故障锁存电路对故障信号已锁存，如否，反馈电路损坏信号。
在一个优选或可选的实施方式中，获取的故障信号为高电平，且复位信号为低电平，判断故障锁存电路是否输出高电平，如是，没有故障锁存信号，如否，反馈电路损坏信号
获取的故障信号为低电平，且复位信号为低电平的情况下，判断故障锁存电路输出是否为低电平，如是，表示有故障锁存信号，如否，反馈电路损坏信号。
在一个优选或可选的实施方式中，获取的故障信号为低电平或高电平，且复位信号为高电平，判断故障锁存电路是否输出高电平，如是，表示故障锁存信号被清除，反馈清除信号，如否，反馈电路损坏信号。
本案发明的有益效果至少如下：
本案锁存电路中使用一个或门、一个与门和两个电阻就实现了对故障信号的锁存，器件极少、结构简单、输入输出的信号关系清晰，且可通过复位信号进行故障锁存信号的清除，既保证了故障信号的锁存，又较大程度的简化了电路的结构、降低了电路的成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1位本发明的锁存电路图；
图2位本发明锁存电路中与门模块的电路图；
图3位本发明锁存电路中或门模块的电路图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本发明，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践方面。为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
如图1所示的低电平故障信号的锁存电路，包括：与门模块和或门模块，其中：
故障信号电路输出端与与门模块的第一输入端连接，复位信号电路输出端与或门模块的第一输入端连接；
与门模块的输出端与或门模块的第二输入端连接，或门模块输出端分别与与门模块的第二输入端、故障锁存信号电路输入端连接；
复位信号电路的输出端接第一电阻；故障锁存信号电路的输入端接第二电阻，其中：第一电路为下拉电阻R3，其一端接地，另一与复位信号电路的输出端连接；第二电阻为上拉电阻R4，其一端接电源，另一端与故障锁存信号电路的输入端连接。
上拉电阻的作用是将一个不确定的信号(如，高或低电平)，通过一个电阻与电源VCC相连，上拉电阻可增大电流，将信号能够固定在高电平。下拉电阻：将一个不确定的信号(高或低电平)，通过一个电阻与地GND相连，下拉电阻是用来吸收电流，将信号固定在低电平，并且在初始化阶段避免复位信号处于不可控的状态。二者均适应一定的范围，根据其不同型号可满足不同的范围，整体值根据系统设计要求而确定。
该电路结构能够适用于低电平有效的故障信号的锁存电路，可实现故障信号的锁存，器件极少与门模块、或门模块的组合使用，且不使用非门模块，整体设计的结构简单，输入输出的信号关系清晰。对低电平有效的故障信号锁存电路只用一个或门、一个与门和两个电阻就实现了对故障信号的锁存，且可通过复位信号进行故障锁存信号的清除，既保证了故障信号的锁存，又较大程度的简化了电路的结构、降低了电路的成本。
其次，与门模块的一个输入端为或门的输出端，即为，可理解为闭环电路，作为反馈回路，能够持续输出，确保的锁存信号的稳定性。
进一步，与门模块可设置多个第一输入端，分别与故障信号电路的多个输出端对应连接，多个第一输入端可输入多个不同的信号，如，多个高电平和多个低电平，通过与门模块进行与门判断后在进行信号的输出，增加其使用的功能性。
与门模块，可采用现有现有技术中任意的与门电路，或是本案所提供的如图2所示的与门电路，结构简单和成本低，具体的：
由二极管VD1和VD2、R1和R2组成，R1的输出端与二极管VD1阳极连接，R2的输入端与二极管VD2阳极连接，R1输入端接5v电源，R2输出端接地，其中A，B为与门模块的输入端，Y为输出端，输出至或门模块，+5V电压经R1，R2分压，在E点得到3V的电压。
或门电路工作原理：当A.B两端同时输入低电平(0V)时，由于E点电压为3V，所以二极管VD1，VD2都导通，E点电压马上下降到0.7V(低电平)，即当A.B端均输入低电平"0"时，Y端输出低电平"0"；
当A端输入低电平(OV)、B端输入高电平(5V)时，由于E点电压为3V，所以二极管VD1马上导通E点电压下降到0.7v，此时，VD2正端电压为0.7V，负端电压为5V，VD2处于截止状态，即当A端输入低电平"0"、B端输入高电平"1"时，Y端输出低电平"0"；
当A端输入高电平(5V)、B端输入低电平(OV)时，VD1截止，VD2导通，E点电压为0.7V(低电平)，即当A端输入高电平"1"、B端输入低电平"0"时，Y端输出低电平"0"；
当A.B端同时输入高电平(5V)时，VD1，VD2均不能导通，E点电压为3V(高电平)，即当A、BR端都输入高电平"1"时，Y端輸出"1"；
只有A.B端同时输入高电平是，Y端才会出现高电平。
或门模块，如图3所示，
输入、输出电压关系也有四种情况：(二极管的导通电压为0.7V)
①Uy＝Uz＝Ov时，VD3，VD4由于正偏而导通，Uf＝(0-0.7)＝-0.7V；
②Uf＝0V，Uz＝3v时，VD2导通，VD1反向偏置截止，Uf＝(3-0.7)＝2.37；
③Uy＝3V、Uz＝0v时，VD1通，VD2反向偏置截止，Uf＝(3-0.7)＝2.3V；
④Uy＝Uz＝3v时，VD1、VD2都偏导通，Uf＝(3-0.7)＝2.3V。
即为，只有输入一个为高电平，Uf输出高电平。
上述中，或门的输出接入与门的输入端，形成闭环的判断逻辑，即为，反馈回路，确保输出稳定性，实现故障信号的锁存，且可通过复位信号进行故障锁存信号的清除。
使用时，故障信号是低电平有效的信号，复位信号为高电平有效的信号。
当故障信号为高电平且复位信号为低电平的情况下，故障锁存电路输出高电平，表示没有故障锁存信号；
当故障信号为低电平且复位信号为低电平的情况下，故障锁存电路输出低电平，代表故障锁存信号；
当故障信号为低电平或高电平，复位信号为高电平时，故障锁存电路输出高电平，代表故障锁存信号被清除。
进一步地，复位信号为低电平，故障信号由低电平跳转为高电平时，锁存电路输出低电平，表示故障信号被锁存。
另一方面提供一种低电平故障信号的锁存电路判断的方法，使用如以上部分或全部的锁存电路，方法包括：
获取故障信号、复位信号、与门模块输入及输入信号和或门模块的输出信号和故障锁存信号，确定对电路的故障信号进行锁存。
初始判断电路是否正常，在初始状态下，若输入故障信号为高电平，与门模块输出高电平，且或门模块输出高电平，判断故障锁存信号在预设时间是否保持为高电平，如是，电路初始状态正常，如否，反馈电路损坏信号，具体的：
初始状态下，故障信号输入高电平，复位信号被下拉电阻R3接到地上，复位信号输入低电平。故障锁存信号被上拉电阻R4接到电源上，故障锁存信号为高电平。因此，与门U1输出高电平，或门U2输出高电平，故障锁存信号一直保持在高电平。
工作时，获取的故障信号为高电平转换为低电平，且复位信号为低电平，判断故障锁存信号是否持续为低电平，如是，则有故障锁存信号，如否，反馈电路损坏信号；
具体的，与门U1输出低电平，且，或门U2输出低电平，故障锁存信号输出低电平，经反馈回路，使与门U1的第二输入端变为低电平，因此，与门U1持续输出低电平，或门U2的第一输入端和第二输出端均为低电平，或门U2输出始终为低电平，实现对故障信号的锁存。
获取的故障信号低电平转换为高电平，且复位信号为低电平，判断故障锁存信号是否为低电平，如是，故障锁存电路对故障信号已锁存，如否，反馈电路损坏信号；
具体的，与门U1的第二输入端输入低电平，门U1的输出端为低电平，因此，或门U2的第一输入端和第二输出端均为低电平，或门U2输出为低电平，与门的U1第二输入端为低电平，形成闭环的逻辑判断，进而或门U2的两个输入端均为低电平，进而或门U2的输出端持续输出低电平，即故障锁存信号为低电平，故障锁存电路实现对故障信号的锁存。
获取的故障信号为高电平，且复位信号为低电平，判断故障锁存电路是否输出高电平，如是，没有故障锁存信号，如否，反馈电路损坏信号，更换或进行检修。同理可知，门U1的输出端为低电平，或门U2的输出端输出低电平，实现锁存，也即没有故障锁存信号。
获取的故障信号为低电平，且复位信号为低电平的情况下，判断故障锁存电路输出是否为低电平，如是，表示有故障锁存信号，如否，反馈电路损坏信号。
当故障信号由高电平转换为低电平且复位信号为低电平的情况下，与门U1输出低电平，或门U2输出低电平，故障锁存信号输出低电平，经反馈回路，使与门U1第二输入端变为低电平，因此，与门U1的输出端一直输出低电平，或门U2两路输入均为低电平，或门U2输出始终为低电平，有故障锁存信号。
获取的故障信号为低电平或高电平，且复位信号为高电平，判断故障锁存电路是否输出高电平，如是，表示故障锁存信号被清除，反馈清除信号，如否，反馈电路损坏信号，具体的：
或门U2的第一输入端信号始终为高电平，其输出信号始终为高电平，清楚故障锁存信号，即可实现对故障锁存信号的复位。
以上对本发明所提供的产品进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离发明创造原理的前提下，还可以对发明进行若干改进和修饰，这些改进和修饰也落入发明权利要求的保护范围。

Claims (9)

1.一种低电平故障信号的锁存电路，其特征在于，包括：与门模块和或门模块，其中：
故障信号电路输出端与所述与门模块的第一输入端连接，复位信号电路输出端与所述或门模块的第一输入端连接；
所述与门模块的输出端与所述或门模块的第二输入端连接，所述或门模块输出端分别与所述与门模块的第二输入端、故障锁存信号电路输入端连接；
所述复位信号电路的输出端接第一电阻；所述故障锁存信号电路的输入端接第二电阻。
2.根据权利要求1所述的锁存电路，其特征在于，所述与门模块包括多个第一输入端并分别与多个故障信号电路的输出端对应连接。
3.根据权利要求1所述的锁存电路，其特征在于，所述第一电路为下拉电阻R3，其一端接地，另一与所述复位信号电路的输出端连接。
4.根据权利要求1所述的锁存电路，其特征在于，所述第二电阻为上拉电阻R4，其一端接电源，另一端与所述故障锁存信号电路的输入端连接。
5.一种低电平故障信号的锁存电路的判断方法，其特征在于，使用如权利要求1至4任意一项所述的锁存电路，所述方法包括：
获取故障信号、复位信号、与所述门模块输入及输入信号和所述或门模块的输出信号和故障锁存信号，确定对电路的故障信号进行锁存。
6.根据权利要求5所述的方法，其特征在于，初始状态下，若输入故障信号为高电平，所述与门模块输出高电平，且所述或门模块输出高电平，判断故障锁存信号在预设时间是否保持为高电平，如是，电路初始状态正常，如否，反馈电路损坏信号。
7.根据权利要求5所示的方法，其特征在于，获取的故障信号为高电平转换为低电平，且复位信号为低电平，判断故障锁存信号是否持续为低电平，如是，则有故障锁存信号，如否，反馈电路损坏信号；
获取的故障信号低电平转换为高电平，且复位信号为低电平，判断故障锁存信号是否为低电平，如是，故障锁存电路对故障信号已锁存，如否，反馈电路损坏信号。
8.根据权利要求5所示的方法，其特征在于，获取的故障信号为高电平，且复位信号为低电平，判断故障锁存电路是否输出高电平，如是，没有故障锁存信号，如否，反馈电路损坏信号；
获取的故障信号为低电平，且复位信号为低电平的情况下，判断故障锁存电路输出是否为低电平，如是，表示有故障锁存信号，如否，反馈电路损坏信号。
9.根据权利要求5所示的方法，其特征在于，获取的故障信号为低电平或高电平，且复位信号为高电平，判断故障锁存电路是否输出高电平，如是，表示故障锁存信号被清除，反馈清除信号，如否，反馈电路损坏信号。示故障锁存信号被清除，反馈清除信号，如否，反馈电路损坏信号。
CN202110345130.9A 2021-03-31 2021-03-31 低电平故障信号的锁存电路及判断方法 Pending CN112953508A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110345130.9A CN112953508A (zh) 2021-03-31 2021-03-31 低电平故障信号的锁存电路及判断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110345130.9A CN112953508A (zh) 2021-03-31 2021-03-31 低电平故障信号的锁存电路及判断方法

Publications (1)

Publication Number Publication Date
CN112953508A true CN112953508A (zh) 2021-06-11

Family

ID=76231202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110345130.9A Pending CN112953508A (zh) 2021-03-31 2021-03-31 低电平故障信号的锁存电路及判断方法

Country Status (1)

Country Link
CN (1) CN112953508A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114204809A (zh) * 2021-11-18 2022-03-18 华人运通(江苏)技术有限公司 一种动力输出电路的控制装置及供电系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202034894U (zh) * 2011-05-10 2011-11-09 山东蓝天电能科技有限公司 具有冗余功能的igbt触发装置
CN102769272A (zh) * 2012-07-18 2012-11-07 北京三一自动化技术有限责任公司 功率变换器的故障锁存及复位系统和功率变换器
CN205092846U (zh) * 2015-07-10 2016-03-16 上海长园维安电子线路保护有限公司 一种简易的逻辑电平信号锁存电路装置
CN205336252U (zh) * 2015-11-24 2016-06-22 中国航空工业第六一八研究所 一种限定最短时间的故障锁存电路
US20170031789A1 (en) * 2015-07-29 2017-02-02 Inventec Technology Co., Ltd Power supply device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202034894U (zh) * 2011-05-10 2011-11-09 山东蓝天电能科技有限公司 具有冗余功能的igbt触发装置
CN102769272A (zh) * 2012-07-18 2012-11-07 北京三一自动化技术有限责任公司 功率变换器的故障锁存及复位系统和功率变换器
CN205092846U (zh) * 2015-07-10 2016-03-16 上海长园维安电子线路保护有限公司 一种简易的逻辑电平信号锁存电路装置
US20170031789A1 (en) * 2015-07-29 2017-02-02 Inventec Technology Co., Ltd Power supply device
CN205336252U (zh) * 2015-11-24 2016-06-22 中国航空工业第六一八研究所 一种限定最短时间的故障锁存电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
T V ASWATHI等: "All digital phase locked loop with input clock fail detector", 《2015 IEEE INTERNATIONAL CONFERENCE ON COMPUTATIONAL INTELLIGENCE AND COMPUTING RESEARCH (ICCIC)》, 21 March 2016 (2016-03-21) *
宋志成: "一种具有多种保护功能的低功耗AC-DC电源芯片设计", 《中国优秀硕士学位论文全文数据库（信息科技辑）》, 15 March 2016 (2016-03-15) *
黄金;聂云根;刘小兰;赵忠;董继民;: "基于暂态电压的故障定位系统研制与应用", 电气应用, no. 05, 5 March 2018 (2018-03-05) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114204809A (zh) * 2021-11-18 2022-03-18 华人运通(江苏)技术有限公司 一种动力输出电路的控制装置及供电系统
CN114204809B (zh) * 2021-11-18 2023-10-20 华人运通(江苏)技术有限公司 一种动力输出电路的控制装置及供电系统

Similar Documents

Publication Publication Date Title
EP0141681B1 (en) Test input multiplexing circuit
US4730121A (en) Power controller for circuits with battery backup
CN100547913C (zh) 故障保险差动接收器电路及其方法
US5581206A (en) Power level detection circuit
US5889419A (en) Differential comparison circuit having improved common mode range
US4980791A (en) Universal power supply monitor circuit
US20070040597A1 (en) Circuit for transforming signals varying between different voltages
CN111693759A (zh) 电压检测器
CN112953508A (zh) 低电平故障信号的锁存电路及判断方法
US7711971B1 (en) Multi-input power supply supervisor
US10128738B2 (en) Determination of entering and exiting safe mode
JP3636232B2 (ja) 機能選択が可能な集積回路およびその機能選択方法
US6762632B1 (en) Reset driver circuits and methods
JPH05315931A (ja) レベルシフト回路
US5485116A (en) Power diverting circuit
US4980792A (en) BiCMOS power transition circuit
CN115865073A (zh) 转换电路
US20100164559A1 (en) Power-on circuit
CN115453404A (zh) 电源电压差检测电路、芯片、电子部件及电子设备
US6219808B1 (en) Semiconductor device capable of carrying out high speed fault detecting test
JP2003133937A (ja) 双方向レベルコンバータ回路
US7119529B2 (en) Circuit arrangement with a resistor voltage divider chain
CN215728607U (zh) 座椅检测电路及车辆检测系统
CN116203464A (zh) 一种单电源供电具有断线检测功能的模拟信号检测电路
CN212433612U (zh) 一种驱动装置及车辆系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination