CN112951824A - 一种微显示用组合驱动芯片结构及其制作工艺 - Google Patents

一种微显示用组合驱动芯片结构及其制作工艺 Download PDF

Info

Publication number
CN112951824A
CN112951824A CN202110224223.6A CN202110224223A CN112951824A CN 112951824 A CN112951824 A CN 112951824A CN 202110224223 A CN202110224223 A CN 202110224223A CN 112951824 A CN112951824 A CN 112951824A
Authority
CN
China
Prior art keywords
layer
gate
dielectric layer
chip structure
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110224223.6A
Other languages
English (en)
Inventor
吕迅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Integrated Display Technology Co Ltd
Original Assignee
Semiconductor Integrated Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Integrated Display Technology Co Ltd filed Critical Semiconductor Integrated Display Technology Co Ltd
Priority to CN202110224223.6A priority Critical patent/CN112951824A/zh
Publication of CN112951824A publication Critical patent/CN112951824A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256

Abstract

一种微显示用组合驱动芯片结构及其制作工艺，属于微显示驱动芯片技术领域，该驱动芯片结构，包括半导体衬底及其上设置的MOSFET模块和氧化物薄膜晶体管模块，半导体衬底上设置有单晶硅有源区，单晶硅有源区上设置MOSFET模块，单晶硅有源区的两侧分别设置有浅沟道隔离结构，其中一个浅沟道隔离结构的上方设置氧化物薄膜晶体管模块，本发明的有益效果是，本发明通过在MOSFET的制备中引入氧化物薄膜晶体管模块，制备组合驱动芯片，工艺简单，驱动能力强，可避免漏电流大导致的显示异常问题，可降低发热和功耗。

Description

一种微显示用组合驱动芯片结构及其制作工艺
技术领域
本发明涉及微显示驱动芯片技术领域，尤其涉及一种微显示用组合驱动芯片结构及其制作工艺。
背景技术
目前基于硅基MOSFET(金属-氧化物半导体场效应晶体管)的显示技术，借助单晶硅高载流子迁移率(1350cm2/Vs)，已经实现了超高分辨率，包括硅基有机发光二极管(硅基OLED)，硅基液晶(LCOS)，Micro LED，数字光处理(DLP)等，都在使用硅基CMOS驱动芯片。和传统的晶体管相比，MOSFET使用单晶硅作沟道，载流子迁移率高，虽然驱动能力强，但是MOSFET漏电流(Ioff)大。MOSFET漏电流一般在pA级别，而显示一般要求fA级别的漏电流，较大的漏电流会导致像素亮点或暗点等显示异常，同时漏电流较大会导致器件发热大，功耗大，不利于移动便携式应用。所以开发低漏电驱动芯片，解决显示异常，降低发热和功耗，拓展移动便携式应用，对于微显示很有意义。
发明内容
为了解决上述技术问题，本发明提供了一种微显示用组合驱动芯片结构及其制作工艺，通过在场效应晶体管的制备中引入氧化物薄膜晶体管模块，制备组合驱动芯片，工艺简单，驱动能力强，可避免漏电流大导致的显示异常问题，可降低发热和功耗。
为实现上述目的，本发明解决其技术问题所采用的技术方案是：所述微显示用组合驱动芯片结构，包括半导体衬底及其上设置的MOSFET模块和氧化物薄膜晶体管模块，所述半导体衬底上设置有单晶硅有源区，所述单晶硅有源区上设置所述MOSFET模块，所述单晶硅有源区的两侧分别设置有浅沟道隔离结构，其中一个浅沟道隔离结构的上方设置所述氧化物薄膜晶体管模块。
进一步地，所述MOSFET模块包括栅叠层、主侧墙和源漏区Ⅰ，所述主侧墙环绕所述栅叠层，所述源漏区Ⅰ嵌于所述单晶硅有源区中且对准于所述主侧墙的两侧。
进一步地，所述栅叠层包括由下而上依次设置的栅介质层Ⅰ、栅导体层Ⅰ和盖帽，所述栅导体层Ⅰ由是掺杂或未掺杂的多晶硅材料制作。
进一步地，所述氧化物薄膜晶体管模块包括由下而上依次设置的栅导体层Ⅱ、栅介质层Ⅱ和氧化物半导体层，所述氧化物半导体层的两端设置源漏区Ⅱ。
进一步地，所述栅导体层Ⅱ设置为多晶硅栅极层，所述氧化物半导体层覆盖在所述栅介质层Ⅱ的表面，且所述氧化物半导体层设置为中间突出两端凹陷的凸起层结构。
进一步地，所述栅导体层Ⅱ的下端设置所述浅沟道隔离结构，所述MOSFET模块的上端覆盖所述栅介质层Ⅱ，所述栅介质层Ⅱ和所述氧化物半导体层的上端设置有介质层Ⅰ。
进一步地，所述介质层Ⅰ内贯穿设置有与所述源漏区Ⅰ和源漏区Ⅱ相对的多个导通孔，所述导通孔内填充有导电金属，所述导通孔的上端沉积有金属层。
一种所述的微显示用组合驱动芯片结构的制作工艺，包括以下步骤：
1)制备半导体衬底，在半导体衬底上刻蚀成槽、在槽中填充氧化物和氧化物平坦化后形成浅沟道隔离结构；
2)在半导体衬底的单晶硅有源区上依次制备栅介质层Ⅰ和栅导体层Ⅰ，在所述浅沟道隔离结构上沉积多晶硅形成栅导体层Ⅱ；
3)LDD注入、两个主侧墙形成和源漏离子注入；
4)在两个主侧墙两侧的单晶硅有源区上分别沉积金属硅化物形成源漏区Ⅰ，在两个主侧墙之间的栅导体层Ⅰ上沉积金属硅化物形成盖帽；
5)在步骤4)形成的芯片结构的上表面覆盖栅介质层Ⅱ，在栅导体层Ⅱ上方和两端的栅介质层Ⅱ上沉积氧化物半导体形成氧化物半导体层，对氧化物半导体层进行图形化，使氧化物半导体层两端形成源漏区Ⅱ；
6)在步骤5)形成的芯片结构的上表面沉积介质层Ⅰ，并进行化学机械研磨；
7)在介质层Ⅰ内刻蚀与所述源漏区Ⅰ和源漏区Ⅱ相对的多个导通孔，并在导通孔内填充导电金属，对导通孔上端的导电金属进行化学机械研磨，在导通孔上端沉积金属层。
本发明的有益效果是：
本发明通过在MOSFET中引入氧化物薄膜晶体管模块，制备组合驱动芯片，工艺简单，其结合了MOSFET的高载流子迁移率和强驱动能力，以及氧化物薄膜晶体管的低漏电特性，解决了单纯氧化物薄膜晶体管驱动能力差，不满足高分辨率需求的问题，同时也能够解决MOSFET漏电流大导致的显示异常问题，降低发热和功耗，拓展移动便携式应用。
附图说明
下面对本发明说明书各幅附图表达的内容及图中的标记作简要说明：
图1为本发明中的驱动芯片结构的结构示意图；
图2为图1中的驱动芯片结构的制备工艺流程图；
上述图中的标记均为：1.半导体衬底，2.MOSFET模块，21.栅叠层，211.栅介质层Ⅰ，212.栅导体层Ⅰ，213.盖帽，22.主侧墙，23.源漏区Ⅰ，3.氧化物薄膜晶体管模块，31.栅导体层Ⅱ，32.栅介质层Ⅱ，33.氧化物半导体层，34.源漏区Ⅱ，4.单晶硅有源区，5.浅沟道隔离结构，6.介质层Ⅰ，7.导通孔，8.金属层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对实施例中的技术方案进行清楚、完整地描述，以下实施例用于说明本发明，但不用来限制本发明的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
本发明具体的实施方案为：如图1所示，一种微显示用组合驱动芯片结构，包括半导体衬底1及其上设置的MOSFET模块2和氧化物薄膜晶体管模块3，半导体衬底1上设置有单晶硅有源区4，单晶硅有源区4上设置MOSFET模块2，单晶硅有源区4的两侧分别设置有浅沟道隔离结构5，其中一个浅沟道隔离结构5的上方设置氧化物薄膜晶体管模块3，通过在MOSFET中引入氧化物薄膜晶体管模块3，制备组合驱动芯片，该组合驱动芯片的MOSFET模块用于驱动电路的ADC(模数转换)，DAC(数模转换)，OSC(振荡器)，SRAM(存储器)，栅极驱动电路，源极驱动电路等，和像素电路的驱动管和部分开关管，利用了MOSFET模块的高载流子迁移率和强驱动能力，解决单纯氧化物薄膜晶体管驱动能力差，不满足高分辨率需求的问题。组合驱动芯片的氧化物薄膜晶体管用于像素电路的部分开关管，利用了氧化物薄膜晶体管的低漏电特性，能够解决MOSFET漏电流大导致的显示异常问题，降低发热和功耗，拓展移动便携式应用。
具体地，其中的MOSFET模块2包括栅叠层21、主侧墙22和源漏区Ⅰ23，主侧墙22环绕栅叠层21，源漏区Ⅰ23嵌于单晶硅有源区4中且对准于主侧墙22的两侧，其中的栅叠层21包括由下而上依次设置的栅介质层Ⅰ211、栅导体层Ⅰ212和盖帽213，栅介质层Ⅰ211可以由普通介质材料(例如SiO2)材料制作，栅导体层Ⅰ212由掺杂或未掺杂的多晶硅材料制作，覆盖在栅导体层Ⅰ212上面的盖帽213可以使用氮化硅等绝缘材料制作。
具体地，其中的氧化物薄膜晶体管模块3包括由下而上依次设置的栅导体层Ⅱ31、栅介质层Ⅱ32和氧化物半导体层33，其中的栅导体层Ⅱ31设置为多晶硅栅极层，由于工艺要求，需要将栅导体层Ⅱ31铺设在底层，氧化物半导体层33覆盖在栅介质层Ⅱ32的表面，氧化物半导体层33可由氧化铟镓锌IGZO、氧化铟锌IZO、氧化锌ZnO或氧化铟In2O3等的一种或多种通过沉积的方式制备，且氧化物半导体层33设置为中间突出两端凹陷的凸起层结构，氧化物半导体层33的两端凹陷处进行源漏离子注入而形成源漏区Ⅱ34，中间形成沟道。
其中的栅导体层Ⅱ31的下端设置浅沟道隔离结构5，MOSFET模块2的上端覆盖栅介质层Ⅱ32，栅介质层Ⅱ32和氧化物半导体层33的上端设置有介质层Ⅰ6，介质层Ⅰ6一般选用氧化硅、氮化硅等材料制成，介质层Ⅰ6内贯穿设置有与源漏区Ⅰ23和源漏区Ⅱ34相对的多个导通孔7，导通孔7内填充有导电金属钨，导通孔7的上端沉积有金属层8，可将MOSFET模块2和氧化物薄膜晶体管模块3按照设计电路电连接。当需要设置多个氧化物薄膜晶体管模块3时，其中的介质层Ⅰ6也可设置多层，可提高半导体衬底1的空间利用率。
如图2所示，上述微显示用组合驱动芯片结构的制作工艺，包括以下步骤：
1)制备半导体衬底1，在半导体衬底1上刻蚀成槽、在槽中填充氧化物和氧化物平坦化后形成浅沟道隔离结构5；
2)在半导体衬底1的单晶硅有源区4上依次制备栅介质层Ⅰ211和栅导体层Ⅰ212，在浅沟道隔离结构5上沉积多晶硅形成栅导体层Ⅱ31；
3)在步骤2)形成的芯片结构的上表面进行LDD注入、两个主侧墙22形成和源漏离子注入；
4)在两个主侧墙22两侧的单晶硅有源区4上分别沉积金属硅化物形成源漏区Ⅰ23，在两个主侧墙22之间的栅导体层Ⅰ212上沉积金属硅化物形成盖帽213；
5)在步骤4)形成的芯片结构的上表面覆盖栅介质层Ⅱ32，在栅导体层Ⅱ31上方和两端的栅介质层Ⅱ32上沉积氧化物半导体形成氧化物半导体层33，对氧化物半导体层33进行图形化，使氧化物半导体层33两端形成源漏区Ⅱ34；
6)在步骤5)形成的芯片结构的上表面沉积介质层Ⅰ6，并进行化学机械研磨；
7)在介质层Ⅰ6内刻蚀与源漏区Ⅰ23和源漏区Ⅱ34相对的多个导通孔7，并在导通孔7内填充导电金属，对导通孔7上端的导电金属进行化学机械研磨，在导通孔7上端沉积金属层8，将MOSFET模块2和氧化物薄膜晶体管模块3按照设计电路电连接。
综上，本发明通过在MOSFET的制备中引入氧化物薄膜晶体管模块，制备组合驱动芯片，工艺简单，驱动能力强，可避免漏电流大导致的显示异常问题，可降低发热和功耗。
以上所述，只是用图解说明本发明的一些原理，本说明书并非是要将本发明局限在所示所述的具体结构和适用范围内，故凡是所有可能被利用的相应修改以及等同物，均属于本发明所申请的专利范围。

Claims (8)

1.一种微显示用组合驱动芯片结构，其特征在于，包括半导体衬底(1)及其上设置的MOSFET模块(2)和氧化物薄膜晶体管模块(3)，所述半导体衬底(1)上设置有单晶硅有源区(4)，所述单晶硅有源区(4)上设置所述MOSFET模块(2)，所述单晶硅有源区(4)的两侧分别设置有浅沟道隔离结构(5)，其中一个浅沟道隔离结构(5)的上方设置所述氧化物薄膜晶体管模块(3)。
2.根据权利要求1所述的微显示用组合驱动芯片结构，其特征在于：所述MOSFET模块(2)包括栅叠层(21)、主侧墙(22)和源漏区Ⅰ(23)，所述主侧墙(22)环绕所述栅叠层(21)，所述源漏区Ⅰ(23)嵌于所述单晶硅有源区(4)中且对准于所述主侧墙(22)的两侧。
3.根据权利要求2所述的微显示用组合驱动芯片结构，其特征在于：所述栅叠层(21)包括由下而上依次设置的栅介质层Ⅰ(211)、栅导体层Ⅰ(212)和盖帽(213)，所述栅导体层Ⅰ(212)由是掺杂或未掺杂的多晶硅材料制作。
4.根据权利要求2所述的微显示用组合驱动芯片结构，其特征在于：所述氧化物薄膜晶体管模块(3)包括由下而上依次设置的栅导体层Ⅱ(31)、栅介质层Ⅱ(32)和氧化物半导体层(33)，所述氧化物半导体层(33)的两端设置源漏区Ⅱ(34)。
5.根据权利要求4所述的微显示用组合驱动芯片结构，其特征在于：所述栅导体层Ⅱ(31)设置为多晶硅栅极层，所述氧化物半导体层(33)覆盖在所述栅介质层Ⅱ(32)的表面，且所述氧化物半导体层(33)设置为中间突出两端凹陷的凸起层结构。
6.根据权利要求4或5所述的微显示用组合驱动芯片结构，其特征在于：所述栅导体层Ⅱ(31)的下端设置所述浅沟道隔离结构(5)，所述MOSFET模块(2)的上端覆盖所述栅介质层Ⅱ(32)，所述栅介质层Ⅱ(32)和所述氧化物半导体层(33)的上端设置有介质层Ⅰ(6)。
7.根据权利要求6所述的微显示用组合驱动芯片结构，其特征在于：所述介质层Ⅰ(6)内贯穿设置有与所述源漏区Ⅰ(23)和源漏区Ⅱ(34)相对的多个导通孔(7)，所述导通孔(7)内填充有导电金属，所述导通孔(7)的上端沉积有金属层(8)。
8.一种如权利要求1～7任意一项所述的微显示用组合驱动芯片结构的制作工艺，其特征在于：包括以下步骤：
1)制备半导体衬底(1)，在半导体衬底(1)上刻蚀成槽、在槽中填充氧化物和氧化物平坦化后形成浅沟道隔离结构(5)；
2)在半导体衬底(1)的单晶硅有源区(4)上依次制备栅介质层Ⅰ(211)和栅导体层Ⅰ(212)，在所述浅沟道隔离结构(5)上沉积多晶硅形成栅导体层Ⅱ(31)；
3)LDD注入、两个主侧墙(22)形成和源漏离子注入；
4)在两个主侧墙(22)两侧的单晶硅有源区(4)上分别沉积金属硅化物形成源漏区Ⅰ(23)，在两个主侧墙(22)之间的栅导体层Ⅰ(212)上沉积金属硅化物形成盖帽(213)；
5)在步骤4)形成的芯片结构的上表面覆盖栅介质层Ⅱ(32)，在栅导体层Ⅱ(31)上方和两端的栅介质层Ⅱ(32)上沉积氧化物半导体形成氧化物半导体层(33)，对氧化物半导体层(33)进行图形化，使氧化物半导体层(33)两端形成源漏区Ⅱ(34)；
6)在步骤5)形成的芯片结构的上表面沉积介质层Ⅰ(6)，并进行化学机械研磨；
7)在介质层Ⅰ(6)内刻蚀与所述源漏区Ⅰ(23)和源漏区Ⅱ(34)相对的多个导通孔(7)，并在导通孔(7)内填充导电金属，对导通孔(7)上端的导电金属进行化学机械研磨，在导通孔(7)上端沉积金属层(8)。
CN202110224223.6A 2021-02-25 2021-02-25 一种微显示用组合驱动芯片结构及其制作工艺 Pending CN112951824A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110224223.6A CN112951824A (zh) 2021-02-25 2021-02-25 一种微显示用组合驱动芯片结构及其制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110224223.6A CN112951824A (zh) 2021-02-25 2021-02-25 一种微显示用组合驱动芯片结构及其制作工艺

Publications (1)

Publication Number Publication Date
CN112951824A true CN112951824A (zh) 2021-06-11

Family

ID=76246829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110224223.6A Pending CN112951824A (zh) 2021-02-25 2021-02-25 一种微显示用组合驱动芯片结构及其制作工艺

Country Status (1)

Country Link
CN (1) CN112951824A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271897B1 (en) * 1996-06-04 2001-08-07 Canon Kabushiki Kaisha Process of producing a semiconductor device
US20100032675A1 (en) * 2006-07-28 2010-02-11 Austriamicrosystems Ag Component Comprising a Thin-Film Transistor and CMOS-Transistors and Methods for Production
CN108807375A (zh) * 2017-05-02 2018-11-13 乐金显示有限公司 微型显示装置和显示集成电路
CN109074765A (zh) * 2016-04-22 2018-12-21 索尼公司 显示装置与电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271897B1 (en) * 1996-06-04 2001-08-07 Canon Kabushiki Kaisha Process of producing a semiconductor device
US20100032675A1 (en) * 2006-07-28 2010-02-11 Austriamicrosystems Ag Component Comprising a Thin-Film Transistor and CMOS-Transistors and Methods for Production
CN109074765A (zh) * 2016-04-22 2018-12-21 索尼公司 显示装置与电子设备
CN108807375A (zh) * 2017-05-02 2018-11-13 乐金显示有限公司 微型显示装置和显示集成电路

Similar Documents

Publication Publication Date Title
US10978498B2 (en) Array substrate and display device and method for making the array substrate
US8212247B2 (en) Organic light emitting display device and fabricating method thereof
US20100182223A1 (en) Organic light emitting display device
JP3958605B2 (ja) 薄膜トランジスタを利用したアクティブマトリックス型表示装置及びその製造方法
CN105929615B (zh) 一种薄膜晶体管阵列基板及液晶面板
CN102522410B (zh) 一种薄膜晶体管阵列基板及其制作方法
US10566401B2 (en) Thin film transistor array substrate and preparing method therefor, and OLED display device
CN112259610B (zh) 阵列基板及显示面板
KR20170068476A (ko) 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치
KR20100082940A (ko) 유기전계발광 표시 장치 및 그의 제조 방법
US20200152663A1 (en) Array substrate and fabricating method thereof, and display device
US9466651B2 (en) Flexible active matrix display
CN104240633A (zh) 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法
US20200411559A1 (en) Array substrate, display panel and display device
TWI729612B (zh) 主動矩陣led陣列前驅物
CN110752219B (zh) 一种薄膜晶体管和显示面板
KR20090105561A (ko) 반도체 장치 및 그를 구비하는 평판 표시 장치
CN109244082B (zh) 显示面板及其制备方法、显示装置
CN109037343B (zh) 一种双层沟道薄膜晶体管及其制备方法、显示面板
CN105789317A (zh) 薄膜晶体管器件及其制备方法
US20200335558A1 (en) Active matrix organic light emitting diode back plate, method for preparing the same, and display panel
CN112951824A (zh) 一种微显示用组合驱动芯片结构及其制作工艺
CN113013163A (zh) 一种微显示驱动芯片结构及其制作工艺
US11678530B2 (en) Display substrate and preparation method thereof, and display apparatus
CN110518072B (zh) 薄膜晶体管及其制备方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination