CN112949234A - Fpga物理模型的软件建模方法及装置 - Google Patents
Fpga物理模型的软件建模方法及装置 Download PDFInfo
- Publication number
- CN112949234A CN112949234A CN202110398253.9A CN202110398253A CN112949234A CN 112949234 A CN112949234 A CN 112949234A CN 202110398253 A CN202110398253 A CN 202110398253A CN 112949234 A CN112949234 A CN 112949234A
- Authority
- CN
- China
- Prior art keywords
- model
- software
- physical model
- information
- hardware physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
本发明公开了一种FPGA物理模型的软件建模方法及装置,该方法包括:对FPGA器件中的硬件物理模型执行边界检测操作,得到待建立的目标软件模型的软件模型信息,该目标软件模型为该硬件物理模型对应的软件模型;根据该软件模型信息以及预先分析出的该硬件物理模型的功能信息,抽象该硬件物理模型以建立目标软件模型。可见,本发明能够针对FPGA器件中的不同硬件物理模型自动化建立对应的软件模型(又称“器件软件模型”),缩短了FPGA硬件物理模型的软件建模周期,提高了软件建模效率,此外,还能够提高软件建模的准确性,进而有利于提高FPGA软件设计的效率。
Description
技术领域
本发明涉及FPGA技术领域,尤其涉及一种FPGA物理模型的软件建模方法及装置。
背景技术
FPGA(Field Programmable Gate Array,现场可编程逻辑门阵列)是在PAL(Programmable Array Logic、可编程阵列逻辑)、GAL(Generic Array Logic、通用阵列逻辑)、CPLD(Complex Programming Logic Device、复杂可编程逻辑器件)等可编程器件的基础上进一步发展的产物,其具有灵活高效、可重复编程的特点,可实现性能定制、功耗定制、高吞吐量及低延迟,且依赖于其硬件并行性和灵活性,FPGA的应用领域越来越广泛。
对于FPGA芯片而言,其内部资源丰富,主要包括输入输出模块、可配置逻辑单元、数字信号处理模块、静态随机存储器、丰富的布线资源及内嵌专用硬核等物理模块,FPGA的软件设计主要包括设计输入、综合、设计实现及验证等流程,且准确的建立FPGA中各物理模块对应的软件模型是FPGA软件设计的基础和关键环节。申请号为201910853591.X、专利名称为“片上系统及其内核信息处理方法”公开了一种SOC的片上软件模型,具体为:FPGA内核通过总线通信连接MCU内核,FPGA内核包括FPGA总线软件模块和一个FPGA软核。然而,实践发现,针对于传统的FPGA物理模型的软件建模方法依然存在周期长、效率低的问题,大大降低了FPGA软件设计的效率。
可见,如何提高FPGA物理模型的软件建模效率显得尤为重要。
发明内容
本发明提供了一种FPGA物理模型的软件建模方法及装置,能够缩短FPGA物理模型的建模周期,提高FPGA物理模型的建模效率。
为了解决上述技术问题,本发明第一方面公开了一种FPGA物理模型的软件建模方法,所述方法包括:
对FPGA器件中的硬件物理模型执行边界检测操作,得到待建立的目标软件模型的软件模型信息,所述目标软件模型为所述硬件物理模型对应的软件模型;
根据所述软件模型信息以及预先分析出的所述硬件物理模型的功能信息,抽象所述硬件物理模型以建立所述目标软件模型。
作为一种可选的实施方式,在本发明第一方面中,所述根据所述软件模型信息以及预先分析出的所述硬件物理模型的功能信息,抽象所述硬件物理模型以建立所述目标软件模型之前,所述方法还包括:
分析所述硬件物理模型的功能信息;
其中,所述分析所述硬件物理模型的功能信息,包括:
根据所述硬件物理模型的子模块划分结果,分析所述硬件物理模型的功能信息;或者,
根据所述硬件物理模型的输入端口与输出端口之间的逻辑关系,分析所述硬件物理模型的功能信息;或者,
根据所述硬件物理模型的子模块划分结果以及所述硬件物理模型的输入端口与输出端口之间的逻辑关系,分析所述硬件物理模型的功能信息。
作为一种可选的实施方式,在本发明第一方面中,所述对FPGA器件中的硬件物理模型执行边界检测操作,得到待建立的目标软件模型的软件模型信息,包括:
对FPGA器件中的硬件物理模型执行边界检测操作,得到所述硬件物理模型的硬件模型信息;
分析所述硬件模型信息,得到待建立的目标软件模型的软件模型信息。
作为一种可选的实施方式,在本发明第一方面中,所述硬件模型信息包括所述硬件物理模型的信号信息,所述信号信息包括所述硬件物理模型中信号的连接关系、所述信号的位宽、所述信号的方向以及所述信号的类型;以及,所述软件模型信息包括所述目标软件模型的模型端口及模型参数。
作为一种可选的实施方式,在本发明第一方面中,所述分析所述硬件模型信息,得到待建立的目标软件模型的软件模型信息,包括:
对于所述硬件物理模型中的任一信号,根据该信号的连接关系追溯该信号的来源信息;若该信号的来源信息表示该信号不是来源于内部存储单元,则根据该信号的信号信息确定待建立的目标软件模型的模型端口;若该信号的来源信息表示该信号来源于所述内部存储单元,则根据该信号的信号信息确定待建立的目标软件模型的模型参数。
作为一种可选的实施方式,在本发明第一方面中,所述方法还包括:
对所述目标软件模型执行目标验证操作得到验证结果,所述目标验证操作包括仿真测试操作和/或等价性验证操作;
当所述验证结果表示对所述目标软件模型验证不通过时,根据所述验证结果对所述目标软件模型执行更新操作。
作为一种可选的实施方式,在本发明第一方面中,所述根据所述软件模型信息以及预先分析出的所述硬件物理模型的功能信息,抽象所述硬件物理模型以建立所述目标软件模型之前,所述方法还包括:
对所述硬件物理模型执行仿真测试操作。
作为一种可选的实施方式,在本发明第一方面中,所述根据所述验证结果对所述目标软件模型执行更新操作,包括:
判断所述验证结果是否为针对所述硬件物理模型建模的首次验证结果;
当判断出所述验证结果不为所述首次验证结果时,获取在所述验证结果之前且用于表示对应的软件模型验证不通过的历史最新验证结果;
获取与所述历史最新验证结果匹配的更新指向信息,所述更新指向信息用于指示更新所述历史最新验证结果对应的软件模型时的起始操作;
比较所述验证结果与所述历史最新验证结果中验证不通过因子的差异度,当所述差异度大于等于预设差异度阈值时,根据所述更新指向信息以及所述验证结果对所述目标软件模型执行更新操作。
作为一种可选的实施方式,在本发明第一方面中,所述根据所述验证结果对所述目标软件模型执行更新操作,还包括:
当所述差异度小于所述预设差异度阈值时,根据所述验证结果以及不同于所述更新指向信息的目标更新指向信息对所述目标软件模型执行更新操作。
本发明实施例第二方面公开了一种FPGA物理模型的软件建模装置,所述装置包括:
边界检测模块,用于对FPGA器件中的硬件物理模型执行边界检测操作,得到待建立的目标软件模型的软件模型信息,所述目标软件模型为所述硬件物理模型对应的软件模型;
模型建立模块,用于根据所述软件模型信息以及预先分析出的所述硬件物理模型的功能信息,抽象所述硬件物理模型以建立所述目标软件模型。
作为一种可选的实施方式,在本发明第二方面中,所述装置还包括:
功能分析模块,用于在所述模型建立模块根据所述软件模型信息以及预先分析出的所述硬件物理模型的功能信息,抽象所述硬件物理模型以建立所述目标软件模型之前,分析所述硬件物理模型的功能信息;
其中,所述功能分析模块分析所述硬件物理模型的功能信息的具体方式为:
根据所述硬件物理模型的子模块划分结果,分析所述硬件物理模型的功能信息;或者,
根据所述硬件物理模型的输入端口与输出端口之间的逻辑关系,分析所述硬件物理模型的功能信息;或者,
根据所述硬件物理模型的子模块划分结果以及所述硬件物理模型的输入端口与输出端口之间的逻辑关系,分析所述硬件物理模型的功能信息。
作为一种可选的实施方式,在本发明第二方面中,所述边界检测模块对FPGA器件中的硬件物理模型执行边界检测操作,得到待建立的目标软件模型的软件模型信息的具体方式为:
对FPGA器件中的硬件物理模型执行边界检测操作,得到所述硬件物理模型的硬件模型信息;
分析所述硬件模型信息,得到待建立的目标软件模型的软件模型信息。
作为一种可选的实施方式,在本发明第二方面中,所述硬件模型信息包括所述硬件物理模型的信号信息,所述信号信息包括所述硬件物理模型中信号的连接关系、所述信号的位宽、所述信号的方向以及所述信号的类型;以及,所述软件模型信息包括所述目标软件模型的模型端口及模型参数。
作为一种可选的实施方式,在本发明第二方面中,所述边界检测模块分析所述硬件模型信息,得到待建立的目标软件模型的软件模型信息的具体方式为:
对于所述硬件物理模型中的任一信号,根据该信号的连接关系追溯该信号的来源信息;若该信号的来源信息表示该信号不是来源于内部存储单元,则根据该信号的信号信息确定待建立的目标软件模型的模型端口;若该信号的来源信息表示该信号来源于所述内部存储单元,则根据该信号的信号信息确定待建立的目标软件模型的模型参数。
作为一种可选的实施方式,在本发明第二方面中,所述装置还包括:
验证模块,用于对所述目标软件模型执行目标验证操作得到验证结果,所述目标验证操作包括仿真测试操作和/或等价性验证操作;
模型更新模块,用于当所述验证结果表示对所述目标软件模型验证不通过时,根据所述验证结果对所述目标软件模型执行更新操作。
作为一种可选的实施方式,在本发明第二方面中,所述装置还包括:
仿真测试模块,用于在所述模型建立模块根据所述软件模型信息以及预先分析出的所述硬件物理模型的功能信息,抽象所述硬件物理模型以建立所述目标软件模型之前,对所述硬件物理模型执行仿真测试操作。
作为一种可选的实施方式,在本发明第二方面中,所述模型更新模块,包括:
判断子模块,用于判断所述验证结果是否为针对所述硬件物理模型建模的首次验证结果;
获取子模块,用于当所述判断子模块判断出所述验证结果不为所述首次验证结果时,获取在所述验证结果之前且用于表示对应的软件模型验证不通过的历史最新验证结果;
所述获取子模块,还用于获取与所述历史最新验证结果匹配的更新指向信息,所述更新指向信息用于指示更新所述历史最新验证结果对应的软件模型时的起始操作;
比较子模块,用于比较所述验证结果与所述历史最新验证结果中验证不通过因子的差异度;
更新子模块,用于当所述比较子模块比较出所述差异度大于等于预设差异度阈值时,根据所述更新指向信息以及所述验证结果对所述目标软件模型执行更新操作。
作为一种可选的实施方式,在本发明第二方面中,所述更新子模块,还用于当所述比较子模块比较出所述差异度小于所述预设差异度阈值时,根据所述验证结果以及不同于所述更新指向信息的目标更新指向信息对所述目标软件模型执行更新操作。
本发明第三方面公开了另一种FPGA物理模型的软件建模装置,所述装置包括:
存储有可执行程序代码的存储器;
与所述存储器耦合的处理器;
所述处理器调用所述存储器中存储的所述可执行程序代码,执行本发明第一方面公开的任意一种FPGA物理模型的软件建模方法中的部分或全部步骤。
本发明第四方面公开了一种计算机存储介质,所述计算机存储介质存储有计算机指令,所述计算机指令被调用时,用于执行本发明第一方面公开的任意一种FPGA物理模型的软件建模方法中的部分或全部步骤。
与现有技术相比,本发明实施例具有以下有益效果:
本发明实施例中,对FPGA器件中的硬件物理模型执行边界检测操作,得到待建立的目标软件模型的软件模型信息,该目标软件模型为该硬件物理模型对应的软件模型;根据该软件模型信息以及预先分析出的该硬件物理模型的功能信息,抽象该硬件物理模型以建立目标软件模型。可见,本发明能够针对FPGA器件中的不同硬件物理模型自动化建立对应的软件模型(又称“器件软件模型”),缩短了FPGA硬件物理模型的软件建模周期,提高了软件建模效率,此外,还能够提高软件建模的准确性,进而有利于提高FPGA软件设计的效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例公开的一种FPGA物理模型的软件建模方法的流程示意图;
图2是本发明实施例公开的另一种FPGA物理模型的软件建模方法的流程示意图;
图3是本发明实施例公开的一种FPGA物理模型的软件建模装置的结构示意图;
图4是本发明实施例公开的另一种FPGA物理模型的软件建模装置的结构示意图;
图5是本发明实施例公开的一种应用于FPGA物理模型的软件建模装置中的模型更新模块的结构示意图;
图6是本发明实施例公开的又一种FPGA物理模型的软件建模装置的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、装置、产品或端没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或端固有的其他步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
本发明公开了一种FPGA物理模型的软件建模方法及装置,能够针对FPGA器件中的不同硬件物理模型自动化建立对应的软件模型(又称“器件软件模型”),缩短了FPGA硬件物理模型的软件建模周期,提高了软件建模效率,此外,还能够提高软件建模的准确性,进而有利于提高FPGA软件设计的效率。以下分别进行详细说明。
实施例一
请参阅图1,图1是本发明实施例公开的一种FPGA物理模型的软件建模方法的流程示意图。其中,图1所描述的方法应用于软件建模装置中,可选的,该软件建模装置可以集成在FPGA器件中,也可以独立于FPGA器件而存在,本发明实施例不做限定。如图1所示,该FPGA物理模型的软件建模方法可以包括以下操作:
101、软件建模装置对FPGA器件中的硬件物理模型执行边界检测操作,得到待建立的目标软件模型的软件模型信息。
本发明实施例中,待建立的目标软件模型为FPGA器件中的硬件物理模型对应的软件模型。
102、软件建模装置根据上述软件模型信息以及预先分析出的硬件物理模型的功能信息,抽象硬件物理模型以建立目标软件模型。
举例来说,当硬件物理模型是由晶体管实现的寄存器时,软件建模装置将其抽象为软件模型时在上升沿或下降沿触发来实现输入数据的寄存输出。
可见,本发明实施例能够针对FPGA器件中的不同硬件物理模型自动化建立对应的软件模型(又称“器件软件模型”),缩短了FPGA硬件物理模型的软件建模周期,提高了软件建模效率,此外,还能够提高软件建模的准确性,进而有利于提高FPGA软件设计的效率。
在一个可选的实施例中,在执行步骤102之前,该方法还可以包括以下操作:
软件建模装置分析上述硬件物理模型的功能信息。
进一步可选的,软件建模装置分析上述硬件物理模型的功能信息,可以包括:
软件建模装置根据上述硬件物理模型的子模块划分结果,分析上述硬件物理模型的功能信息,其中,上述硬件物理模型的子模块划分结果具体为将上述硬件物理模型划分成的不同子模块,例如:软件建模装置可以将复杂模块划分成控制模块及数据模块两个部分,进一步的,控制模块又可以划分为时钟控制模块、复位控制模块等,这样通过将硬件物理模型划分成不同子模块的方式能够有助于详细分析上述硬件物理模型的具体功能逻辑,进而便于实现后续的软件建模(也即提高后续建立的软件模型的准确性及可靠性);或者,
软件建模装置根据上述硬件物理模型的输入端口与输出端口之间的逻辑关系,分析上述硬件物理模型的功能信息,这种方式能够从硬件物理模型的特性出发,不考虑内部原理,根据输入端口与输出端口之间的逻辑关系确定上述硬件物理模型的功能信息,举例来说,查找表的硬件物理模型是由晶体管实现,软件建模装置可根据真值表来实现软件建模;或者,
软件建模装置根据上述硬件物理模型的子模块划分结果以及上述硬件物理模型的输入端口与输出端口之间的逻辑关系,分析硬件物理模型的功能信息。
可见,该可选的实施例提供了多样化的硬件物理模型功能信息的分析方式,能够准确的分析出硬件物理模型的功能信息,有利于提高软件建模的效率及准确性。
在另一个可选的实施例中,软件建模装置对FPGA器件中的硬件物理模型执行边界检测操作,得到待建立的目标软件模型的软件模型信息,可以包括:
软件建模装置对FPGA器件中的硬件物理模型执行边界检测操作,得到硬件物理模型的硬件模型信息;
软件建模装置分析该硬件模型信息,得到待建立的目标软件模型的软件模型信息。
在该可选的实施例中,进一步可选的,上述硬件模型信息可以包括上述硬件物理模型的信号信息,上述硬件物理模型的信号信息可以包括上述硬件物理模型中信号的连接关系、信号的位宽、信号的方向以及信号的类型;以及,上述软件模型信息包括上述目标软件模型的模型端口及模型参数。
在该可选的实施例中,又进一步可选的,软件建模装置分析该硬件模型信息,得到待建立的目标软件模型的软件模型信息,可以包括:
对于上述硬件物理模型中的任一信号,软件建模装置根据该信号的连接关系追溯该信号的来源信息;若该信号的来源信息表示该信号不是来源于内部存储单元,则根据该信号的信号信息确定待建立的目标软件模型的模型端口;若该信号的来源信息表示该信号来源于内部存储单元,则根据该信号的信号信息确定待建立的目标软件模型的模型参数。
可见,该可选的实施例能够根据硬件物理模型的硬件模型信息中信号的来源信息智能化的确定相应的软件模型信息,有利于提高确定出的软件模型信息的准确性,进而有利于提高后续建立的软件模型的准确性。
在又一个可选的实施例中,在执行步骤102之前,该方法还可以包括以下操作:
软件建模装置对上述硬件物理模型执行仿真测试操作,并触发执行步骤102。
该可选的实施例中,在进行实际的软件建模之前,软件建模装置可以先对硬件物理模型进行仿真测试,以便于详细分析硬件物理模型的所有功能,有利于提高分析出的硬件物理模型的准确性及全面性,进而有利于提高软件建模的准确性。
可见,实施本发明实施例所描述的方法能够针对FPGA器件中的不同硬件物理模型自动化建立对应的软件模型(又称“器件软件模型”),缩短了FPGA硬件物理模型的软件建模周期,提高了软件建模效率,此外,还能够提高软件建模的准确性,进而有利于提高FPGA软件设计的效率。此外,还提供了多样化的硬件物理模型功能信息的分析方式,能够准确的分析出硬件物理模型的功能信息,有利于提高软件建模的效率及准确性。此外,还能够根据硬件物理模型的硬件模型信息中信号的来源信息智能化的确定相应的软件模型信息,有利于提高确定出的软件模型信息的准确性,进而有利于提高后续建立的软件模型的准确性。此外,还能够在进行实际的软件建模之前,软件建模装置可以先对硬件物理模型进行仿真测试,以便于详细分析硬件物理模型的所有功能,有利于提高分析出的硬件物理模型的准确性及全面性,进而有利于提高软件建模的准确性。
实施例二
请参阅图2,图2是本发明实施例公开的另一种FPGA物理模型的软件建模方法的流程示意图。其中,图2所描述的方法应用于软件建模装置中,可选的,该软件建模装置可以集成在FPGA器件中,也可以独立于FPGA器件而存在,本发明实施例不做限定。如图2所示,该FPGA物理模型的软件建模方法可以包括以下操作:
201、软件建模装置对FPGA器件中的硬件物理模型执行边界检测操作,得到待建立的目标软件模型的软件模型信息。
本发明实施例中,待建立的目标软件模型为FPGA器件中的硬件物理模型对应的软件模型。
202、软件建模装置根据上述软件模型信息以及预先分析出的硬件物理模型的功能信息,抽象硬件物理模型以建立目标软件模型。
其中,对于步骤201-步骤202的相关描述请参照实施例一中针对步骤101-步骤102的相关描述,本发明实施例不再赘述。
203、软件建模装置对目标软件模型执行目标验证操作得到验证结果。
本发明实施例中,该目标验证操作可以包括仿真测试操作和/或等价性验证操作。
204、软件建模装置判断上述验证结果是否表示对上述目标软件模块验证不通过,当步骤204的判断结果为是时,触发执行步骤205,可选的,当步骤204的判断结果为否时,可以触发执行步骤206。
205、软件建模装置根据上述验证结果对上述目标软件模型执行更新操作。
可选的,在执行完毕步骤205之后,可以继续触发执行步骤203,其中,再次触发执行步骤203时,步骤203中的目标软件模型为更新后的目标软件模型。
206、软件建模装置输出上述目标软件模型。
优选的,上述目标验证操作包括仿真测试操作以及等价性验证操作,其中,软件建模装置对目标软件模型执行目标验证操作得到验证结果,可以包括:
软件建模装置使用相同的测试案例对上述硬件物理模型和目标软件模型执行仿真测试操作,得到上述硬件物理模型对应的第一仿真测试结果以及目标软件模型对应的第二仿真测试结果;
软件建模装置比较第一仿真测试结果与第二仿真测试结果是否一致,得到比较结果;
当比较结果表示第一仿真测试结果与第二仿真测试结果一致时,软件建模装置调用行为验证工具对上述硬件物理模型和目标软件模型进行等价性验证,得到等价性验证结果,作为最终的验证结果,其中,当等价性验证结果表示二者验证不等价时,该最终的验证结果表示对目标软件模型验证不通过,当等价性验证结果表示二者验证等价时,该最终的验证结果表示对目标软件模型验证通过;
当比较结果表示第一仿真测试结果与第二仿真测试结果不一致时,软件建模装置根据比较结果确定最终的验证结果,此时,该验证结果表示对目标软件模型验证不通过。
可见,本发明实施例能够针对FPGA器件中的不同硬件物理模型自动化建立对应的软件模型(又称“器件软件模型”),缩短了FPGA硬件物理模型的软件建模周期,提高了软件建模效率,此外,还能够提高软件建模的准确性,进而有利于提高FPGA软件设计的效率,且在建立软件模型之后,还能够对建立的软件模型进行验证,在验证不通过时对验证不通过的软件模型进行更新,以提高最终建立的软件模型的准确性,进而有利于提高FPGA软件设计的准确性。
在一个可选的实施例中,软件建模装置根据上述验证结果对上述目标软件模型执行更新操作,可以包括:
软件建模装置判断上述验证结果是否为针对上述硬件物理模型建模的首次验证结果;
当判断出上述验证结果不为首次验证结果时,软件建模装置获取在上述验证结果之前且用于表示对应的软件模型验证不通过的历史最新验证结果;
软件建模装置获取与上述历史最新验证结果匹配的更新指向信息,该更新指向信息用于指示更新上述历史最新验证结果对应的软件模型时的起始操作,其中,该起始操作可以为以下操作中的其中一种:对FPGA器件中的硬件物理模型执行边界检测得到软件模型信息的操作、对硬件物理模型功能信息的分析操作以及硬件物理模型的抽象操作,进一步的,对FPGA器件中的硬件物理模型执行边界检测得到软件模型信息的操作可以具体为进行边界检测得到硬件模型信息的操作或者分析得到软件模型信息的操作;
软件建模装置比较上述验证结果与历史最新验证结果中验证不通过因子的差异度,当该差异度大于等于预设差异度阈值时,根据该更新指向信息以及上述验证结果对目标软件模型执行更新操作。
其中,验证不通过因子具体用于表示上述目标软件模型验证不通过的影响因素(如硬件物理模型的功能信息不全面且缺少某一功能信息),若差异度较小,则表示上述验证结果与历史最新验证结果中验证不通过的影响因素比较相似;若差异度较大,则表示上述验证结果与历史最新验证结果中验证不通过的影响因素相似度较低。
在该可选的实施例中,进一步可选的,该方法还可以包括以下操作:
当上述差异度小于预设差异度阈值时,软件建模装置根据上述验证结果以及不同于上述更新指向信息的目标更新指向信息对目标软件模型执行更新操作。
又进一步可选的,当上述验证结果表示对目标软件模型验证不通过时,以及根据上述验证结果对目标软件模型执行更新操作之前,该方法还可以包括以下操作:
软件建模装置判断累计建模参数是否满足设定的建模参数阈值,若满足,则结束本次流程;若不满足,则触发上述的根据上述验证结果对目标软件模型执行更新操作。
可选的,累计建模参数包括对上述目标软件模型的累计建模次数和/或累计建模时长。
可见,该可选的实施例还能够在当前建模得到的目标软件模型未验证通过时智能化的确定相匹配的更新指向信息,不仅能够提高软件模型的更新效率,还能够提高软件模型的更新有效性。此外,还能够通过设定的建模参数阈值实现对软件模型更新流程的控制,以实现软件模型更新与累计建模参数之间的平衡,进而实现了对软件建模时长的控制。
实施例三
请参阅图3,图3是本发明实施例公开的一种FPGA物理模型的软件建模装置。其中,该软件建模装置可以集成在FPGA器件中,也可以独立于FPGA器件而存在,本发明实施例不做限定。如图3所示,该软件建模装置还可以包括:
边界检测模块301,用于对FPGA器件中的硬件物理模型执行边界检测操作,得到待建立的目标软件模型的软件模型信息,该目标软件模型为硬件物理模型对应的软件模型。
模型建立模块302,用于根据软件模型信息以及预先分析出的硬件物理模型的功能信息,抽象硬件物理模型以建立目标软件模型。
可见,实施图3所描述的软件建模装置能够针对FPGA器件中的不同硬件物理模型自动化建立对应的软件模型(又称“器件软件模型”),缩短了FPGA硬件物理模型的软件建模周期,提高了软件建模效率,此外,还能够提高软件建模的准确性,进而有利于提高FPGA软件设计的效率。
在一个可选的实施例中,如图4所示,该软件建模装置还可以包括:
功能分析模块303,用于在模型建立模块302根据软件模型信息以及预先分析出的硬件物理模型的功能信息,抽象硬件物理模型以建立目标软件模型之前,分析上述硬件物理模型的功能信息。
可选的,功能分析模块303分析上述硬件物理模型的功能信息的具体方式可以为:
根据上述硬件物理模型的子模块划分结果,分析上述硬件物理模型的功能信息,其中,上述硬件物理模型的子模块划分结果具体为将上述硬件物理模型划分成的不同子模块,例如:软件建模装置可以将复杂模块划分成控制模块及数据模块两个部分,进一步的,控制模块又可以划分为时钟控制模块、复位控制模块等,这样通过将硬件物理模型划分成不同子模块的方式能够有助于详细分析上述硬件物理模型的具体功能逻辑,进而便于实现后续的软件建模(也即提高后续建立的软件模型的准确性及可靠性);或者,
根据上述硬件物理模型的输入端口与输出端口之间的逻辑关系,分析上述硬件物理模型的功能信息,这种方式能够从硬件物理模型的特性出发,不考虑内部原理,根据输入端口与输出端口之间的逻辑关系确定上述硬件物理模型的功能信息,举例来说,查找表的硬件物理模型是由晶体管实现,软件建模装置可根据真值表来实现软件建模;或者,
根据上述硬件物理模型的子模块划分结果以及上述硬件物理模型的输入端口与输出端口之间的逻辑关系,分析上述硬件物理模型的功能信息。
可见,实施图4所描述的装置还能够提供多样化的硬件物理模型功能信息的分析方式,进而能够准确的分析出硬件物理模型的功能信息,有利于提高软件建模的效率及准确性。
在另一个可选的实施例中,边界检测模块301对FPGA器件中的硬件物理模型执行边界检测操作,得到待建立的目标软件模型的软件模型信息的具体方式为:
对FPGA器件中的硬件物理模型执行边界检测操作,得到硬件物理模型的硬件模型信息;
分析硬件模型信息,得到待建立的目标软件模型的软件模型信息。
在该可选的实施例中,进一步可选的,上述硬件模型信息包括上述硬件物理模型的信号信息,该信号信息包括上述硬件物理模型中信号的连接关系、信号的位宽、信号的方向以及信号的类型;以及,上述软件模型信息包括目标软件模型的模型端口及模型参数。
在该可选的实施例中,又进一步可选的,边界检测模块301分析硬件模型信息,得到待建立的目标软件模型的软件模型信息的具体方式为:
对于硬件物理模型中的任一信号,根据该信号的连接关系追溯该信号的来源信息;若该信号的来源信息表示该信号不是来源于内部存储单元,则根据该信号的信号信息确定待建立的目标软件模型的模型端口;若该信号的来源信息表示该信号来源于内部存储单元,则根据该信号的信号信息确定待建立的目标软件模型的模型参数。
可见,实施图4所描述的装置还能够根据硬件物理模型的硬件模型信息中信号的来源信息智能化的确定相应的软件模型信息,有利于提高确定出的软件模型信息的准确性,进而有利于提高后续建立的软件模型的准确性。
在又一个可选的实施例中,如图4所示,该软件建模装置还可以包括:
验证模块304,用于对目标软件模型执行目标验证操作得到验证结果,该目标验证操作包括仿真测试操作和/或等价性验证操作。
模型更新模块305,用于当验证模块304得到的验证结果表示对目标软件模型验证不通过时,根据验证结果对上述目标软件模型执行更新操作。
可见,实施图4所描述的装置还能够在建立软件模型之后对建立的软件模型进行验证,在验证不通过的情况下对建立的软件模型执行更新操作,有利于提高最终建立的软件模型的准确性及可靠性。
在又一个可选的实施例中,模型更新模块305的结构可以如图5所示,图5是本发明实施例公开的一种应用于FPGA物理模型的软件建模装置中的模型更新模块的结构示意图。如图5所示,模型更新模块305可以包括:
判断子模块3051,用于判断上述验证结果是否为针对上述硬件物理模型建模的首次验证结果;
获取子模块3052,用于当判断子模块3021判断出上述验证结果不为首次验证结果时,获取在上述验证结果之前且用于表示对应的软件模型验证不通过的历史最新验证结果;
获取子模块3052,还用于获取与历史最新验证结果匹配的更新指向信息,该更新指向信息用于指示更新历史最新验证结果对应的软件模型时的起始操作,其中,该起始操作可以为以下操作中的其中一种:对FPGA器件中的硬件物理模型执行边界检测得到软件模型信息的操作、对硬件物理模型功能信息的分析操作以及硬件物理模型的抽象操作,进一步的,对FPGA器件中的硬件物理模型执行边界检测得到软件模型信息的操作可以具体为进行边界检测得到硬件模型信息的操作或者分析得到软件模型信息的操作;
比较子模块3053,用于比较上述验证结果与历史最新验证结果中验证不通过因子的差异度;
更新子模块3054,用于当比较子模块3053比较出差异度大于等于预设差异度阈值时,根据更新指向信息以及验证结果对目标软件模型执行更新操作。
进一步可选的,更新子模块3054,还用于当比较子模块3053比较出差异度小于预设差异度阈值时,根据上述验证结果以及不同于更新指向信息的目标更新指向信息对目标软件模型执行更新操作。
可见,该可选的实施例还能够在当前建模得到的目标软件模型未验证通过时智能化的确定相匹配的更新指向信息,不仅能够提高软件模型的更新效率,还能够提高软件模型的更新有效性。
在又一个可选的实施例中,如图4所示,该软件建模装置还可以包括:
仿真测试模块306,用于在模型建立模块302根据软件模型信息以及预先分析出的硬件物理模型的功能信息,抽象硬件物理模型以建立目标软件模型之前,对上述硬件物理模型执行仿真测试操作。
进一步可选的,仿真测试模块306对上述硬件物理模型执行仿真测试操作之后,可以向模型建立模块302发送触发指令,以触发模型建立模块302执行上述的根据软件模型信息以及预先分析出的硬件物理模型的功能信息,抽象硬件物理模型以建立目标软件模型的操作。
可见,实施图4所描述的装置还能够在进行实际的软件建模之前先对硬件物理模型进行仿真测试,以便于详细分析硬件物理模型的所有功能,有利于提高分析出的硬件物理模型的准确性及全面性,进而有利于提高软件建模的准确性。
实施例四
请参阅图6,图6是本发明实施例公开的又一种FPGA物理模型的软件建模装置的结构示意图。其中,该软件建模装置可以集成在FPGA器件中,也可以独立于FPGA器件而存在,本发明实施例不做限定。如图6所示,该软件建模装置还可以包括:
存储有可执行程序代码的存储器401;
与存储器401耦合的处理器402;
处理器402调用存储器402中存储的可执行程序代码,执行本发明实施例一或实施例二公开的FPGA物理模型的软件建模方法中的步骤。
实施例五
本发明实施例公开了一种计算机存储介质,该计算机存储介质存储有计算机指令,该计算机指令被调用时,用于执行本发明实施例一或实施例二公开的FPGA物理模型的软件建模方法中的步骤。
以上所描述的装置实施例仅是示意性的,其中所述作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件可以是或者也可以不是物理模块,即可以位于一个地方,或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下,即可以理解并实施。
通过以上的实施例的具体描述,本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件。基于这样的理解,上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,存储介质包括只读存储器(Read-Only Memory,ROM)、随机存储器(Random Access Memory,RAM)、可编程只读存储器(Programmable Read-only Memory,PROM)、可擦除可编程只读存储器(ErasableProgrammable Read Only Memory,EPROM)、一次可编程只读存储器(One-timeProgrammable Read-Only Memory,OTPROM)、电子抹除式可复写只读存储器(Electrically-Erasable Programmable Read-Only Memory,EEPROM)、只读光盘(CompactDisc Read-Only Memory,CD-ROM)或其他光盘存储器、磁盘存储器、磁带存储器、或者能够用于携带或存储数据的计算机可读的任何其他介质。
最后应说明的是:本发明实施例公开的一种FPGA物理模型的软件建模方法及装置所揭露的仅为本发明较佳实施例而已,仅用于说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解;其依然可以对前述各项实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或替换,并不使相应的技术方案的本质脱离本发明各项实施例技术方案的精神和范围。
Claims (12)
1.一种FPGA物理模型的软件建模方法,其特征在于,所述方法包括:
对FPGA器件中的硬件物理模型执行边界检测操作,得到待建立的目标软件模型的软件模型信息,所述目标软件模型为所述硬件物理模型对应的软件模型;
根据所述软件模型信息以及预先分析出的所述硬件物理模型的功能信息,抽象所述硬件物理模型以建立所述目标软件模型。
2.根据权利要求1所述的FPGA物理模型的软件建模方法,其特征在于,所述根据所述软件模型信息以及预先分析出的所述硬件物理模型的功能信息,抽象所述硬件物理模型以建立所述目标软件模型之前,所述方法还包括:
分析所述硬件物理模型的功能信息;
其中,所述分析所述硬件物理模型的功能信息,包括:
根据所述硬件物理模型的子模块划分结果,分析所述硬件物理模型的功能信息;或者,
根据所述硬件物理模型的输入端口与输出端口之间的逻辑关系,分析所述硬件物理模型的功能信息;或者,
根据所述硬件物理模型的子模块划分结果以及所述硬件物理模型的输入端口与输出端口之间的逻辑关系,分析所述硬件物理模型的功能信息。
3.根据权利要求1或2所述的FPGA物理模型的软件建模方法,其特征在于,所述对FPGA器件中的硬件物理模型执行边界检测操作,得到待建立的目标软件模型的软件模型信息,包括:
对FPGA器件中的硬件物理模型执行边界检测操作,得到所述硬件物理模型的硬件模型信息;
分析所述硬件模型信息,得到待建立的目标软件模型的软件模型信息。
4.根据权利要求3所述的FPGA物理模型的软件建模方法,其特征在于,所述硬件模型信息包括所述硬件物理模型的信号信息,所述信号信息包括所述硬件物理模型中信号的连接关系、所述信号的位宽、所述信号的方向以及所述信号的类型;以及,所述软件模型信息包括所述目标软件模型的模型端口及模型参数。
5.根据权利要求4所述的FPGA物理模型的软件建模方法,其特征在于,所述分析所述硬件模型信息,得到待建立的目标软件模型的软件模型信息,包括:
对于所述硬件物理模型中的任一信号,根据该信号的连接关系追溯该信号的来源信息;若该信号的来源信息表示该信号不是来源于内部存储单元,则根据该信号的信号信息确定待建立的目标软件模型的模型端口;若该信号的来源信息表示该信号来源于所述内部存储单元,则根据该信号的信号信息确定待建立的目标软件模型的模型参数。
6.根据权利要求1-5任一项所述的FPGA物理模型的软件建模方法,其特征在于,所述方法还包括:
对所述目标软件模型执行目标验证操作得到验证结果,所述目标验证操作包括仿真测试操作和/或等价性验证操作;
当所述验证结果表示对所述目标软件模型验证不通过时,根据所述验证结果对所述目标软件模型执行更新操作。
7.根据权利要求6所述的FPGA物理模型的软件建模方法,其特征在于,所述根据所述软件模型信息以及预先分析出的所述硬件物理模型的功能信息,抽象所述硬件物理模型以建立所述目标软件模型之前,所述方法还包括:
对所述硬件物理模型执行仿真测试操作。
8.根据权利要求6所述的FPGA物理模型的软件建模方法,其特征在于,所述根据所述验证结果对所述目标软件模型执行更新操作,包括:
判断所述验证结果是否为针对所述硬件物理模型建模的首次验证结果;
当判断出所述验证结果不为所述首次验证结果时,获取在所述验证结果之前且用于表示对应的软件模型验证不通过的历史最新验证结果;
获取与所述历史最新验证结果匹配的更新指向信息,所述更新指向信息用于指示更新所述历史最新验证结果对应的软件模型时的起始操作;
比较所述验证结果与所述历史最新验证结果中验证不通过因子的差异度,当所述差异度大于等于预设差异度阈值时,根据所述更新指向信息以及所述验证结果对所述目标软件模型执行更新操作。
9.根据权利要求8所述的FPGA物理模型的软件建模方法,其特征在于,所述根据所述验证结果对所述目标软件模型执行更新操作,还包括:
当所述差异度小于所述预设差异度阈值时,根据所述验证结果以及不同于所述更新指向信息的目标更新指向信息对所述目标软件模型执行更新操作。
10.一种FPGA物理模型的软件建模装置,其特征在于,所述装置包括:
边界检测模块,用于对FPGA器件中的硬件物理模型执行边界检测操作,得到待建立的目标软件模型的软件模型信息,所述目标软件模型为所述硬件物理模型对应的软件模型;
模型建立模块,用于根据所述软件模型信息以及预先分析出的所述硬件物理模型的功能信息,抽象所述硬件物理模型以建立所述目标软件模型。
11.一种FPGA物理模型的软件建模装置,其特征在于,所述装置包括:
存储有可执行程序代码的存储器;
与所述存储器耦合的处理器;
所述处理器调用所述存储器中存储的所述可执行程序代码,执行如权利要求1-9任一项所述的FPGA物理模型的软件建模方法。
12.一种计算机存储介质,其特征在于,所述计算机存储介质存储有计算机指令,所述计算机指令被调用时用于执行如权利要求1-9任一项所述的FPGA物理模型的软件建模方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110398253.9A CN112949234A (zh) | 2021-04-14 | 2021-04-14 | Fpga物理模型的软件建模方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110398253.9A CN112949234A (zh) | 2021-04-14 | 2021-04-14 | Fpga物理模型的软件建模方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112949234A true CN112949234A (zh) | 2021-06-11 |
Family
ID=76232543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110398253.9A Pending CN112949234A (zh) | 2021-04-14 | 2021-04-14 | Fpga物理模型的软件建模方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112949234A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114117981A (zh) * | 2022-01-26 | 2022-03-01 | 湖南泛联新安信息科技有限公司 | 一种基于先验信息的rtl级逻辑划分方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1372193A (zh) * | 2001-02-27 | 2002-10-02 | 韩国科学技术院 | 利用高级编程语言的电路内仿真的设备和方法 |
US20070106490A1 (en) * | 2004-07-01 | 2007-05-10 | Fujitsu Limited | Verification support method, verification supporting apparatus, and computer product |
CN102081545A (zh) * | 2011-01-07 | 2011-06-01 | 中国电子科技集团公司第十研究所 | 在嵌入式平台上实现软件通信架构的方法 |
CN103258067A (zh) * | 2012-02-20 | 2013-08-21 | 京微雅格(北京)科技有限公司 | 一种可配置片上系统中保持架构、软件及硬件一致性的方法 |
CN104794258A (zh) * | 2015-03-03 | 2015-07-22 | 联合汽车电子有限公司 | 汽车硬件在环仿真系统 |
CN105302685A (zh) * | 2015-11-30 | 2016-02-03 | 北京润科通用技术有限公司 | 一种软硬件协同仿真测试方法和装置 |
CN105843982A (zh) * | 2016-03-07 | 2016-08-10 | 深圳市紫光同创电子有限公司 | 用于可编程逻辑器件的位流生成方法、装置及设计系统 |
CN109492301A (zh) * | 2018-11-08 | 2019-03-19 | 北京世冠金洋科技发展有限公司 | 软硬件切换方法和系统 |
CN112364538A (zh) * | 2020-11-09 | 2021-02-12 | 中国电子科技集团公司第二十九研究所 | 一种基于数据模型的多专业异构模型统一封装方法 |
-
2021
- 2021-04-14 CN CN202110398253.9A patent/CN112949234A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1372193A (zh) * | 2001-02-27 | 2002-10-02 | 韩国科学技术院 | 利用高级编程语言的电路内仿真的设备和方法 |
US20070106490A1 (en) * | 2004-07-01 | 2007-05-10 | Fujitsu Limited | Verification support method, verification supporting apparatus, and computer product |
CN102081545A (zh) * | 2011-01-07 | 2011-06-01 | 中国电子科技集团公司第十研究所 | 在嵌入式平台上实现软件通信架构的方法 |
CN103258067A (zh) * | 2012-02-20 | 2013-08-21 | 京微雅格(北京)科技有限公司 | 一种可配置片上系统中保持架构、软件及硬件一致性的方法 |
CN104794258A (zh) * | 2015-03-03 | 2015-07-22 | 联合汽车电子有限公司 | 汽车硬件在环仿真系统 |
CN105302685A (zh) * | 2015-11-30 | 2016-02-03 | 北京润科通用技术有限公司 | 一种软硬件协同仿真测试方法和装置 |
CN105843982A (zh) * | 2016-03-07 | 2016-08-10 | 深圳市紫光同创电子有限公司 | 用于可编程逻辑器件的位流生成方法、装置及设计系统 |
CN109492301A (zh) * | 2018-11-08 | 2019-03-19 | 北京世冠金洋科技发展有限公司 | 软硬件切换方法和系统 |
CN112364538A (zh) * | 2020-11-09 | 2021-02-12 | 中国电子科技集团公司第二十九研究所 | 一种基于数据模型的多专业异构模型统一封装方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114117981A (zh) * | 2022-01-26 | 2022-03-01 | 湖南泛联新安信息科技有限公司 | 一种基于先验信息的rtl级逻辑划分方法 |
CN114117981B (zh) * | 2022-01-26 | 2022-04-22 | 湖南泛联新安信息科技有限公司 | 一种基于先验信息的rtl级逻辑划分方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3822840B1 (en) | Method, apparatus, computer storage medium and program for authenticating a chip design | |
US6487704B1 (en) | System and method for identifying finite state machines and verifying circuit designs | |
CN112541310B (zh) | 逻辑综合控制方法及装置 | |
CN109101815B (zh) | 一种恶意软件检测方法及相关设备 | |
US6567959B2 (en) | Method and device for verification of VLSI designs | |
CN113901745A (zh) | 芯片测试方法、装置、电子设备及计算机可读存储介质 | |
CN112949234A (zh) | Fpga物理模型的软件建模方法及装置 | |
CN111966551A (zh) | 远程命令执行结果的校验方法、系统、终端及存储介质 | |
US7673288B1 (en) | Bypassing execution of a software test using a file cache | |
CN109753415B (zh) | 处理器验证系统及基于处理器验证系统的处理器验证方法 | |
CN109002723B (zh) | 一种分段式符号执行方法 | |
CN116048980A (zh) | 一种fpga原型验证方法及装置 | |
US5541861A (en) | Logic simulator | |
CN110988661B (zh) | 一种fpga原型验证开发板时分分析系统、方法、介质及终端 | |
CN113569953A (zh) | 分类模型的训练方法、装置及电子设备 | |
CN111385342B (zh) | 一种物联网行业识别方法、装置、电子设备及存储介质 | |
US7650579B2 (en) | Model correspondence method and device | |
CN110750956B (zh) | 逻辑闸阶层验证方法以及验证系统 | |
US20080300845A1 (en) | Monitoring software simulations of hardware systems | |
Yuan et al. | A method for detecting buffer overflow vulnerabilities | |
JPH10254930A (ja) | 半導体素子の機能検証装置及びその機能検証方法 | |
CN114812695B (zh) | 一种产品测试方法、装置、计算机设备和存储介质 | |
CN108829592B (zh) | 快速访问寄存器和表项的验证方法、装置和验证设备 | |
CN112560379B (zh) | Fpga片内分布式存储单元的建模方法及装置 | |
CN115616387B (zh) | 一种基于芯片的控制信号校准方法、系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210611 |
|
RJ01 | Rejection of invention patent application after publication |