CN112947669B - 一种soc自适应电压调节系统 - Google Patents
一种soc自适应电压调节系统 Download PDFInfo
- Publication number
- CN112947669B CN112947669B CN202110319474.2A CN202110319474A CN112947669B CN 112947669 B CN112947669 B CN 112947669B CN 202110319474 A CN202110319474 A CN 202110319474A CN 112947669 B CN112947669 B CN 112947669B
- Authority
- CN
- China
- Prior art keywords
- voltage
- delay chain
- reference voltage
- gate
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001105 regulatory effect Effects 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000003381 stabilizer Substances 0.000 claims abstract description 19
- 230000008569 process Effects 0.000 claims abstract description 18
- 238000012544 monitoring process Methods 0.000 claims abstract description 17
- 230000010076 replication Effects 0.000 claims description 16
- 230000003044 adaptive effect Effects 0.000 claims description 15
- 230000009467 reduction Effects 0.000 claims description 11
- 230000003068 static effect Effects 0.000 claims description 10
- 238000012300 Sequence Analysis Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 101150102323 PDYN gene Proteins 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000007306 turnover Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Sources (AREA)
Abstract
本发明提供了一种SOC自适应电压调节系统，包括：数字线性稳压器、延时链监测器、电源管理单元、参考电压产生单元和数字负载；延时链监测器用于监测数字负载的运行环境，运行环境至少包括数字负载的工作电压、工艺角、温度和电路频率；电源管理单元用于根据运行环境生成电压数控信号；参考电压产生单元用于根据电压数控信号生成参考电压，并传输至数字线性稳压器；数字线性稳压器用于为数字负载提供工作电压，且用于判断出当前的参考电压与上一次的参考电压不同时对工作电压进行调节，直至工作电压与当前的参考电压差值在允许范围内。本发明提供的技术方案，保证数字负载正常工作基础上有效压缩电压余量，大幅度的降低负载功耗。
Description
技术领域
本发明涉及集成电路设计技术领域，更为具体地说，涉及一种SOC(System-on-a-Chip)自适应电压调节系统。
背景技术
半导体工艺的迅速发展极大地提高了微处理器的性能，与此同时，也带来了越来越高的功耗损失。自适应电压调节技术被广泛应用于电源管理系统中用来降低数字电路负载的动态功耗。
理论上电路的最佳运行电压-频率工作点取决于当前的运行环境，包括随着芯片的集成温度、电压降、老化、工艺差等，然而，芯片在设计阶段就要考虑最坏情况下的运行条件，因此，设计人员往往在芯片设计阶段，为了保证芯片的正常运行，使得最坏情况下依然能够正常运行，留有较大的时序余量，造成功耗的浪费，同时也为自适应调节电压提供了可调范围的时序余量。
发明内容
有鉴于此，本发明提供了一种SOC自适应电压调节系统，有效地解决了现有技术存在的技术问题，保证数字负载正常工作基础上有效压缩电压余量，大幅度的降低负载功耗。
为实现上述目的，本发明提供的技术方案如下：
一种SOC自适应电压调节系统，包括：数字线性稳压器、延时链监测器、电源管理单元、参考电压产生单元和数字负载；
所述延时链监测器用于监测所述数字负载的运行环境，所述运行环境至少包括所述数字负载的工作电压、工艺角、温度和电路频率；
所述电源管理单元用于根据所述运行环境生成电压数控信号；
所述参考电压产生单元用于根据所述电压数控信号生成参考电压，并传输至所述数字线性稳压器；
所述数字线性稳压器用于为所述数字负载提供工作电压，且用于判断出当前的参考电压与上一次的参考电压不同时对所述工作电压进行调节，直至所述工作电压与所述当前的参考电压差值在允许范围内。
可选的，所述延时链监测器用于在所述数字线性稳压器调节所述工作电压稳定后，开启监测所述数字负载的运行环境。
可选的，所述延时链监测器包括：关键路径复制延时链、调压时序余量延时链、时钟树延时链、第一D触发器至第四D触发器、第一异或门、第二异或门、与门、控制反相器和控制单元；
所述时钟树延时链的输入端接入所述数字负载的时钟树信号，所述时钟树延时链的输出端与所述第一D触发器的时钟输入端相连，所述第一D触发器的数据锁存输出端与所述第二D触发器的数据输入端相连、所述控制反相器的输入端和所述关键路径复制延时链的输入端均相连，所述控制反相器的输出端与所述与门的第二输入端相连，所述与门的第一输入端接入使能信号，所述与门的输出端与所述第一D触发器的数据输入端相连，所述使能信号用于在所述数字线性稳压器调节所述工作电压稳定后使能；
所述关键路径复制延时链的输出端与所述调压余量延时链的输入端相连，所述调压余量延时链的升压余量监测输出端与所述第三D触发器的数据输入端相连，所述调压余量延时链的降压余量监测输出端与所述第四D触发器的数据输入端相连；
所述第二D触发器的锁存输出端与所述第一异或门的第一输入端和所述第二异或门的第一输入端均相连，所第三D触发器的锁存输出端与所述第一异或门的第二输入端相连，所述第四D触发器的锁存输出端与所述第二异或门的第二输入端相连，所述第一异或门的输出端和所述第二异或门的输出端均与所述控制单元相连。所述控制单元用于根据所述第一异或门和所述第二异或门的输出信号生成所述电压数控信号，所述电压数控信号为对上一次参考电压的升压信号、降压信号或保持信号。
可选的，所述关键路径复制延时链的长度根据所述数字负载的关键路径确定。
可选的，所述关键路径复制延时链的长度的确定方法包括：
对所述数字负载进行静态时序分析，提取所述数字负载的关键路径；
对所述关键路径复制延时链的可配置的反相器延时链生成物理版图，并进行静态时序分析，以预估匹配所述关键路径的可配置的反相器延时链的长度；
对所述关键路径复制延时链和所述关键路径在不同PVT条件下动态仿真，根据所述关键路径复制延时链的延时大于所述关键路径的延时的条件，确定所述关键路径复制延时链的长度。
可选的，所述调压时序余量延时链包括降压时序余量延时链，所述降压时序余量延时链的长度的确定方法包括：
基于不同的工作电压下所述关键路径的延时变化不同，在不同工艺角和温度条件下对所述关键路径进行动态仿真；
在预定的工作电压情况下，不同工艺角和温度条件下所述预定的工作电压下降一个电压步长选取最大的延时增量，以此为标准确定所述预定的工作电压下降压时序余量延时链的长度。
可选的，所述参考电压产生单元用于根据所述电压数控信号，对上一次参考电压进行步进调整生成当前的参考电压。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种SOC自适应电压调节系统，包括：数字线性稳压器、延时链监测器、电源管理单元、参考电压产生单元和数字负载；所述延时链监测器用于监测所述数字负载的运行环境，所述运行环境至少包括所述数字负载的工作电压、工艺角、温度和电路频率；所述电源管理单元用于根据所述运行环境生成电压数控信号；所述参考电压产生单元用于根据所述电压数控信号生成参考电压，并传输至所述数字线性稳压器；所述数字线性稳压器用于为所述数字负载提供工作电压，且用于判断出当前的参考电压与上一次的参考电压不同时对所述工作电压进行调节，直至所述工作电压与所述当前的参考电压差值在允许范围内。本发明提供的技术方案，保证数字负载正常工作基础上有效压缩电压余量，大幅度的降低负载功耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种SOC自适应电压调节系统的结构示意图；
图2为本发明实施例提供的一种延时链监测器的结构示意图；
图3为本发明实施例提供的一种关键路径复制延时链的结构示意图；
图4为本发明实施例提供的一种调压时序余量延时链的结构示意图；
图5为本发明实施例提供的一种关键路径复制延时链的长度确定方法的流程图；
图6为本发明实施例提供的一种降压时序余量延时链的长度的确定方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，理论上电路的最佳运行电压-频率工作点取决于当前的运行环境，包括随着芯片的集成温度、电压降、老化、工艺差等，然而，芯片在设计阶段就要考虑最坏情况下的运行条件，因此，设计人员往往在芯片设计阶段，为了保证芯片的正常运行，使得最坏情况下依然能够正常运行，留有较大的时序余量，造成功耗的浪费，同时也为自适应调节电压提供了可调范围的时序余量。
基于此，本发明实施例提供了一种SOC自适应电压调节系统，有效地解决了现有技术存在的技术问题，保证数字负载正常工作基础上有效压缩电压余量，大幅度的降低负载功耗。
为实现上述目的，本发明实施例提供的技术方案如下，具体结合图1至图6对本发明实施例提供的技术方案进行详细的描述。
参考图1所示，为本发明实施例提供的一种SOC自适应电压调节系统的结构示意图，其中，SOC自适应电压调节系统包括：
数字线性稳压器100、延时链监测器200、电源管理单元300、参考电压产生单元400和数字负载500。
所述延时链监测器200用于监测所述数字负载500的运行环境，所述运行环境至少包括所述数字负载500的工作电压、工艺角、温度和电路频率。
所述电源管理单元300用于根据所述运行环境生成电压数控信号。
所述参考电压产生单元400用于根据所述电压数控信号生成参考电压，并传输至所述数字线性稳压器100。
所述数字线性稳压器100用于为所述数字负载500提供工作电压，且用于判断出当前的参考电压与上一次的参考电压不同时，对所述工作电压进行调节，直至所述工作电压与所述当前的参考电压差值在允许范围内。
需要说明的是，本发明实施例对“允许范围”的数值并不做具体限制，其需要根据数字线性稳压器的类型进行具体设计，如可以为[-10mV，10mV]。
可以理解的，本发明实施例提供的技术方案，涉及系统反馈调节技术，将数字线性稳压器调节的工作电压反馈到延时链监测器，延时链监测器实时监测至少包括工作电压、工艺角、温度和电路频率在内的数字负载的运行管径，并将相应的数字信号发送至电源管理单元，而后反馈值参考电压产生单元产生新的参考电压至数字线性稳压器进行处理，形成反馈环。电路功耗包括有静态功耗和动态功耗，其中动态功耗主要由翻转功耗和短路功耗，影响翻转功耗的主要由电路频率、工作电压和负载电容，且翻转功耗Pdyn与工作电压二次方成正比：
Pdyn∝FV2CL
其中F是电路频率，V是工作电压，CL是负载电容，本发明基于此理论基础，压缩电压余量从而有效降低电路功耗。
在本发明一实施例中，本发明所提供的所述延时链监测器用于在所述数字线性稳压器调节所述工作电压稳定后，开启监测所述数字负载的运行环境。进而，当数字线性稳压器调节工作电压的波动在允许范围而稳定后，延时链监测器开始实时监测数字负载的运行环境，进而能够减少延时链翻转，进一步节省功耗。
可选的，初始工作情况下数字线性稳压器可以将工作电压稳定到初始电位，如可以为1.2V，对此需要根据实际应用进行具体数值的确定。具体的，本发明实施例提供的SOC自适应电压调节系统的工作流程可以为：首先数字线性稳压器可以将工作电压稳定到初始电位；为了节省功耗，减少延时链的翻转，当数字线性稳压器调节工作电压稳定后，此时延时链监测器开始实时监测数字负载的运行环境，并得到指示工作电压上升、下降或保持的相关信息，且以数字信号形式发送给电源管理单元；电源管理单元根据运行环境相关信息生成电压数控信号；参考电压产生单元根据该电压数控信号产生新的参考电压发送给数字线性稳压器；数字线性稳压器判断新获取的当前的参考电压与上一次获取的参考电压是否有区别，如果不相同则进行工作电压的调节。可选的，本发明实施例提供的所述参考电压产生单元用于根据所述电压数控信号，对上一次参考电压进行步进调整生成当前的参考电压；如参考电压的调节步长可以为100mV，调节范围可以为0.9-1.4V，对此本发明不做具体限制。
在本发明一实施例中，本发明所提供的延时链监测器可以由数字标准单元构成，主要由三条延时链、四个D触发器、组合门逻辑及控制结构构成。其中延时链监测器为自适应调节系统的核心结构，实时监测数字负载的电路性能，考虑电压抖动、温度浮动对时钟周期的影响，从而对电路时序余量的造成影响，将时钟树的延时纳入到延时链监测器的监测范围；为了节省功耗兼顾延时链的实时监测，待工作电压调节稳定时才开启工作。具体如图2所示，为本发明实施例提供的一种延时链监测器的结构示意图，其中，本发明实施例提供的所述延时链监测器包括：
关键路径复制延时链201、调压时序余量延时链202、用于对时钟树信号进行延时处理的时钟树延时链203、第一D触发器2041至第四D触发器2044、第一异或门2051、第二异或门2052、与门206、控制反相器207和控制单元208。
所述时钟树延时链203的输入端接入所述数字负载的时钟树信号，所述时钟树延时链203的输出端与所述第一D触发器2041的时钟输入端相连，所述第一D触发器2041的数据锁存输出端与所述第二D触发器2042的数据输入端相连、所述控制反相器207的输入端和所述关键路径复制延时链201的输入端均相连，所述控制反相器207的输出端与所述与门206的第二输入端相连，所述与门206的第一输入端接入使能信号EN，所述与门206的输出端与所述第一D触发器2041的数据输入端相连，所述使能信号EN用于在所述数字线性稳压器调节所述工作电压稳定后使能。
所述关键路径复制延时链201的输出端与所述调压余量延时链202的输入端相连，所述调压余量延时链202的升压余量监测输出端D0与所述第三D触发器2043的数据输入端相连，所述调压余量延时链202的降压余量监测输出端D1与所述第四D触发器2044的数据输入端相连。
所述第二D触发器2042的锁存输出端与所述第一异或门2051的第一输入端和所述第二异或门2052的第一输入端均相连，所第三D触发器2043的锁存输出端与所述第一异或门2051的第二输入端相连，所述第四D触发器2044的锁存输出端与所述第二异或门2052的第二输入端相连，所述第一异或门2051的输出端和所述第二异或门2052的输出端均与所述控制单元208相连；所述控制单元208用于根据所述第一异或门2051和所述第二异或门2052输出信号生成所述电压数控信号，所述电压数控信号为对上一次参考电压的升压信号、降压信号或保持信号。
如图3所示，为本发明实施例提供的一种关键路径复制延时链的结构示意图，其中，关键路径复制延时链包括多个首尾相连的反相器2011，其中，反相器2011的数量根据数字负载的关键路径进行确定。
如图4所示，为本发明实施例提供的一种调压时序余量延时链的结构示意图，其中，调压时序余量延时链包括：
调压延时链，调压延时链包括多个首尾相连的反相器2021。及与调压延时链的输出端相连的多个三态门2022，其中所有三态门2022的输入端均与调压延时链的输出端相连，部分三态门2022的输出端相连为升压余量监测输出端D0，且该部分三态门2022各自连接相应的升压选择信号CE_UP[1]至CE_UP[n]，该部分三态门2022和调压延时链组成升压时序余量延时链；另一部分三态门2022的输出端相连为降压余量监测输出端D1，且该部分三态门2022各自连接相应的降压选择信号CE_DN[1]至CE_DN[m]，该部分三态门2022和调压延时链组成降压时序余量延时链；其中，n和m可以为不小于2的正整数，对此数值需要根据实际应用进行具体确定。
可以理解的，本发明实施例提供的延时链监测器在数字线性稳压器调节工作电压稳定后开启工作，即使能信号在数字线性稳压器调节工作电压稳定后使能。时钟树信号经过时钟树延时链后传输至关键路径复制延时链作为输入信号；经过关键路径复制延时链、调压时序余量延时链、第三D触发器和第四D触发器采样后，直接与第二D触发器采样的信号异或得到两个指示信号，控制单元将该两个指示信号进行分析获得用于对上一次参考电压进行处理的升压信号、降压信号或保持信号。本发明实施例提供的延时链监测器采用数字标准单元设计，面积小、功耗小且具有较优秀的可移植性。
在本发明一实施例中，本发明提供的关键路径复制延时链根据不同数字负载可以选择不同长度。调压时序余量延时链根据数字负载的工作电压可以选择不同长度，降压时根据当前的工作电压由高到低，工作电压降低一个步长时延时变化依次增长，相应的调压时序余量延时链的长度也依次增长。
可选的，所述关键路径复制延时链的长度根据所述数字负载的关键路径确定。对此，本发明实施例可以采用线下校准方法，基于仿真软件(如hspice、PT)进行动态仿真和静态时序仿真，来确定关键路径复制延时链的长度和降压时序余量延时链的长度。具体的，如图5所示，为本发明实施例提供的一种关键路径复制延时链的长度确定方法的流程图，本发明实施例提供的所述关键路径复制延时链的长度的确定方法包括：
S11、对所述数字负载进行静态时序分析，提取所述数字负载的关键路径。
S12、对所述关键路径复制延时链的可配置的反相器延时链生成物理版图，并进行静态时序分析，以预估匹配所述关键路径的可配置的反相器延时链的长度。
S13、对所述关键路径复制延时链和所述关键路径在不同PVT条件下动态仿真，根据所述关键路径复制延时链的延时大于所述关键路径的延时的条件，确定所述关键路径复制延时链的长度。
可以理解的，本发明实施例首先对数字负载进行静态时序分析(static timinganalysis，STA)，提取数字负载的关键路径(包括标准单元和RC参数)；与此同时，对可配置的反相器延时链生成物理版图，同样进行静态时序分析，预估匹配关键路径延时的可配置的反相器延时链的长度；而后，动态仿真关键路径在不同运行环境下的延时行为，通过线下校准程序，最终确定关键路径复制延时链中反相器延时链的长度，以及降压时序余量延时链的长度。其中，所述调压时序余量延时链包括降压时序余量延时链，如图6所示，为本发明实施例提供的一种降压时序余量延时链的长度的确定方法流程图，所述降压时序余量延时链的长度的确定方法包括：
S21、基于不同的工作电压下所述关键路径的延时变化不同，在不同工艺角和温度条件下对所述关键路径进行动态仿真；
S22、在预定的工作电压情况下，不同工艺角和温度条件下所述预定的工作电压下降一个电压步长选取最大的延时增量，以此为标准确定所述预定的工作电压下降压时序余量延时链的长度。
可以理解的，基于不同的工作电压下延时变化一个电压步长关键路径的延时变化不同，工作电压从最低压到最高压，不同的工艺角(SS，TT，FF)和温度(﹣40℃～125℃)对提取的关键路径进行仿真扫描，特定的工作电压下不同工艺、温度条件下，工作电压下降一个电压步长选取最大的延时增量，以此为标准选取特定的工作电压下降压余量延时链的长度。
本发明实施例提供了一种SOC自适应电压调节系统，包括：数字线性稳压器、延时链监测器、电源管理单元、参考电压产生单元和数字负载；所述延时链监测器用于监测所述数字负载的运行环境，所述运行环境至少包括所述数字负载的工作电压、工艺角、温度和电路频率；所述电源管理单元用于根据所述运行环境生成电压数控信号；所述参考电压产生单元用于根据所述电压数控信号生成参考电压，并传输至所述数字线性稳压器；所述数字线性稳压器用于为所述数字负载提供工作电压，且用于判断出当前的参考电压与上一次的参考电压不同时对所述工作电压进行调节，直至所述工作电压与所述当前的参考电压差值在允许范围内。本发明实施例提供的技术方案，保证数字负载正常工作基础上有效压缩电压余量，大幅度的降低负载功耗。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (5)
1.一种SOC自适应电压调节系统，其特征在于，包括：数字线性稳压器、延时链监测器、电源管理单元、参考电压产生单元和数字负载；
所述延时链监测器用于监测所述数字负载的运行环境，所述运行环境至少包括所述数字负载的工作电压、工艺角、温度和电路频率；
所述电源管理单元用于根据所述运行环境生成电压数控信号；
所述参考电压产生单元用于根据所述电压数控信号生成参考电压，并传输至所述数字线性稳压器；
所述数字线性稳压器用于为所述数字负载提供工作电压，且用于判断出当前的参考电压与上一次的参考电压不同时对所述工作电压进行调节，直至所述工作电压与所述当前的参考电压差值在允许范围内；
所述延时链监测器用于在所述数字线性稳压器调节所述工作电压稳定后，开启监测所述数字负载的运行环境；
所述延时链监测器包括：关键路径复制延时链、调压时序余量延时链、时钟树延时链、第一D触发器至第四D触发器、第一异或门、第二异或门、与门、控制反相器和控制单元；
所述时钟树延时链的输入端接入所述数字负载的时钟树信号，所述时钟树延时链的输出端与所述第一D触发器的时钟输入端相连，所述第一D触发器的数据锁存输出端与所述第二D触发器的数据输入端相连、所述控制反相器的输入端和所述关键路径复制延时链的输入端均相连，所述控制反相器的输出端与所述与门的第二输入端相连，所述与门的第一输入端接入使能信号，所述与门的输出端与所述第一D触发器的数据输入端相连，所述使能信号用于在所述数字线性稳压器调节所述工作电压稳定后使能；
所述关键路径复制延时链的输出端与所述调压时序 余量延时链的输入端相连，所述调压时序 余量延时链的升压余量监测输出端与所述第三D触发器的数据输入端相连，所述调压时序 余量延时链的降压余量监测输出端与所述第四D触发器的数据输入端相连；
所述第二D触发器的锁存输出端与所述第一异或门的第一输入端和所述第二异或门的第一输入端均相连，所第三D触发器的锁存输出端与所述第一异或门的第二输入端相连，所述第四D触发器的锁存输出端与所述第二异或门的第二输入端相连，所述第一异或门的输出端和所述第二异或门的输出端均与所述控制单元相连；所述控制单元用于根据所述第一异或门和所述第二异或门的输出信号生成所述电压数控信号，所述电压数控信号为对上一次参考电压的升压信号、降压信号或保持信号。
2.根据权利要求1所述的SOC自适应电压调节系统，其特征在于，所述关键路径复制延时链的长度根据所述数字负载的关键路径确定。
3.根据权利要求2所述的SOC自适应电压调节系统，其特征在于，所述关键路径复制延时链的长度的确定方法包括：
对所述数字负载进行静态时序分析，提取所述数字负载的关键路径；
对所述关键路径复制延时链的可配置的反相器延时链生成物理版图，并进行静态时序分析，以预估匹配所述关键路径的可配置的反相器延时链的长度；
对所述关键路径复制延时链和所述关键路径在不同PVT条件下动态仿真，根据所述关键路径复制延时链的延时大于所述关键路径的延时的条件，确定所述关键路径复制延时链的长度。
4.根据权利要求3所述的SOC自适应电压调节系统，其特征在于，所述调压时序余量延时链包括降压时序余量延时链，所述降压时序余量延时链的长度的确定方法包括：
基于不同的工作电压下所述关键路径的延时变化不同，在不同工艺角和温度条件下对所述关键路径进行动态仿真；
在预定的工作电压情况下，不同工艺角和温度条件下所述预定的工作电压下降一个电压步长选取最大的延时增量，以此为标准确定所述预定的工作电压下降压时序余量延时链的长度。
5.根据权利要求1所述的SOC自适应电压调节系统，其特征在于，所述参考电压产生单元用于根据所述电压数控信号，对上一次参考电压进行步进调整生成当前的参考电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110319474.2A CN112947669B (zh) | 2021-03-25 | 2021-03-25 | 一种soc自适应电压调节系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110319474.2A CN112947669B (zh) | 2021-03-25 | 2021-03-25 | 一种soc自适应电压调节系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112947669A CN112947669A (zh) | 2021-06-11 |
| CN112947669B true CN112947669B (zh) | 2022-09-27 |
Family
ID=76226679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110319474.2A Active CN112947669B (zh) | 2021-03-25 | 2021-03-25 | 一种soc自适应电压调节系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112947669B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114204807B (zh) * | 2021-11-08 | 2024-04-12 | 华源智信半导体(深圳)有限公司 | Dc-dc变换单元的控制方法、控制单元与电源电路 |
| CN114036895B (zh) * | 2021-11-08 | 2023-09-12 | 南方电网数字电网研究院有限公司 | 自适应调压SoC系统及控制方法 |
| CN116246675A (zh) | 2021-12-08 | 2023-06-09 | 长鑫存储技术有限公司 | 存储芯片以及存储系统 |
| CN116246674A (zh) | 2021-12-08 | 2023-06-09 | 长鑫存储技术有限公司 | 存储系统 |
| CN116246673A (zh) | 2021-12-08 | 2023-06-09 | 长鑫存储技术有限公司 | 存储芯片以及存储系统 |
| CN114489234A (zh) * | 2021-12-31 | 2022-05-13 | 珠海亿智电子科技有限公司 | 动态电压频率调整系统、方法和芯片 |
| CN115903976B (zh) * | 2022-11-01 | 2023-10-27 | 广州鸿博微电子技术有限公司 | 数字集成电路功耗控制方法、装置、设备及存储介质 |
| CN117272880A (zh) * | 2023-09-19 | 2023-12-22 | 武汉泰朴半导体有限公司 | 一种延时模块、延时链和延时链的设计方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103941788A (zh) * | 2014-04-24 | 2014-07-23 | 华为技术有限公司 | 芯片自适应电压调整器及方法 |
| CN104135256A (zh) * | 2014-07-29 | 2014-11-05 | 东南大学 | 一种带自校准功能的延时采样电路 |
| CN104156024A (zh) * | 2014-08-26 | 2014-11-19 | 电子科技大学 | 一种自适应电压调节器 |
| CN104731095A (zh) * | 2015-01-29 | 2015-06-24 | 电子科技大学 | 应用于avs的关键路径拟合电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9093846B2 (en) * | 2009-12-04 | 2015-07-28 | National Semiconductor Corporation | Methodology for controlling a switching regulator based on hardware performance monitoring |
-
2021
- 2021-03-25 CN CN202110319474.2A patent/CN112947669B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103941788A (zh) * | 2014-04-24 | 2014-07-23 | 华为技术有限公司 | 芯片自适应电压调整器及方法 |
| CN104135256A (zh) * | 2014-07-29 | 2014-11-05 | 东南大学 | 一种带自校准功能的延时采样电路 |
| CN104156024A (zh) * | 2014-08-26 | 2014-11-19 | 电子科技大学 | 一种自适应电压调节器 |
| CN104731095A (zh) * | 2015-01-29 | 2015-06-24 | 电子科技大学 | 应用于avs的关键路径拟合电路 |
Non-Patent Citations (2)
| Title |
|---|
| A adaptive voltage scaling circuit based on dominate pole compensation;Ping Luo;《IEEE》;20160721;全文 * |
| 基于自适应技术的动态CPU供电单元;陈忠民等;《微型机与应用》;20050125;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112947669A (zh) | 2021-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112947669B (zh) | 一种soc自适应电压调节系统 | |
| RU2324969C1 (ru) | Система динамического масштабирования напряжения | |
| US20030093160A1 (en) | Adaptive voltage regulator for powered digital devices | |
| Dhar et al. | Closed-loop adaptive voltage scaling controller for standard-cell ASICs | |
| US10866606B2 (en) | Methods and apparatuses for multiple-mode low drop out regulators | |
| US7049797B2 (en) | Semiconductor integrated circuit device | |
| US8994447B2 (en) | Voltage regulation method and corresponding HPM, chip, and chip system | |
| US20030206071A1 (en) | Voltage ID based frequency control for clock generating circuit | |
| EP3851933A1 (en) | Non-linear clamp strength tuning method and apparatus | |
| US20040090216A1 (en) | Method and apparatus for control of voltage regulation | |
| JP4964685B2 (ja) | 半導体集積回路の電源変動検証装置及び方法並びにそのプログラム | |
| JPWO2008114416A1 (ja) | 電源電圧調整装置、記録媒体および電源電圧調整方法 | |
| TWI243983B (en) | System and method of power management | |
| US11742762B2 (en) | Multiphase power converter with different voltage positioning per phase | |
| WO2022082919A1 (zh) | 基于布谷鸟算法的自适应抗老化传感器 | |
| WO2020050904A1 (en) | All-digital closed loop voltage generator | |
| CN112232521A (zh) | 高功率机器学习asic中使用指令速率限制的功率节流机制 | |
| CN114253902A (zh) | 处理器峰值电流控制装置和方法 | |
| CN116414173B (zh) | 减小ldo输出纹波的方法和电路 | |
| CN116738903A (zh) | 一种芯片低功耗电源管理模块设计方法 | |
| CN112034925A (zh) | 降低极限环路振荡的数字ldo电路 | |
| JP5131370B2 (ja) | 電源電圧調整装置および電源電圧調整方法 | |
| KR102573772B1 (ko) | 데이터 프로세서에 대한 프로그래밍 가능 전압 조절 | |
| CN105955380B (zh) | 基于输出电压分段的psm模式自适应电压调节器 | |
| CN112532054B (zh) | 一种自动调整电压调整器的系统、方法及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |