CN112930586A - 半导体基板的制造方法、镶嵌配线结构的制造方法、半导体基板和镶嵌配线结构 - Google Patents

半导体基板的制造方法、镶嵌配线结构的制造方法、半导体基板和镶嵌配线结构 Download PDF

Info

Publication number
CN112930586A
CN112930586A CN201980071653.XA CN201980071653A CN112930586A CN 112930586 A CN112930586 A CN 112930586A CN 201980071653 A CN201980071653 A CN 201980071653A CN 112930586 A CN112930586 A CN 112930586A
Authority
CN
China
Prior art keywords
groove
layer
insulating layer
groove portion
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980071653.XA
Other languages
English (en)
Inventor
井上直
伊藤穣
田中豪
饭间敦矢
铃木大几
柴山胜己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of CN112930586A publication Critical patent/CN112930586A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619—Forming high aspect ratio structures having deep steep walls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0035—Constitution or structural means for controlling the movement of the flexible or deformable elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0841—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting element being moved or deformed by electrostatic means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/085—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting means being moved or deformed by electromagnetic means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/10—Scanning systems
    • G02B26/101—Scanning systems with both horizontal and vertical deflecting means, e.g. raster or XY scanners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/04—Optical MEMS
    • B81B2201/042—Micromirrors, not used as optical switches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111—Bulk micromachining
    • B81C2201/0112—Bosch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0133—Wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/0138—Monitoring physical parameters in the etching chamber, e.g. pressure, temperature or gas composition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/0142—Processes for controlling etch progression not provided for in B81C2201/0136 - B81C2201/014
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0181—Physical Vapour Deposition [PVD], i.e. evaporation, sputtering, ion plating or plasma assisted deposition, ion cluster beam technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electromagnets (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

根据一个实施方式涉及的半导体基板的制造方法包括：第一工序，通过对基板的主面实施包括各向同性蚀刻的处理来形成具有底面和侧面的槽部，所述侧面上形成有波纹；第二工序，执行对槽部的侧面进行的亲水化处理及对槽部进行的脱气处理中的至少一者；第三工序，在槽部的底面存在的状态下，通过实施各向异性湿法蚀刻处理去除在槽部的侧面上形成的波纹，并使侧面平坦化。

Description

半导体基板的制造方法、镶嵌配线结构的制造方法、半导体基 板和镶嵌配线结构
技术领域
本发明的涉及半导体基板的制造方法，镶嵌配线结构的制造方法，半导体基板和镶嵌配线结构。
背景技术
现有技术中作为制造其中形成有凹部的硅基板(半导体基板)的方法，已知有通过使用Bosch工艺在硅基板上形成凹部后使用干法蚀刻去除在该凹部的侧面上形成的波纹(scallop，细小的凹凸结构)的方法(参见专利文献1至5)。
现有技术文献
专利文献
专利文献1：日本专利公开第2013-206991号公报
专利文献2：日本专利公开第2014-13821号公报
专利文献3：日本专利公开第2008-34508号公报
专利文献4：美国专利公开第2008/0023846号说明书
专利文献5：美国专利公开第2007/0281474号说明书
发明内容
发明所要解决的技术问题
例如，在应用了MEMS技术的电磁驱动镜(所谓的MEMS镜)中，为了在可动部内的有限空间中设置低电阻的驱动线圈，有时会倾向于提供高可靠性的凹部(例如，具有窄间距和高纵横比，被去除了波纹的凹部)。本发明人发现，在上述情况下，为了去除在凹部的侧面形成的波纹而使用干法蚀刻时存在以下问题。具体地，当使用各向同性干法蚀刻时，凹部的开口侧的宽度变宽，并且不能实现具有窄间距的配线(埋入凹部中的配线)。此外，由于蚀刻气体难以到达凹部的底部，因此难以去除凹部的底部附近的波纹。此外，当使用各向异性干法蚀刻时，由于仅易于蚀刻凹部的底面，因此难以适当地去除形成在凹部的侧面上的波纹。
本公开的一方面的目的在于提供一种具有高可靠性的凹部的半导体基板及其制造方法，以及使用该半导体基板的镶嵌配线结构及其制造方法。
解决问题的技术手段
本公开的一个方面涉及的半导体基板的制造方法包含：第一工序，该工序通过对半导体基板的主面实施包括各向同性蚀刻的处理来形成具有底面和侧面的凹部，其中在该侧面上形成有波纹；第二工序，该工序执行对凹部的侧面进行的亲水化处理及对凹部进行的脱气处理中的至少一者；第三工序，该工序在凹部的底面的存在的状态下，通过各向异性的湿法蚀刻去除在凹部的侧面上形成的波纹，并使侧面平坦化。
在该半导体基板的制造方法中，在形成具有底面和形成有波纹的侧面的凹部之后，通过对凹部的侧面进行亲水化处理或对凹部进行脱气处理，可以提高对凹部侧面的蚀刻溶液的润湿性。此外，在凹部的底面存在的状态下，通过进行各向异性湿法蚀刻，可以将蚀刻液(蚀刻剂)有效地填充到凹部中。因此，能够用蚀刻液润湿凹部的整个侧面，并且可以有效地去除形成在侧面上的波纹。另外，通过进行各向异性蚀刻，可以使侧面的蚀刻速度在凹部的开口侧与底面侧之间大致均匀。因此，能够抑制发生凹部的开口侧的宽度以锥形形状变宽的问题。因此，根据上述制造方法，能够制造具有高可靠性的凹部的半导体基板。即，能够在半导体基板的主面上形成保持适当形状并适当去除波纹的凹部。
本公开的一个方面涉及的镶嵌配线结构的制造方法具有：上述半导体基板的制造方法涉及的第一工序、第二工序和第三工序，且在第一工序中，作为凹部形成沿着半导体基板的主面延伸的槽部；第四工序，该工序在第三工序之后，形成具有设置在槽部的内面上的第一部分和与第一部分一体成形并设置在主面上的第二部分的绝缘层；第五工序，该工序在绝缘层的第一部分和第二部分上形成金属层；第六工序，该工序在埋入槽部的金属层上形成配线部；第七工序，该工序为以使绝缘层的第二部分露出的方式去除第二部分上的金属层和配线部；第八工序，该工序在第七工序之后，形成覆盖层以覆盖绝缘层的第二部分、金属层的端部、及配线部。
如果在没有充分去除形成在凹部的侧面上的波纹的状态下形成绝缘层和金属层，则会在绝缘层和金属层之间产生空隙(void)，或者在绝缘层中产生裂纹(断裂部)。空隙可能是结构上的薄弱点。此外，裂纹可能导致流过配线部的电流泄漏到半导体基板。即，形成在绝缘层上的金属(金属层和配线部)可能会通过上述裂纹与半导体基板的一部分接触。另一方面，根据镶嵌配线结构的制造方法，在已适当地去除了波纹的凹部的内面上形成绝缘层和金属层。因此，由于能够抑制上述空隙或裂缝的发生，从而可以获得可靠性高的镶嵌配线结构。
半导体基板的主面沿着(100)面，并且在第一工序中，可以形成在沿着(110)面的方向上延伸的槽部。根据上述构造，形成沿着(100)面的底面和沿着(110)面的侧面。此外，通过利用取决于面取向的蚀刻速率的差异，在底面和侧面之间，形成可以沿着(111)面并且相对于底面与侧面倾斜的倾斜面。于是，当形成倾斜面时，在底面和侧面之间的角部的角度(即，由底面和倾斜面形成的角度或由侧面和倾斜面形成的角度)大于未形成倾斜面时角部的角度(即底面和侧面所成的角度)。即，与未形成倾斜面的情况相比，通过形成倾斜面，形成了更圆的角部(即，逐渐地平缓弯曲的角部)。根据这样的角部，可以防止在该角部处产生绝缘层中的裂纹。因此，根据上述构造，能够获得更高可靠性的镶嵌配线结构。
本公开的一个方面涉及的半导体基板具备设置有凹部的主面；该凹部具有底面、侧面和倾斜面；以及，该倾斜面在底面和侧面之间与底面和侧面连接，并且以与底面和侧面形成钝角的方式相对于底面和侧面倾斜；底面的面取向和侧面的面取向和倾斜面的面取向彼此不同。
在上述半导体基板中，底面和侧面之间的角部的角度(即，底面和倾斜面形成的角度或侧面和倾斜面形成的角度)大于没有设置倾斜面时角部的角度(即，底部和侧面所成的角度)。即，与未形成倾斜面的情况相比，通过形成倾斜面，形成了更圆的角部(即，逐渐地平缓弯曲的角部)。根据具有这样的角部的凹部，例如在该凹部的内面设置规定的材料层的情况下，能够抑制该角部的材料层产生裂纹。如上所述，在上述半导体基板中，通过上述凹部可靠性得以提高。此外，通过利用取决于面取向的蚀刻速率的差异，可以相对容易地获得上述半导体基板。
本公开的一个方面涉及的镶嵌配线结构包括上述半导体基板、绝缘层、金属层、配线部和覆盖层；并且凹部是沿着主面延伸的槽部；绝缘层具有设置在槽部的内面上的第一部分以及与第一部分一体成形并设置在主面上的第二部分；金属层被设置在绝缘层的第一部分上；配线部，形成在埋入槽部中的金属层上；覆盖层被设置为能够覆盖绝缘层的第二部分、金属层的端部和配线部。
如上所述，上述镶嵌配线结构是通过将配线部等嵌入具有底面，侧面和倾斜面的凹部中而形成的。因此，在该凹部的角部抑制了绝缘层中的裂纹。因此，在上述镶嵌配线结构中，通过该凹部提高了可靠性。
底面可以是沿着(100)面的面，侧面可以是沿着(110)面的面，并且倾斜面可以是沿着(111)面的面。根据上述构造，通过利用取决于面取向的蚀刻速率的差异，可以容易地获得具有上述效果的镶嵌配线结构。
该凹部具有沿着主面在第一方向上延伸的第一槽部和与第一槽部共享底面并在第二方向上延伸的第二槽部，所述第二方向是沿与第一方向相交的主面的方向；第一槽部具有第一侧面，和在底面及第一侧面之间与底面及第一侧面相连接并且相对于底面及第一侧面倾斜的第一倾斜面；第二槽部具有第二侧面，和在底面及第二侧面之间与底面及第二侧面相连接并且相对于底面及第二侧面倾斜的第二倾斜面；在第一侧面和第二侧面之间、及第一倾斜面和第二倾斜面之间形成有中间面；中间面与第一侧面、第二侧面、第一倾斜面和第二倾斜面及底面相连接，中间面与第一侧面及第二侧面分别形成的角度可以是钝角。根据上述构造，第一槽部和第二槽部相交的角落(从垂直于主面的方向观察时的角落)的角度(即中间面和第一侧面形成的角度或中间面和第二侧面形成的角度)大于未形成中间面时该角落的角度(即，第一侧面和第二侧面形成的角度)。即，与未形成中间面的情况相比，通过形成中间面，形成了更圆的角落(即，逐渐地平缓弯曲的角落)。根据这样的角落，可以有效地减小在对半导体基板施加振动时作用在该角落处的配线部上的应力。因此，根据上述构造，可以获得可靠性进一步提高的镶嵌配线结构。
发明的效果
根据本公开的一个方面，可以提供一种具有高可靠性的凹部的半导体基板及其制造方法，以及使用该半导体基板的镶嵌配线结构及其制造方法。
附图说明
图1是第一实施方式涉及的含有镶嵌配线结构的镜装置的平面图。
图2是沿图1的线II-II的剖视图。
图3是图2的放大图。
图4是图3的放大图。
图5是在镶嵌配线结构的制造中使用的SOI晶圆的俯视图。
图6(a)是示意性地示出形成槽部之前的基板的结构的图，图6(b)是示出通过第一工序形成的槽部的截面形状的图，图6(c)是示出通过第二工序形成的槽部的截面形状的图。
图7(a)是通过第一工序形成的槽部的底部的SEM图像，图7(b)是通过第三工序形成的槽部的底部的SEM图像。
图8(a)和8(b)是用于说明镶嵌配线结构的制造方法的剖视图。
图9(a)和9(b)是用于说明镶嵌配线结构的制造方法的剖视图。
图10(a)和10(b)是用于说明镶嵌配线结构的制造方法的剖视图。
图11是示意性地表示镶嵌配线结构的角落的立体图。
图12是第一变形例涉及的镶嵌配线结构的剖视图。
图13是第二变形例涉及的镶嵌配线结构的剖视图。
图14(a)是第三变形例涉及的镶嵌配线结构的剖视图，图14(b)是第四变形例的镶嵌配线结构的剖视图。
具体实施方式
在下文中，参照附图对本公开的实施方式进行详细说明。在对附图的说明中，对同一个或者相当的要素标注同一个符号，省略重复的说明。
[镜装置的构成]
图1是第一实施方式涉及的含有镶嵌配线结构100(参照图2)而构成的镜装置1(致动装置)的平面图。如图1所示，镜装置1具备支承部2，第一可动部3，第二可动部4，一对第一连结部5、6，一对第二连结部7、8，和磁场产生部9。支承部2，第一可动部3，第二可动部4，第一连结部5、6和第二连结部7、8例如由半导体基板(基板30)一体形成。即，镜装置1被构成为MEMS(Micro Electro Mechanical Systems)装置。
在镜装置1中，绕互相正交的第一轴线X1和第二轴线X2，具有镜面10的第一可动部3可摆动。镜装置1例如可以用于光通信用的光开关，光扫描仪等中。磁场产生部9例如由具有海尔贝克阵列的永久磁铁构成。磁场产生部9产生作用于后述的线圈21、22的磁场。
支承部2在俯视时具有例如四边形的外形并且形成为框状。支承部2被配置于相对于磁场产生部9在垂直于镜面10的方向上的一侧。第一可动部3以与磁场产生部9分离的状态被配置在支承部2的内侧。此外“俯视”是指从垂直于镜面10的方向观察的情况，换句话说，是从垂直于后述基板30的主面31的方向观察的情况。
第一可动部3包括配置部3a，围绕配置部3a的框部3b以及将配置部3a和框部3b彼此连结的多个(在该示例中为四个)连结部3c。配置部3a例如在俯视时形成为圆形。在配置部3a的与磁场产生部9相反侧的表面上，例如设置有圆形的镜面10。镜面10由例如由铝、铝系合金、银、银系合金、金、电介质多层膜等制成的反射膜构成。
框部3b例如在俯视时具有例如四边形的外形，并且形成为框状。多个连结部3c被配置于第一轴线X1上的配置部3a的两侧，及第二轴线X2上的配置部3a的两侧，在第一轴线X1上或在第一轴X2上连结配置部3a和框部3b彼此。
第二可动部4在俯视时具有例如四边形的外形，并且形成为框状。第2可动部4在与磁场产生部9分离的状态，以包围第1可动部3的方式被配置在支承部2的内侧。
第一连结部5、6被配置在第一轴线X1上的第一可动部3的两侧。各第一连结部5、6以第一可动部3能够绕第一轴线X1摆动的方式在第一轴线X1上连结第一可动部3和第二可动部4彼此。各第一连结部5、6例如沿第一轴线X1直线状地延伸。
第二连结部7、8被配置于第一轴线X1上的第二可动部4的两侧。第二连结部7、8以第二可动部4能够绕第二轴线X2摆动的方式在第二轴线X2上连结第二可动部4和支承部2彼此。各第二连结部7、8例如沿第二轴线X2直线状地延伸。
镜装置1还具备线圈21、22，多条配线12、13、14、15以及多个电极焊盘(electrodepad)25、26、27、28。线圈21例如被埋设在第一可动部3的框部3b内，在俯视时呈螺旋状延伸。线圈22例如被埋设在第二可动部4中，在俯视时呈螺旋状延伸。各个线圈21和22由例如铜等的金属材料构成。
多个电极焊盘25、26、27、28被设置在支承部2上。配线12将线圈21的一端与电极焊盘25电连接。配线12从线圈21的一端经由第一连结部5、第二可动部4和第二连结部7延伸至电极焊盘25。配线13将线圈21的另一端与电极焊盘26电连接。配线13从线圈21的另一端经由第一连结部6、第二可动部4和第二连结部8延伸至电极焊盘26。
配线14将线圈22的一端与电极焊盘27电连接。配线14从线圈22的一端经由第二连结部8延伸至电极焊盘27。配线15将线圈22的另一端与电极焊盘28电连接。配线15从线圈22的另一端经由第二连结部7延伸至电极焊盘28。
在如上所述结构的镜装置1中，当用于线性动作的驱动信号经由电极焊盘27、28以及配线14、15输入到线圈22时，由于与磁场产生部9产生的磁场的相互作用，洛伦兹力作用在线圈22上。通过利用该洛伦兹力与第二连结部7、8的弹力之间的平衡，能够绕第二轴线X2使镜面10(第一可动部3)与第二可动部4一起线性地动作。
另一方面，当用于共振动作的驱动信号经由电极焊盘25、26以及配线12、13输入到线圈21时，由于与磁场产生部9产生的磁场的相互作用，洛伦兹力作用在线圈21上。通过利用洛伦兹力以及共振频率下的第一可动部3的共振，能够绕第一轴线X1使镜面10(第一可动部3)发生共振。
[镶嵌配线结构]
参照图2至图4对线圈21、22所具有的镶嵌配线结构100进行说明。由于线圈21和22的构造彼此相同，因此下面对线圈22进行说明，省略对线圈21的说明。
如上所述，线圈22被设置在第二可动部4中。第二可动部4例如由基板30的第一硅层81构成。基板30例如是诸如SOI(绝缘体上硅)基板之类的半导体基板。基板30具有例如第一硅层81和第二硅层82，以及布置在第一硅层81和第二硅层82之间的绝缘层83(参考图6以及图8至图10)。支承部2由第一硅层81，第二硅层82和绝缘层83构成，并且第一可动部3，第二可动部4，第一连结部5、6及第二连结部7、8由第一硅层81组成。基板30具有主面31。在该示例中，主面31是第一硅层81上的与绝缘层83相反侧的表面。
在主面31上设置有槽部33(凹部)。槽部33具有与线圈21相对应的形状，并且在该示例中，槽部33在平面视时以螺旋形状延伸。在垂直于槽部33的延伸方向的截面中，槽部33例如呈现矩形形状。槽部33的内面由底面33a，侧面33b以及连接到底面33a和侧面33b的倾斜面33c构成。倾斜面33c在底面33a和侧面33b之间，相对于底面33a和侧面33b倾斜，从而与底面33a和侧面33b形成钝角(在该实施例中为大约135度)。此外，尽管在图2至图4中仅示出了一个截面，例如，镶嵌配线结构100关于槽部33的延伸方向被均匀地构造，并且在与槽部33的延伸方向垂直的截面上也同样地被构造。然而，镶嵌配线结构100也并非必须关于凹槽部33的延伸方向被均匀地构造。
镶嵌配线结构100除了作为基底的基板30之外，还包括绝缘层40，金属层50，配线部60和覆盖层70。绝缘层40被设置在主面31和槽部33的内面(底面33a，侧面33b和倾斜面33c；在下文中相同)上。更具体地，绝缘层40包括设置在槽部33的内面上的第一部分41和与第一部分41一体成形并设置在主面31上的第二部分42。绝缘层40中的第一部分41和第二部分42之间的边界部分43位于基板30上的主面31和槽部33之间的边界部分上。
绝缘层40由第一层44和第二层45组成。第一层44由氧化膜制成，并且被设置在主面31及槽部33的内面上。构成第一层44的氧化膜例如是通过对硅进行热氧化而形成的氧化硅膜(SiO2)。第二层45由氮化物膜制成并且被设置在第一层44上。构成第二层45的氮化物膜例如是氮化硅膜(SiN)等。第一部分41和边界部分43由第一层44和第二层45构成，第二部分42由第一层44构成。
金属层50被设置在绝缘层40的第一部分41上。即，金属层50经由第一部分41被设置在槽部33的内面上。金属层50由例如钛(Ti)等的金属材料制成。金属层50例如作为用于在半导体基板上稳定地形成配线部60的种子层、以及、用于防止配线部60所含的金属元素向第一硅层81扩散的障壁层而起作用。
配线部60形成于埋入槽部33内的金属层50上。即，配线部60经由绝缘层40的第一部分41和金属层50被设置在槽部33内。配线部60例如由铜(Cu)等的金属材料制成。与配线部60的延伸方向(换言之，槽部33的延伸方向)垂直的截面中的金属层50形状对应于槽部33的截面形状，在本示例中，大致呈现矩形。此外，如本实施方式所示，配线部60在俯视下呈螺旋状延伸，且当配线部60具有在平行于第一轴线X1的方向上延伸的第一部分及平行于第二轴线X2的方向上延伸的第二部分时，配线部60的延伸方向在第一部分中为与第一轴线X1平行的方向，在第二部分中为与第二轴线X2平行的方向。或者当配线部60以曲线状或弯曲的形状延伸时，配线部60的某一部分的延伸方向可以是该部分的切线方向。
设置覆盖层70以覆盖绝缘层40的第二部分42，金属层50的端部51和配线部60。在该示例中，覆盖层70与主面31平行地以平面状延伸。覆盖层70的厚度T1比绝缘层40的厚度T2厚。覆盖层70由例如氮化硅膜制成并且具有绝缘特性。即，覆盖层70由与绝缘层40的第二层45相同的材料制成。
如图4所示，绝缘层40的第一部分41上的与基板30相反侧的表面41a例如是垂直于主面31的平坦面。绝缘层40的第二部分42上的与基板30相反侧的表面42a例如是平行于主面31的平坦面。表面42a与覆盖层70接触。作为本实施方式的一个示例，当从配线部60的延伸方向观察时，边界部分43上的与基板30相反侧的表面43a包含倾斜面43b，倾斜面43b倾斜于与主面31垂直的方向A1。更具体地，倾斜面43b相对于第一部分41的表面41a向外侧倾斜(离槽部33的底面33a越远，则离槽部33的中心越远)。在该示例中，倾斜面43b朝着与基板30相反的一侧弯曲成凸状。
金属层50的端部51进入覆盖层70和倾斜面43b之间。更具体地，端部51具有在垂直于主面31的方向A1上配置于覆盖层70和倾斜面43b之间形成的空间的部分。
端部51具有：第一表面51a，与第一表面51a连续的第二表面51b，位于第二表面51b的相反侧并与第一表面51a连续的第三表面51c。第一表面51a沿着覆盖层70并且与覆盖层70接合。在该示例中，第一表面51a是平坦面，并且位于与绝缘层40的第二部分42的表面42a和稍后描述的配线部60的表面60a相同的平面上。
第二表面51b沿着倾斜面43b并与倾斜面43b接合。与倾斜面43b一样，第二表面51b相对于垂直于主面31的方向A1向外侧倾斜。第二表面51b朝向与基板30相反的一侧弯曲成凹状。第二表面51b与构成绝缘层40的边界部分43的第二层45接触。即，绝缘层40中的与第二表面51b接触的部分(在本示例中，构成边界部分43的第二层45)由与覆盖层70中的与第一表面51a接触的部分相同的材料(氮化硅膜)制成。如上所述，在本示例中，覆盖层70的整体由氮化硅膜制成。由此，可以提高绝缘层40与覆盖层70之间的接合强度。
第三表面51c是端部51上的与第二表面51b相反一侧的表面。从配线部60的延伸方向观察时，第三表面51c相对于方向A1向外侧倾斜。第三表面51c相对于方向A1的倾斜度比第二表面51b相对于方向A1的倾斜度平缓。因此，在平行于主面31的方向A2上的端部51的厚度随着其接近端部51的前端而逐渐增加。配线部60的位于金属层50和覆盖层70的边界部分的一部分61进入覆盖层70和第三表面51c之间。更具体地，配线部60的一部分61被配置于方向A1上的覆盖层70和第三表面51c之间形成的空间。
在端部51处，第一表面51a和第二表面51b形成锐角。换言之，由第一表面51a和第二表面51b形成的角度θ小于90度。即，在垂直于主面31的方向A1上的端部51的厚度随着其接近端部51的前端(例如，由第一表面51a和第二表面51b形成的顶点)而逐渐减小。角度θ例如可以是15度至88度。金属层50的端部51未设置在绝缘层40的第二部分42上。
在平行于主面31的方向A2上的端部51的厚度(最小厚度)比金属层50的除了端部51以外的部分(例如，金属层50中的位于垂直于主面31的方向A1的中间的部分，或者金属层50的位于绝缘层40的第一部分41上的部分)大。在方向A1上的金属层50的前端的厚度(最大厚度)小于绝缘层40的厚度T2。在此，“金属层50的前端部”是指金属层50中的、与主面31平行的方向A2上的厚度大于与主面31垂直的方向A1上的厚度的部分。
在该示例中，配线部60的与覆盖层70接触的表面60a与绝缘层40的第二部分42的表面42a位于同一平面上。表面42a是绝缘层40的与覆盖层70接触的表面。覆盖层70的基板30侧的表面70a是平坦面。
如上所述，槽部33在俯视时以螺旋形状延伸。因此，如图2所示，槽部33具有彼此相邻的多个部分34。部分34彼此之间的距离B小于槽部33的宽度W。槽部33的宽度W小于槽部33的深度D。槽部33的深度D例如是在垂直于主面31的方向A1上主面31和底面33a之间的距离。在垂直于主面31的方向A1上的槽部33的底面33a与基板30上与主面31相反一侧的相反面之间的距离L大于槽部33的深度D。在该示例中，该相反面是第一硅层81的绝缘层83一侧的表面81a(与主面31相反的一侧)。
[镶嵌配线结构的制造方法]
接下来，参照图5至图10对镶嵌配线结构100的制造方法(第一工序至第八工序)进行说明。镶嵌配线结构100的制造方法包括具有槽部33的半导体基板(基板30)的制造方法(第一工序至第三工序)。另外，在图6以及图8至图10中，示意性地示出了各个部分。特别地，在图8(b)，图9(a)，图9(b)，图10(a)和图10(b)中，未示出倾斜面33c，并且简化了槽部33。
作为本实施方式的一个示例，如图5所示，由SOI晶圆SW制造具有槽部33的基板30。即，通过将SOI晶圆SW切割成适当的形状，可以得到多个基板30。如图6(a)所示，SOI晶圆SW所包含的基板30具有第一硅层81，第二硅层82和绝缘层83。第一硅层81的厚度例如为30～150μm左右，第二硅层82的厚度例如为625μm左右。
SOI晶圆SW具有作为(110)面的定向平面OF和作为(100)面的主面31。在图5中，Z轴方向是垂直于主面31的方向，X轴方向是当从Z轴方向观察时沿着定向平面OF的方向，而Y轴方向是垂直于Z轴方向和X轴方向两个方向的方向。在此，SOI晶圆SW中包含的硅晶体是立方晶系。因此，在图5的示例中，与垂直于Y轴方向的平面(XZ平面)平行的平面和与垂直于X轴方向的平面(YZ平面)平行的平面均构成等效的晶面(即，(110)面)。此外，当从Z轴方向观察时，相对于(100)面倾斜45度的平面中的任何一个都构成等效的晶面(即，(100)面)。另外，X轴方向相当于平行于图1所示的第一轴线X1和第二轴线X2中的一个的方向，并且Y轴方向相当于平行第一轴线X1和第二轴线X2中的另一个方向的方向。此外，根据制作SOI晶圆SW时的加工精度，定向平面OF的结晶取向可能不完全匹配(110)面。即，上述各个平面的结晶取向不一定必须完全匹配，可以有一定的偏差。
(第一工序)
首先，对基板30的主面31进行包括各向同性蚀刻的处理。“包括各向同性蚀刻的处理”例如是Bosch工艺。在Bosch工艺中，通过各向同性干法蚀刻形成槽部，并且在槽部的内壁上形成保护膜。然后，在通过各向异性干法蚀刻仅去除该槽部的底部的保护膜之后，再次通过各向同性干法蚀刻形成槽部。在Bosch工艺中，通过重复这样的过程来挖出槽部。结果，如图6(b)和7(a)所示，形成了槽部32，其中槽部32具有底面32a和形成有波纹S的侧面32b。图6B示出了垂直于槽部32的延伸方向的一个截面。图7(a)是槽部32的底部(包括底面32a的部分)的SEM图像。槽部32形成为在与X轴方向或Y轴方向平行的方向上延伸。波纹S是在侧面32b上形成的微小的凹凸结构。
如图7(b)所示，底面33a，侧面33b和倾斜面33c一体地(连续地)形成。另外，在与槽部33的延伸方向垂直的截面中，底面33a的长度比倾斜面33c的长度长。另外，在侧面33b与倾斜面33c之间形成有将侧面33b与倾斜面33c隔开的边界线。即，侧面33b和倾斜面33c之间的边界是清晰的，侧面33b和倾斜面33c之间的角部没有形成平缓的弯曲(曲面状)。此外，由底面33a和倾斜面33c形成的第一角度与由侧面33b和倾斜面33c形成的第二角度之差为30度以下。在本实施方式中，第一角度是由(100)面和(111)面形成的角度，大约为125.3。第二角度是由(110)面和(111)面形成的角度，大约为144.7度。因此，由第一角度和第二角度形成的角度约为19.4度。此外，倾斜面33c是平坦面。因此，在规定的高度的位置，通过形成倾斜面33c而增加的基板30的厚度t1比假设倾斜面是弯曲面C(凹向槽部内的空间的弯曲面)的情况下形成该倾斜面而增加的基板30的厚度t2大。因此，根据作为平坦面的倾斜面33c，由于可以适当地增加槽部33的底面33a附近的基板30的厚度，从而可以使槽部33在结构上稳定。此外，为使与槽部33的开口侧相反的一侧上凸出，底面33a形成了至少比倾斜面33c弯曲的形状。由于底面33a具有这样的弯曲形状，所以底面33a和倾斜面33c被平缓地连接。因此，可以适当地抑制应力集中在底面33a和倾斜面33c之间的角部上。
由于通过交替重复上述各向同性干法刻蚀、保护膜的形成和各向异性干法刻蚀来形成槽部的特性，不可避免地产生波纹S。然后，当在波纹S残留的状态下进行第四工序以后的处理时，可能会在绝缘层40(第二层45)和金属层50之间产生空隙(void)，或者产生绝缘层40的裂纹(断裂部)。上述空隙可能成为镶嵌配线结构100的结构薄弱点。此外，上述裂纹可能导致流过配线部60的电流泄漏到基板30。即，形成于绝缘层40上的金属(金属层50和配线部60)可能通过裂纹与基板30的一部分接触。
(第二工序和第三工序)
为避免上述由波纹S引起的不良(即，产生空隙或裂缝等)，进行第二工序和第三工序。首先，在槽部32的侧面32b上进行亲水化处理(第二工序)。亲水化处理是例如对侧面32b进行O2灰化的处理，或将侧面32b浸入表面活性剂、乙醇等中的处理。另外，代替上述亲水化处理(或与上述亲水化处理并用)，也可以对槽部32进行脱气处理。例如，可以执行脱气处理以将存在于槽部32中的溶液脱气。该脱气处理是用于使在槽部32中易于填充蚀刻液进行的处理，是亲水处理的一种。
随后，在槽部32的底面32a存在的状态下，对包含波纹S的槽部32进行各向异性湿法蚀刻(第三工序)。作为蚀刻溶液(蚀刻剂)，例如，使用TMAH(四甲基氢氧化铵)，KOH(氢氧化钾)等。在此，“槽部32的底面32a存在的状态”是指槽部32为非贯通孔(槽)的状态。即，“槽部32的底面32a存在的状态”是指槽部32的底部被去除的状态(即，槽部32为从主面31贯通至第二硅层82的绝缘层83相反一侧的面的通孔的状态)以外的状态。
通过进行上述湿法蚀刻，去除形成于槽部32的侧面32b上的波纹S，侧面32b被平坦化。结果，如图6(c)和7(b)所示，得到具有被去除了波纹S的平坦侧面33b的槽部33。图6(c)示出了垂直于槽部33的延伸方向的一个截面。此外，图7(b)是槽部33的底部(包括底面33a的部分)的SEM图像。在本实施方式中，如图5所示，作为槽部33，得到沿着Y轴方向(第一方向)延伸的第一槽部133和沿着X轴方向(第二方向)延伸的第二槽部233。此外，根据图5所示的面取向的关系，在第一槽部133和第二槽部233这两者均通过沿着(100)面的平面(即，与(100)面大致平行的面)形成底面33a，并通过沿着(110)面的平面(即，与(110)面大致平行的面)形成侧面33b。另外，通过沿着(111)面的平面(即，与(111)面大致平行的面)形成倾斜面33c，其中(111)面相对于(100)面及(110)面的各个倾斜54.7角。即，底面33a的面取向，侧面33b的面取向和倾斜面33c的面取向彼此不同。因此，槽部33与槽部32的不同之处不仅在于去除了波纹S，关于底部的角部(即，底面和侧面的连接的区域)的形状也不同。
如上所述，槽部33的内面的形状由取决于面取向的蚀刻速率的差异而形成。具体地，在槽部33的底部的角部，在垂直于(111)面的方向上的蚀刻速率比在垂直于(100)面的方向(即，槽部33的深度方向)上的蚀刻速率和在垂直于(110)面的方向(即，槽部33的宽度方向)上的蚀刻速率慢。因此，形成沿着(111)面的倾斜面33c。
此外，上述亲水化处理或脱气处理可以在进行各向异性湿法蚀刻的第三工序之前进行，也可以代替该亲水处理或脱气处理(或，与亲水化处理或脱气处理并用)，与第三工序中的湿法蚀刻同时对槽部32进行脱气处理(第二工序)。对槽部32的脱气处理例如是通过使用超声波，去除在湿法蚀刻过程中基板30和蚀刻溶液之间发生反应而在槽部32中产生的反应气体(例如，氢气)或是溶解在槽部32中的蚀刻溶液中的气体(例如二氧化碳，氧气，氮气等)的处理。
此外，为了适当地调整上述面取向之间的蚀刻速率的差异，在第二工序中，对于蚀刻溶液可以添加影响蚀刻速率的各向异性的化学溶液(例如，表面活性剂NCW，IPA(异丙醇)等)。由此，能够适当地调整槽部33(倾斜面33c)的形状。
通过上述半导体装置的制造方法(直到第三工序的处理)，如图8(a)所示，可以获得在主面31上形成了槽部33的基板30。槽部33的深度为例如约5至30μm。
(第四工序)
随后，如图8(b)所示，在基板30的主面31上形成有绝缘层40，其中绝缘层40上具有：被设置在槽部33的内面上的第一部分41，以及与第一部分41一体成形且被设置在主面31上的第二部分42。更具体地，在主面31和槽部33的内面上形成由氧化硅膜(热氧化膜)制成的第一层44之后，在第一层44上形成由氮化硅膜(LP-SiN)制成的第二层45。第一层44和第二层45的厚度为例如约100至1000nm。
更具体地，在第四工序中，绝缘层40的第一部分41和第二部分42之间的边界部分43的基板30的相反侧的表面43a，从配线部60的延伸方向观察时，包含相对于垂直于主面31的方向A1倾斜的倾斜面43b的绝缘层40被形成(见图4)。例如，通过在主面31和槽部33的内面上形成由氧化硅膜制成的第一层44和由氮化硅膜制成的第二层45，在边界部分43的表面43a上形成倾斜面43b。这是因为在由氧化硅膜制成的第一层44中容易形成倾斜的形状。
(第五工序)
随后，如图9(a)所示，在绝缘层40的第一部分41和第二部分42上形成金属层50。在第五工序中，在金属层50上形成金属层55。金属层55例如由诸如铜的金属材料制成。金属层55与金属层50共同作为种子层发挥作用。金属层50和金属层55例如通过溅射形成，但是也可以通过原子层沉积(ALD)，化学气相沉积(CVD)，离子镀或化学镀形成。金属层50和金属层55的总厚度例如为约10nm至3000nm。
(第六工序)
随后，如图9(b)所示，在埋入槽部33内的金属层50上形成配线部60。配线部60例如通过电镀形成。配线部60例如以主面31上的配线部60的平均厚度为1μm以上的方式形成。此外，在该示例中，由于金属层55由与配线部60相同的材料制成，所以当形成配线部60时，配线部60和金属层55被一体化，并且存在配线部60和金属层55之间的界面消失的情况。在这种情况下，可以视为金属层55构成配线部60。
(第七工序)
随后，如图10(a)所示，以使绝缘层40的第二部分42露出的方式，例如通过化学机械抛光(CMP)，去除第二部分42上的金属层50、金属层55及配线部60。在第七工序中，从与基板30相反的一侧开始对绝缘层40，金属层50，金属层55和配线部60进行化学机械抛光。对于绝缘层40，金属层50，金属层55和配线部60中的每一个，通过去除在垂直于主面31的方向A1上主面31或与底面33a相反的一侧的一部分，使绝缘层40，金属层50，金属层55和配线部60平坦化。此时，在该示例中，绝缘层40的第二层45的构成第二部分42的部分被去除。
(第8工序)
随后，如图10(b)所示，形成覆盖层70，以覆盖绝缘层40的第二部分42，金属层50的端部51和配线部60。覆盖层70由例如氮化硅膜(PE-SiN)制成，并且以200至3000nm程度的厚度形成。随后，通过蚀刻等去除第二硅层82和绝缘层83。通过以上工序，可以得到上述镶嵌配线结构100。
[作用效果]
在上述半导体基板的制造方法(第一工序至第三工序)中，在第一工序中形成具有底面33a和形成有波纹S的侧面33b的槽部32之后，在第二工序中，通过对槽部32的侧面32b上进行亲水化处理或对槽部32进行脱气处理，可以提高槽部32的侧面32b上的蚀刻液的润湿性。此外，在槽部32的底面32a存在的状态下通过进行各向异性湿法蚀刻，可以将蚀刻液有效地填充到槽部32中。因此，可以用蚀刻溶液润湿槽部32的侧面32b的整体，并且可以有效地去除形成在侧面32b上的波纹S。即，获得去除了波纹S的槽部33。通过去除波纹S，可以消除槽部中的结构薄弱点。
此外，通过在第三工序中进行各向异性蚀刻，可以使侧面32b的蚀刻速率在槽部32的开口侧和底面侧之间基本均匀。因此，可以抑制诸如槽部32的开口侧上的宽度以锥形形状变宽之类的问题的发生。因此，根据上述用于制造半导体基板的方法，可以制造具有高度可靠的槽部33的基板30。即，可以在基板30的主面31上形成保持适当的形状同时被适当地去除了波纹S的槽部33。
根据上述镶嵌配线结构的制造方法(第一工序至第八工序)，在适当地去除了波纹S的槽部33的内面上形成绝缘层40和金属层50。因此，能够抑制上述空隙或裂纹的发生，从而可以获得可靠性高的镶嵌配线结构100。即，形成可靠性高的槽部33，其结果，能够提高形成在槽部33中的镶嵌配线结构100的可靠性。
此外，在上述制造镶嵌配线结构的方法中，如图5所示，基板30的主面31沿着(100)面，在第一工序中，沿着(110)方向(在本实施方式中为X轴方向或Y轴方向)延伸的槽部33(第一槽部133或第二槽部233)被形成。根据上述结构，形成沿着(100)面的底面33a和沿着(110)面的侧面33b。此外，通过利用取决于面取向的蚀刻速率的差异，可以在底面33a和侧面33b之间形成倾斜面33c，倾斜面33c沿着(111)面的同时相对于底面33a和侧面33b倾斜。形成倾斜面33c时的底面33a与侧面33b之间的角部的角度(即，底面33a与倾斜面33c所形成的角度或侧面33b与倾斜面33c所形成的角度)大于未形成倾斜面33c时角部的角度(即，底面33a和侧面33b形成的角度)。在本实施方式中，底面33a与倾斜面33c所成的角度约为125.3度，侧面33b与倾斜面33c所成的角度约为144.7度。另一方面，在未形成倾斜面33c的情况下，角部的角度(即，底面与侧面所成的角度)为约90度。即，通过形成倾斜面33c，形成了比未形成倾斜面33c时更圆的角部(即，逐渐地平缓弯曲的角部)。根据该角部，可以使绝缘层40的裂纹在该角部难以产生。因此，根据上述结构，可以获得可靠性更高的镶嵌配线结构100。即，通过形成可靠性更高的槽部33，能够进一步提高形成在槽部33中的镶嵌配线结构100的可靠性。
如上所述，在上述基板30(即，通过第一工序至第三工序制造的半导体基板)中，底面33a与侧面33b之间的角部的角度大于未形成倾斜面33c时的角部的角度。即，通过倾斜面33c，形成了比未形成倾斜面33c时更圆的角部(即，逐渐地平缓弯曲的角部)。根据该角部的槽部33，例如在槽部33的内面设置规定的材料层(在本实施方式中为绝缘层40)的情况下，能够抑制在该角部产生该材料层的裂纹。通过上述方法，在基板30中，由于槽部33，可靠性得到提高。此外，通过利用取决于面取向的蚀刻速率的差异，可以相对容易地获得基板30。
通过在具有上述的底面33a、侧面33b及倾斜面33c的槽部33中埋入配线部60等形成上述镶嵌配线结构100。因此，在槽部33的角部，抑制了绝缘层40的裂纹。因而，在镶嵌配线结构100中，由于槽部33可靠性得到提高。
此外，在镶嵌配线结构100中，底面33a是沿着(100)面的面，侧面33b是沿着(110)面的表面，倾斜面33c是沿着(111)面的面。根据上述构造，通过利用取决于面取向的蚀刻速率的差异，可以容易地获得具有上述效果的镶嵌配线结构100。
图11是示意性地示出镶嵌配线结构100的角落部分(即，第一槽部133和第二槽部233相交的外侧角落部分)的立体图。图11示出了形成镶嵌配线结构100之前的状态(即，在将配线部60等埋入第一槽部133和第二槽部233之前的状态)。如图11中所示，在第一槽部133和第二槽部233相交的角落处，第一槽部133和第二槽部233共享底面33a。即，第一槽部133的底面33a和第二槽部233的底面33a在角落处是连续的。
第一槽部133具有第一侧面133b和第一倾斜面133c。第一倾斜面133c在底面33a和第一侧面133b之间与底面33a和第一侧面133b连接，并且相对于底面33a和第一侧面133b倾斜。如上所述，在本实施方式中，底面33a沿着(100)面，第一侧面133b沿着(110)面，并且第一倾斜面133c沿着(111)面。因此，底面33a与第一倾斜面133c所成的角度约为125.3度，第一侧面133b与第一倾斜面133c所成的角度约为144.7度。
第二槽部233具有第二侧面233b和第二倾斜面233c。第二倾斜面233c在底面33a和第二侧面233b之间与底面33a和第二侧面233b连接，并且相对于底面33a和第二侧面233b倾斜。如上所述，在本实施方式中，底面33a沿着(100)面，第二侧面233b沿着(110)面，第二倾斜面233c沿着(111)面。因此，底面33a与第二倾斜面233c所成的角度约为125.3度，第二侧面233b与第二倾斜面233c所成的角度约为144.7度。
在第一侧面133b与第二侧面233b之间以及第一倾斜面133c与第二倾斜面233c之间形成有中间面35。中间面35连接到第一侧面133b，第二侧面233b，第一倾斜面133c，第二倾斜面233c和底面33a。中间面35沿着与垂直于主面31的方向(X轴方向)平行的(100)面(见图5)。通过取决于表面取向的蚀刻速率的差异来形成中间面35。具体地，由于(100)面的蚀刻速率比(110)面的蚀刻速率慢，所以可以获得作为(100)面的中间面35露出的形状。此外，由中间面35和第一侧面133b形成的角度以及由中间面35和第二侧面233b形成的角度均为钝角。具体地，所有上述角度均为大约135度。此外，中间面35可以是如图11所示的平坦面，并且中间面35在第一侧面133b和第二侧面233b之间的部分可以相对于中间面35的第一倾斜面133c和第二倾斜面233c之间的部分倾斜。此外，中间面35不一定必须与底面33a形成直角，也可以相对于底面33a倾斜。
根据上述结构，第一槽部133和第二槽部233相交的角落(即，从垂直于主面31的方向(图5中的X轴方向)观察时的角落)的角度(即，由中间面35和第一侧面133b形成的角度或由中间面35和第二侧面233b形成的角度)，比未形成中间面35时该角落的角度(即，由第一侧面133b和第二侧面233b形成的角度)大。在本实施方式中，形成中间面35时角落的角度(即，由中间面35和第一侧面133b形成的角度，或由中间面35和第二侧面233b形成的角度)是大约135度，未形成中间面35时的角落的角度是大约90度。即，通过形成中间面35，形成了比未形成中间面35时更圆的角落(即，逐步弯曲的角落)。根据上述的角落，可以有效地减小在对基板30施加振动等情况下作用在角落处的配线部60上的应力。因此，根据上述结构，能够得到可靠性进一步提高的镶嵌配线结构100。特别地，当如本实施方式中将镶嵌配线结构100应用于镜装置1时，由于第一可动部3或第二可动部4的摆动会造成基板30上频繁地被施加振动，上述角落的结构(即，形成中间面35的结构)是尤其有效的。
在镶嵌配线结构100中，绝缘层40具有设置在槽部33的内面上的第一部分41和与第一部分41一体成形并设置在主面31上的第二部分42，设置覆盖层70使其覆盖绝缘层40的第二部分42、金属层50的端部51和配线部60。因此，例如，与绝缘层40仅具有第一部分41的情况相比，可以减少应力可能集中的位置的数量。即，当绝缘层40仅具有第一部分41时，绝缘层40的端部位于主面31与槽部33之间的边界部分附近，并与主面31和覆盖层70接触。在这种情况下，基板30，绝缘层40的该端部，金属层50的端部51，配线部60和覆盖层70在彼此靠近的位置处接触。在上述位置容易发生应力集中。另一方面，在镶嵌配线结构100中，由于在主面31与槽部33之间的边界部分附近不存在绝缘层40的端部，因此可以减少应力集中的位置。此外，金属层50的端部51延伸以与覆盖层70接触。如果端部51没有到达覆盖层70并且停留在低于配线部60的表面60a的位置，则在配线部60的从金属层50露出的部分中可能会出现空隙。相对于此，在镶嵌配线结构100中，可以抑制这种空隙的产生，并且可以抑制由于空隙引起的覆盖层70的剥离。此外，绝缘层40上的第一部分41和第二部分42之间的边界部分43的在基板30的相反侧上的表面43a包括倾斜面43b，并且金属层50的端部51进入到覆盖层70和倾斜面43b之间。然后在端部51处，沿着覆盖层70的第一表面51a和沿着倾斜面43b的第二表面51b形成锐角。因此，可以防止应力集中作用在覆盖层70上。如上所述，在镶嵌配线结构100中，可靠性增强。
在镶嵌配线结构100中，覆盖层70的厚度T1比绝缘层40的厚度T2厚。因此，能够提高覆盖层70的强度，并且能够进一步提高可靠性。
在镶嵌配线结构100中，覆盖层70的与端部51的第一表面51a接触的部分和绝缘层40的与端部51的第二表面51b接触的部分(构成边界部分43的第二层45)由彼此相同的材料制成。结果，能够在覆盖层70与金属层50的端部51之间的接触部分附近提高覆盖层70和绝缘层40之间的接合强度，并且能够进一步提高可靠性。
在镶嵌配线结构100中，绝缘层40具有由氧化膜制成的第一层44和由氮化膜制成的设置于第一层44上的第二层45。因此，可以容易地在由氧化膜制成的第一层44上形成倾斜形状，从而可以易于倾斜面43b的形成。
在镶嵌配线结构100中，倾斜面43b弯曲成凸状。因此，能够更可靠地抑制应力集中在覆盖层70上。
在镶嵌配线结构100中，金属层50的端部51上与第二表面51b相反侧的第三表面51c是倾斜的，并且配线部60的一部分61进入覆盖层70和第三表面51c之间。因此，通过配线部60能够挤压金属层50的端部51，并且可以减小从金属层50作用在覆盖层70上的应力。另外，由于配线部60的一部分61在与主面31垂直的方向A1上的厚度变薄，因此能够减小从配线部60作用在覆盖层70上的应力。
在镶嵌配线结构100中，金属层50的端部51的在平行于主面31的方向A2上的厚度比金属层50的除端部51以外的部分的厚度厚。因此，能够增加金属层50的端部51与覆盖层70之间的接触面积，并且可以更优选地分散由金属层50作用在覆盖层70上的应力。
在镶嵌配线结构100中，金属层50的端部51的在平行于主面31的方向A2上的厚度随着其接近端部51的前端而逐渐增加。因此，能够进一步增加金属层50的端部51和覆盖层70之间的接触面积，并且能够更优选地分散从金属层50作用在覆盖层70上的应力。
在镶嵌配线结构100中，槽部33以螺旋形状延伸。即使当槽部33以该方式以螺旋形状延伸时，也可以获得高可靠性。
在镶嵌配线结构100中，槽部33中彼此相邻的部分34之间的距离B可以小于槽部33的宽度W。因此，能够减小配线间距(间隔)，并且能够达到省空间化的效果。
在镶嵌配线结构100中，槽部33的宽度W小于槽部33的深度D。因此，能够达到省空间化及配线的低电阻化的效果。
在镶嵌配线结构100中，主面31的垂直方向A1上的槽部33的底面33a和基板30上的与主面31相反侧的相反面(第一硅层81的表面81a)之间的距离L大于槽部33的深度D。因此，能够提高基板30的强度，并且能够进一步提高可靠性。
[变形例]
在上文中，虽然已经对本公开的优选实施方式进行了详细说明，但是本公开不限于以上实施方式。各结构的材料和形状不限于上述示例。在以上实施方式中，虽然已经对应用于镜装置1的镶嵌配线结构100进行了说明，但是镶嵌配线结构100可以应用于除镜装置1以外的装置。另外，在上述实施方式中，示出了能够在绕双轴(第一轴线X1和第二轴线X2)旋转的双轴型镜装置1，但是，镶嵌配线结构100也可以应用于绕单轴旋转的单轴型镜装置。
在上述半导体基板的制造方法中(第一工序至第三工序)，虽然为了制造镶嵌配线结构100，形成了沿着主面31的方向延伸的沟槽形槽部32和33，但是在第一工序和第三工序中，也可以形成具有圆形横截面的通孔形状的凹部等。在这种情况下，也可以在第三工序中通过湿法蚀刻适当地去除在第一工序中形成在凹部的侧面上的波纹。此外，可以在执行第三工序之后去除凹部的底面。例如，可以通过从第二硅层82的与绝缘层83相反侧的面开始进行抛光等过程，去除凹部的底面，并且形成贯通孔。这种贯通孔可以用于例如埋入贯通电极(金属)。此外，当形成这样的贯通孔时，可以通过抛光去除在第三工序中形成的倾斜面，并且可以获得具有相同宽度并且笔直延伸并且没有波纹的贯通孔。
在上述实施方式中，使用了定向平面OF为(110)面的SOI晶圆SW。因此，为了使槽部33的侧面33b沿着(110)面，在沿着定向平面OF的X轴方向或与定向平面OF垂直的Y轴方向上形成槽部33。然而，用于制造基板30的SOI晶圆不限于上述SOI晶圆SW。例如，当使用定向平面OF为(100)面的SOI晶圆时，该SOI晶圆的面取向与图5所示的面取向相反。即，图5所示的(100)面是(110)面，图5所示的(110)面是(100)面。在这种情况下，通过沿着相对于X轴方向和Y轴方向倾斜45度的方向形成槽部，可以形成侧面沿着(110)面的槽部。即，即使使用面取向与上述SOI晶圆SW不同的SOI晶圆，也可以通过调整槽部的设计(延伸方向)来形成具有与上述的槽部33相同的结构的槽。此外，在SOI晶圆SW中，第一硅层81的晶体取向和第二硅层82的晶体取向不必必须一致。
此外，可以如图12所示的第一变形例那样配置镶嵌配线结构100。在第一变形例中，当从配线部60的延伸方向观察时，基板30上的主面31与槽部33之间的边界部分上可以设置边界面36，边界面36相对于垂直于主面31的方向A1向外侧倾斜。边界面36例如是平坦面。由于绝缘层40的边界部分43设置在边界面36上，因此沿着边界面36延伸并且相对于垂直于主面31的方向A1向外侧倾斜。边界部分43的倾斜面43b和金属层50的端部51的第二表面51b是平行于边界面36的平坦面。端部51的第三表面51c也是相对于方向A1向外侧倾斜的平坦面。第三表面51c相对于方向A1的倾斜角度比第二表面51b相对于方向A1的倾斜角度平缓。因此，平行于主面31的方向A2上端部51的厚度随着其接近端部51的前端而逐渐增加。
在制造第一变形的镶嵌配线结构100时，例如，通过使用非Bosch工艺和Bosch工艺的反应性离子蚀刻来形成槽部33。因此，当形成槽部33时，在基板30上的主面31与槽部33之间的边界部分处形成边界面36。通过组合非Bosch工艺和Bosch工艺，能够提高可靠性。
通过第一变形例，也可以与上述实施方式同样地提高可靠性。另外，由于在基板30上的主面31与槽部33的边界部分设置有边界面36，因此能够容易地形成倾斜面43b。同样在第一变形例中，槽部33的多个部分34之间的距离B可以小于槽部33的宽度W。在第一变形例的情况下，间隔B为多个部分34上的除边界面36以外的内面之间的距离(换言之，槽部33内面上沿着与主面31垂直的方向A1延伸的部分的距离)。
此外，可以如图13所示的第二变形例那样配置镶嵌配线结构100。在第二变形例中，相对于绝缘层40的第二部分42的表面42a，配线部60的表面60a位于槽部33的底面33a侧。金属层50的端部51的第三表面51c被覆盖层70中的表面60a上的部分与表面42a上的部分的边界部分71覆盖。边界部分71沿着第三表面51c延伸，并且相对于垂直于主面31的方向A1向外侧倾斜。在制造第二变形例的镶嵌配线结构100时，例如，通过调整在第七工序中的化学机械抛光的浆液，来增加配线部60的凹量(dishing量)(去除配线部60的量)。因此，能够形成具有如图13所示的形状的配线部60。
通过第二变形例，也可以与上述实施方式同样地提高可靠性。此外，表面60a相对于表面42a位于槽部33的底面33a一侧。因此，能够进一步减少应力可能集中的位置的数量。此外，由于端部51的第三表面51c被边界部分71覆盖，所以能够进一步增加金属层50的端部51与覆盖层70之间的接触面积，并且能够更优选地分散由金属层50作用到覆盖层70上的应力。
也可以如图14(a)所示的第三变形例那样配置镶嵌配线结构100。在第三变形例中，与第二变形例同样地，配线部60的表面60a相对于绝缘层40的第二部分42的表面42a，位于槽部33的底面33a侧。此外，金属层50的端部51的第三表面51c被覆盖层70的边界部分71覆盖。在第三变形例中，覆盖层70的厚度T1大于在垂直于主面31的方向A1上的表面60a和表面42a之间的距离H。通过第三变形例，也可以与上述实施方式同样地提高可靠性。此外，由于覆盖层70的厚度T1大于在垂直于主面31的方向A1上的表面60a和表面42a之间的距离H，所以可以进一步提高覆盖层70的强度。
也可以如图14(b)所示的第四变形例那样配置镶嵌配线结构100。在第四变形例中，与第二变形例同样地，配线部60的表面60a相对于绝缘层40的第二部分42的表面42a，位于槽部33的底面33a侧。此外，金属层50的端部51的第三表面51c被覆盖层70的边界部分71覆盖。在第四变形例中，覆盖层70的厚度T1小于在垂直于主面31的方向A1上的表面60a和表面42a之间的距离H。通过第四变形例，也可以与上述实施方式同样地提高可靠性。此外，由于覆盖层70的厚度T1小于在垂直于主面31的方向A1上的表面60a和表面42a之间的距离H，所以能够使方向A1上的配线部60的厚度变薄，因此，能够进一步减小从配线部60施加在覆盖层上的应力。
金属层50的端部51的第三表面51c可以沿着第二表面51b延伸。例如，第三表面51c的倾斜的程度(倾斜角)可以与第二表面51b的倾斜的程度(倾斜角)相同。第三表面51c和第二表面51b可以彼此平行地延伸。第二部分42可以由第一层44和第二层45构成。在这种情况下，可以进一步减少应力易于集中的位置的数量。当覆盖层70由与绝缘层40的第二层45相同的材料制成时，由于接合相同材料的部分的面积变大，从而可以提高粘附性。绝缘层40可以由单层组成。绝缘层40例如可以由由氧化膜制成的单一的层构成。在这种情况下，覆盖层70可以由氧化膜构成。当从配线部60的延伸方向观察时，第一表面51a和第二表面51b可以被连接为使得它们的曲率彼此连续。镶嵌配线结构100可以应用于除致动装置以外的构造。
符号的说明
30…基板(半导体基板)；31…主面；32，33…槽部；32a，33a…底面；32b，33b…侧面；33…槽部(凹部)；33c…倾斜面；35…中间表面；40…绝缘层；41…第一部分；42…第二部分；50…金属层；51…端部；60…配线部；70…覆盖层；100…镶嵌配线结构；133…第一槽部；133b…第一侧面；133c…第一倾斜面；233…第二槽部；233b…第二侧面；233c…第二倾斜面；S…波纹。

Claims (7)

1.一种半导体基板的制造方法，其特征在于，
包含：
第一工序，通过对半导体基板的主面实施包括各向同性蚀刻的处理来形成具有底面和侧面的凹部，所述侧面上形成有波纹；
第二工序，执行对所述凹部的所述侧面进行的亲水化处理及对所述凹部进行的脱气处理中的至少一者；以及
第三工序，在所述凹部的所述底面存在的状态下，通过进行各向异性的湿法蚀刻，去除在所述凹部的所述侧面形成的所述波纹，并使所述侧面平坦化。
2.一种镶嵌配线结构的制造方法，其特征在于，
包含：
权利要求1所述的半导体基板的制造方法中的所述第一工序、所述第二工序和所述第三工序，且在第一工序中，作为所述凹部形成沿着所述半导体基板的所述主面延伸的槽部；
第四工序，在所述第三工序之后，形成具有设置在所述槽部的内面上的第一部分和与所述第一部分一体成形并设置在所述主面上的第二部分的绝缘层；
第五工序，在所述绝缘层的所述第一部分和所述第二部分上形成金属层；
第六工序，在埋入所述槽部内的所述金属层上形成配线部；
第七工序，使所述绝缘层的所述第二部分露出，去除所述第二部分上的所述金属层和所述配线部；以及
第八工序，在所述第七工序之后，以覆盖所述绝缘层的所述第二部分、所述金属层的端部、及所述配线部的方式形成覆盖层。
3.根据权利要求2所述的镶嵌配线结构的制造方法，其特征在于，
所述半导体基板的所述主面沿着(100)面，
在所述第一工序中，形成在沿着(110)面的方向上延伸的所述槽部。
4.一种半导体基板，其特征在于，
具备：设置有凹部的主面，
所述凹部具有底面、侧面和倾斜面，
所述倾斜面在所述底面和所述侧面之间与所述底面和所述侧面连接，并且以与所述底面和所述侧面形成钝角的方式相对于所述底面和所述侧面倾斜，
所述底面的面取向、所述侧面的面取向和所述倾斜面的面取向彼此不同。
5.一种镶嵌配线结构，其特征在于，
具备：权利要求4所述的半导体基板、绝缘层、金属层、配线部和覆盖层，
所述凹部是沿着所述主面延伸的槽部，
所述绝缘层具有设置在所述槽部的内面上的第一部分以及与第一部分一体成形并设置在所述主面上的第二部分，
所述金属层被设置在所述绝缘层的所述第一部分上，
所述配线部，形成在埋入所述槽部内的所述金属层上，
所述覆盖层以覆盖所述绝缘层的所述第二部分、所述金属层的端部和所述配线部的方式设置。
6.根据权利要求5所述的镶嵌配线结构，其特征在于，
所述底面是沿着(100)面的面，
所述侧面是沿着(110)面的面，
所述倾斜面是沿着(111)面的面。
7.根据权利要求5或6所述的镶嵌配线结构，其特征在于，
所述凹部具有在沿着所述主面的第一方向上延伸的第一槽部和与所述第一槽部共享所述底面且在第二方向上延伸的第二槽部，所述第二方向是沿着与所述第一方向相交的所述主面的方向，
所述第一槽部具有第一侧面，和在所述底面及所述第一侧面之间与所述底面及所述第一侧面相连接并且相对于所述底面及所述第一侧面倾斜的第一倾斜面，
所述第二槽部具有第二侧面，和在所述底面及所述第二侧面之间与所述底面及所述第二侧面相连接并且相对于所述底面及所述第二侧面倾斜的第二倾斜面，
在所述第一侧面和所述第二侧面之间、及所述第一倾斜面和所述第二倾斜面之间形成有中间面，
所述中间面与所述第一侧面、所述第二侧面、所述第一倾斜面、所述第二倾斜面及所述底面相连接，
所述中间面与所述第一侧面及所述第二侧面分别形成的角度为钝角。
CN201980071653.XA 2018-10-31 2019-10-30 半导体基板的制造方法、镶嵌配线结构的制造方法、半导体基板和镶嵌配线结构 Pending CN112930586A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018205351 2018-10-31
JP2018-205351 2018-10-31
JP2019179964 2019-09-30
JP2019-179964 2019-09-30
PCT/JP2019/042668 WO2020090930A1 (ja) 2018-10-31 2019-10-30 半導体基板の製造方法、ダマシン配線構造の製造方法、半導体基板、及びダマシン配線構造

Publications (1)

Publication Number Publication Date
CN112930586A true CN112930586A (zh) 2021-06-08

Family

ID=70463840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980071653.XA Pending CN112930586A (zh) 2018-10-31 2019-10-30 半导体基板的制造方法、镶嵌配线结构的制造方法、半导体基板和镶嵌配线结构

Country Status (5)

Country Link
US (1) US20210403320A1 (zh)
EP (1) EP3876266A4 (zh)
KR (1) KR20210084523A (zh)
CN (1) CN112930586A (zh)
WO (1) WO2020090930A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067874B2 (en) * 1994-02-04 2006-06-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including trench with at least one of an edge of an opening and a bottom surface being round
JP2012212797A (ja) * 2011-03-31 2012-11-01 Dainippon Printing Co Ltd 半導体装置の製造方法
US20140087562A1 (en) * 2012-09-21 2014-03-27 Canon Kabushiki Kaisha Method for processing silicon substrate and method for producing charged-particle beam lens
WO2018159077A1 (ja) * 2017-02-28 2018-09-07 浜松ホトニクス株式会社 光モジュール及び測距装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060624B2 (en) * 2003-08-13 2006-06-13 International Business Machines Corporation Deep filled vias
US7563714B2 (en) * 2006-01-13 2009-07-21 International Business Machines Corporation Low resistance and inductance backside through vias and methods of fabricating same
US7372071B2 (en) 2006-04-06 2008-05-13 Xerox Corporation Functionalized heteroacenes and electronic devices generated therefrom
JP4812512B2 (ja) 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP5143382B2 (ja) 2006-07-27 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
KR100852729B1 (ko) 2006-09-12 2008-08-19 이너비트 주식회사 데이타 압축 관리장치
JP5916105B2 (ja) 2012-03-27 2016-05-11 国立大学法人九州工業大学 半導体装置の製造方法
JP6093929B2 (ja) 2012-07-04 2017-03-15 サムコ株式会社 高アスペクト比の凹凸構造を有するシリコン基板の製造方法
US9159574B2 (en) * 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
WO2017150628A1 (ja) * 2016-03-02 2017-09-08 国立研究開発法人産業技術総合研究所 微細立体構造形成方法、及び微細立体構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067874B2 (en) * 1994-02-04 2006-06-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including trench with at least one of an edge of an opening and a bottom surface being round
JP2012212797A (ja) * 2011-03-31 2012-11-01 Dainippon Printing Co Ltd 半導体装置の製造方法
US20140087562A1 (en) * 2012-09-21 2014-03-27 Canon Kabushiki Kaisha Method for processing silicon substrate and method for producing charged-particle beam lens
WO2018159077A1 (ja) * 2017-02-28 2018-09-07 浜松ホトニクス株式会社 光モジュール及び測距装置

Also Published As

Publication number Publication date
EP3876266A4 (en) 2022-08-17
WO2020090930A1 (ja) 2020-05-07
EP3876266A1 (en) 2021-09-08
JPWO2020090930A1 (ja) 2021-09-30
US20210403320A1 (en) 2021-12-30
KR20210084523A (ko) 2021-07-07

Similar Documents

Publication Publication Date Title
US8704355B2 (en) Semiconductor device comprising through-electrode interconnect
TWI596704B (zh) 三維積體電路方法及裝置
US7642173B2 (en) Three-dimensional face-to-face integration assembly
US5567981A (en) Bonding pad structure having an interposed rigid layer
CN102208438B (zh) 近乎无衬底的复合功率半导体器件及其方法
JP5797873B2 (ja) 熱的および機械的特性が改善されたボンド・パッドを有する集積回路
JP2001351920A (ja) 半導体装置およびその製造方法
US20150145144A1 (en) Use of a conformal coating elastic cushion to reduce through silicon vias (tsv) stress in 3-dimensional integration
US20050269665A1 (en) Three dimensional integrated circuits
WO2010035375A1 (ja) 半導体装置及びその製造方法
JP2002025948A (ja) ウエハーの分割方法、半導体デバイス、および半導体デバイスの製造方法
US6107179A (en) Integrated flexible interconnection
CN112563241B (zh) 半导体装置
CN112930586A (zh) 半导体基板的制造方法、镶嵌配线结构的制造方法、半导体基板和镶嵌配线结构
JP2009021433A (ja) 配線基板及びその製造方法
JP7506604B2 (ja) 半導体基板の製造方法、ダマシン配線構造の製造方法、半導体基板、及びダマシン配線構造
JP7431746B2 (ja) ダマシン配線構造、アクチュエータ装置、及びダマシン配線構造の製造方法
JP2008098225A (ja) 半導体装置
TWI841894B (zh) 半導體裝置及其製造方法
EP0961319A2 (en) Integrated flexible interconnection
JP2008053429A (ja) 半導体装置
CN111081553A (zh) 一种半隐埋微凸点结构及其制备方法
JP2008047805A (ja) 半導体素子、半導体装置、および、素子製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination