CN112928031A - 一种用于智能功率模块的封装基板及其制备方法 - Google Patents
一种用于智能功率模块的封装基板及其制备方法 Download PDFInfo
- Publication number
- CN112928031A CN112928031A CN202110227954.6A CN202110227954A CN112928031A CN 112928031 A CN112928031 A CN 112928031A CN 202110227954 A CN202110227954 A CN 202110227954A CN 112928031 A CN112928031 A CN 112928031A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- opening
- organic
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 81
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 27
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 140
- 239000002184 metal Substances 0.000 claims abstract description 140
- 239000003990 capacitor Substances 0.000 claims abstract description 77
- 239000004020 conductor Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 57
- 230000008569 process Effects 0.000 claims description 41
- 239000010408 film Substances 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000005229 chemical vapour deposition Methods 0.000 claims description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229920000123 polythiophene Polymers 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 5
- 238000001721 transfer moulding Methods 0.000 claims description 5
- 239000004925 Acrylic resin Substances 0.000 claims description 4
- 229920000178 Acrylic resin Polymers 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims description 4
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 claims description 4
- 229910000410 antimony oxide Inorganic materials 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 4
- 238000000748 compression moulding Methods 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 238000003475 lamination Methods 0.000 claims description 4
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 4
- VTRUBDSFZJNXHI-UHFFFAOYSA-N oxoantimony Chemical compound [Sb]=O VTRUBDSFZJNXHI-UHFFFAOYSA-N 0.000 claims description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 239000004033 plastic Substances 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229920003253 poly(benzobisoxazole) Polymers 0.000 claims description 4
- 229920001197 polyacetylene Polymers 0.000 claims description 4
- 229920000767 polyaniline Polymers 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 4
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 229920000128 polypyrrole Polymers 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 4
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 4
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229920002050 silicone resin Polymers 0.000 claims description 4
- 238000005507 spraying Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 257
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 16
- 239000010949 copper Substances 0.000 description 16
- 238000009713 electroplating Methods 0.000 description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229920000144 PEDOT:PSS Polymers 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明涉及一种用于智能功率模块的封装基板的制备方法，该方法包括以下步骤：在承载基板上形成第一重新布线层，在所述第一重新布线层上形成交替堆叠设置的有机介电层和无机介电层，接着形成第一开孔和第二开孔，接着在所述第一开孔中形成电容下电极层、电容介质层、第一金属导电薄膜以及第一金属凸块，在所述第二开孔中形成第二金属凸块，接着在所述第一开孔中形成第一有机导电体并在所述第二开孔中形成第二有机导电体，其中，所述第一金属导电薄膜、第一金属凸块以及第一有机导电体组成电容上电极层，所述第二金属凸块和所述第二有机导电体组成导电通孔；接着形成第二重新布线层。
Description
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种用于智能功率模块的封装基板及其制备方法。
背景技术
随着半导体制造的不断发展，随着半导体芯片的功能不断复杂化，使得半导体元件的集成度越来越高，而随着半导体元件的高集成化，相应的半导体封装的引脚的数量也相应的增加，而由于引脚的数量和电路布线的密集化，容易导致半导体封装的功能受到影响。因此，一般为了消除引脚的数量和电路布线的密集化对封装结构的功能受到影响，需要在半导体封装结构中设置被动元件，如电阻器件、电容器件和/或电感器件，以稳定电路，以使得所述半导体封装结构稳定工作。在现有的封装工艺中，一方面通过将电容元件利用表面贴装技术而贴装在封装基板上；另一方面则是通过将电容元件置于封装基板内部，进而实现半导体封装的小型化。如何进一步改进半导体封装的制备方法，以使得电容元件和封装基板在同一制程中完成制造，进而将其应用于智能功率模块，进而提高智能功率模块的稳定性，这引起了人们的热切关注。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种用于智能功率模块的封装基板及其制备方法。
为实现上述目的，本发明提出的一种用于智能功率模块的封装基板的制备方法，包括以下步骤：
(1)提供一承载基板，接着在所述承载基板上形成第一重新布线层。
(2)接着在所述第一重新布线层上形成第一有机介电层，接着在所述第一有机介电层上形成第一无机介电层，接着在所述第一无机介电层上形成第二有机介电层，接着在所述第二有机介电层上形成第二无机介电层，接着在所述第二无机介电层上形成第三有机介电层，接着在所述第三有机介电层上形成第三无机介电层，接着在所述第三无机介电层上形成第四有机介电层，其中第一有机介电层的厚度大于所述第二有机介电层的厚度，第二有机介电层的厚度大于所述第三有机介电层的厚度，所述第四有机介电层的厚度大于所述第三有机介电层的厚度，所述第一无机介电层的厚度小于所述第二无机介电层的厚度，所述第二无机介电层的厚度大于所述第三无机介电层的厚度。
(3)接着在层叠的有机介电层和无机介电层中形成第一开孔和第二开孔，所述第一开孔和所述第二开孔均暴露所述第一重新布线层，接着在所述第一开孔中形成电容下电极层，所述电容下电极层与所述第一重新布线层电连接。
(4)接着在所述电容下电极层上形成电容介质层，接着在所述电容介质层上形成第一金属导电薄膜。
(5)接着在所述第一开孔中的所述第一金属导电薄膜上形成第一金属凸块，所述第一金属凸块的高度小于所述第一开孔的高度，所述第一金属导电薄膜与所述第一金属凸块之间存在间隙，在形成第一金属凸块的同时在所述第二开孔中形成第二金属凸块，所述第二开孔的侧壁与所述第二金属凸块之间存在间隙。
(6)接着沉积有机导电材料以填满所述第一开孔和所述第二开孔，以在所述第一开孔中形成第一有机导电体并在所述第二开孔中形成第二有机导电体，其中，所述第一金属导电薄膜、第一金属凸块以及第一有机导电体组成电容上电极层，所述第二金属凸块和所述第二有机导电体组成导电通孔。
(7)接着在所述第四有机介电层上形成第二重新布线层，所述第二重新布线层与所述电容上电极层和所述导电通孔分别电连接，且所述第一金属凸块和所述第二金属凸块均不直接接触所述第二重新布线层。
根据本发明的一个实施方式，在所述步骤(1)中，所述承载基板为半导体基板、玻璃基板、陶瓷基板或塑料基板，在所述承载基板上沉积一感光性粘结层，接着在所述感光性粘结层上形成所述第一重新布线层，所述第一重新布线层包括多层图形化的介电层和多层图形化的金属线路层。
根据本发明的一个实施方式，在所述步骤(2)中，所述第一、第二、第三、第四有机介电层包括环氧树脂、丙烯酸树脂、聚酰亚胺、PET、PBO、硅树脂中的一种或多种，所述所述第一、第二、第三、第四有机介电层通过印刷、旋涂、滴涂、喷涂、压缩模塑、转移模塑或真空层压的工艺形成，所述第一、第二、第三无机介电层包括氧化硅、氮化硅、氮氧化硅、氧化铝、碳化硅中的一种或多种，所述第一、第二、第三无机介电层通过化学气相沉积或原子层沉积形成。
根据本发明的一个实施方式，进一步的，所述第一有机介电层的厚度为10-50微米，所述第二有机介电层的厚度为5-20微米，所述第三有机介电层的厚度为1-10微米，所述第四有机介电层的厚度为10-30微米，所述第一无机介电层的厚度为1-8微米，所述第二无机介电层的厚度为5-15微米，所述第三无机介电层的厚度为500纳米-5微米。
根据本发明的一个实施方式，在所述步骤(3)中，通过激光开孔工艺或机械切割工艺以形成所述第一、第二开孔，所述第一开孔的孔径大于所述第二开孔的孔径，所述电容下电极层包括钛、氮化钛、钨、硅化钛、硅化镍、硅氮化钛中的一种或多种，所述电容下电极层通过物理气相沉积或化学气相沉积形成。
根据本发明的一个实施方式，在所述步骤(4)中，所述电容介质层包括氧化铝、氮化硅、氧化锆、氧化铪、氧化钌、氧化锑中的一种或多种，所述电容介质层通过化学气相沉积工艺或原子层沉积工艺形成，所述第一金属导电薄膜包括钨、钛、镍、铂中的一种或多种。
根据本发明的一个实施方式，在所述步骤(5)中，沉积所述电容下电极层和所述电容介质层之后的所述第一开孔的孔径与所述第二开孔的孔径相同，进而使得后续形成的所述第一金属凸块的尺寸和所述第二金属凸块的尺寸相同。
根据本发明的一个实施方式，在所述步骤(6)中，所述第一有机导电体和所述第二有机导电体的材料包括聚乙炔、聚吡咯、聚噻吩和聚苯胺中的一种或多种。
本发明还提出一种用于智能功率模块的封装基板，其采用上述制备方法形成的。
本发明的有益效果在于：
在本发明的用于智能功率模块的封装基板的制备过程中，通过设置有机介电层/无机介电层交替层叠结构，且优化各有机介电层和各无机介电层的大小关系，进而可以提高整个封装基板的稳固性。同时形成第一开孔和第二开孔，进而在第一开孔中形成电容结构，而在第二开孔中形成导电通孔，进而丰富封装基板的功能。其中，所述电容结构的形成过程中，通过设置所述第一金属导电薄膜、第一金属凸块以及第一有机导电体组成电容上电极层，所述第二金属凸块和所述第二有机导电体组成导电通孔，且所述第一金属凸块和所述第二金属凸块均不直接接触所述第二重新布线层，使得该封装基板能够适应环境温度的变化，且该电容上电极层和导电通孔具有柔性，进而利用封装基板形成智能功率模块时，便于在该封装基板上设置芯片，且不会造成封装基板损伤。同时，通过设置沉积所述电容下电极层和所述电容介质层之后的所述第一开孔的孔径与所述第二开孔的孔径相同，进而使得后续形成的所述第一金属凸块的尺寸和所述第二金属凸块的尺寸相同，提高了封装基板的制造效率，简化了封装基板的制造难度，简化了制造工序，节约制造成本。
附图说明
图1-图7为本发明的用于智能功率模块的封装基板的制备过程中的各步骤的剖面示意图。
具体实施方式
要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本公开。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。另外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并
非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述附图中一元件或部件与另一(多个)元件或(多个)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所绘示的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
请参阅图1～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图7所示，本实施例提供一种用于智能功率模块的封装基板的制备方法。
在具体的实施例中，如图1所示，首先进行步骤(1)，提供一承载基板100，接着在所述承载基板100上形成第一重新布线层101。
在具体的实施例中，在所述步骤(1)中，所述承载基板100为半导体基板、玻璃基板、陶瓷基板或塑料基板，在所述承载基板100上沉积一感光性粘结层，接着在所述感光性粘结层上形成所述第一重新布线层，所述第一重新布线层101包括多层图形化的介电层和多层图形化的金属线路层。
在一个具体的实施例中，所述承载基板100可以为半导体基板，接着在所述半导体基板上涂覆一感光性粘结层，接着在所述感光性粘结层上通过PECVD工艺沉积一氮化硅介质层，接着在所述氮化硅介质层上通过电镀工艺形成一金属铜层，然后对所述金属铜层进行图案化处理以形成图案化的金属线路层，接着在所述金属线路层上通过PECVD工艺再沉积一氮化硅介质层，并对其进行图案化，接着在所述氮化硅介质层上通过电镀工艺再形成一金属铜层，然后对所述金属铜层进行图案化处理以形成图案化的金属线路层，接着在所述金属线路层上通过PECVD工艺再沉积一氮化硅介质层，接着对所述氮化硅介质层进行开孔处理以形成暴露所述金属线路层的多个开孔，接着在所述开孔中通过电镀工艺以在所述开孔中填充金属铜，以形成多个金属铜块。
接着如图2所示，接着进行步骤(2)，接着在所述第一重新布线层101上形成第一有机介电层102，接着在所述第一有机介电层102上形成第一无机介电层103，接着在所述第一无机介电层103上形成第二有机介电层104，接着在所述第二有机介电层104上形成第二无机介电层105，接着在所述第二无机介电层105上形成第三有机介电层106，接着在所述第三有机介电层106上形成第三无机介电层107，接着在所述第三无机介电层107上形成第四有机介电层108，其中第一有机介电层102的厚度大于所述第二有机介电层104的厚度，第二有机介电层104的厚度大于所述第三有机介电层106的厚度，所述第四有机介电层108的厚度大于所述第三有机介电层106的厚度，所述第一无机介电层103的厚度小于所述第二无机介电层105的厚度，所述第二无机介电层105的厚度大于所述第三无机介电层107的厚度。
在具体的实施例中，在所述步骤(2)中，所述第一、第二、第三、第四有机介电层包括环氧树脂、丙烯酸树脂、聚酰亚胺、PET、PBO、硅树脂中的一种或多种，所述所述第一、第二、第三、第四有机介电层通过印刷、旋涂、滴涂、喷涂、压缩模塑、转移模塑或真空层压的工艺形成，所述第一、第二、第三无机介电层包括氧化硅、氮化硅、氮氧化硅、氧化铝、碳化硅中的一种或多种，所述第一、第二、第三无机介电层通过化学气相沉积或原子层沉积形成。进一步的，所述第一有机介电层的厚度为10-50微米，所述第二有机介电层的厚度为5-20微米，所述第三有机介电层的厚度为1-10微米，所述第四有机介电层的厚度为10-30微米，所述第一无机介电层的厚度为1-8微米，所述第二无机介电层的厚度为5-15微米，所述第三无机介电层的厚度为500纳米-5微米。
在一个实施例中，通过转移模塑的方式沉积环氧树脂层以分别形成所述第一、第二、第三、第四有机介电层，且通过PECVD工艺沉积氮氧化硅层以分别形成所述第一、第二、第三无机介电层。在优选的实施例中，所述第一有机介电层的厚度为10-20微米，所述第二有机介电层的厚度为5-10微米，所述第三有机介电层的厚度为1-5微米，所述第四有机介电层的厚度为10-20微米，所述第一无机介电层的厚度为1-5微米，所述第二无机介电层的厚度为5-10微米，所述第三无机介电层的厚度为1-3微米。
如图3所示，接着进行步骤(3)，接着在层叠的有机介电层和无机介电层中形成第一开孔109和第二开孔110，所述第一开孔109和所述第二开孔110均暴露所述第一重新布线层，接着在所述第一开孔109中形成电容下电极层111，所述电容下电极层111与所述第一重新布线层101电连接。
在具体的实施例中，在所述步骤(3)中，通过激光开孔工艺或机械切割工艺以形成所述第一、第二开孔109和110，所述第一开孔109的孔径大于所述第二开孔110的孔径，所述电容下电极层111包括钛、氮化钛、钨、硅化钛、硅化镍、硅氮化钛中的一种或多种，所述电容下电极层111通过物理气相沉积或化学气相沉积形成。
在具体的实施例中，通过激光开孔工艺以形成多个第一开孔109和多个第二开孔110，利用掩膜且通过化学气相沉积工艺沉积氮化钛以作为所述电容下电极层111，所述电容下电极层111的厚度可以为50-200纳米，更具体的，所述电容下电极层111的厚度具体为60纳米、70纳米、80纳米、90纳米、100纳米、120纳米、140纳米、160纳米或180纳米。
接着如图4所示，接着进行步骤(4)，接着在所述电容下电极层111上形成电容介质层112，接着在所述电容介质层112上形成第一金属导电薄膜113。
在具体的实施例中，在所述步骤(4)中，所述电容介质层112包括氧化铝、氮化硅、氧化锆、氧化铪、氧化钌、氧化锑中的一种或多种，所述电容介质层112通过化学气相沉积工艺或原子层沉积工艺形成，所述第一金属导电薄膜113包括钨、钛、镍、铂中的一种或多种。
在具体的实施例中，所述电容介质层112具体可以是氧化铝或氧化铪，进而所述电容介质层112通过化学气相沉积工艺或原子层沉积工艺形成。所述电容介质层112的厚度可以为100-300纳米，更具体的，所述电容介质层112的厚度具体可以为120纳米、140纳米、160纳米、180纳米、200纳米、220纳米、240纳米、260纳米或280纳米。接着在所述电容介质层112上形成第一金属导电薄膜113，所述第一金属导电薄膜113可以为金属钨层或金属钛层，具体的，所述金属导电薄膜113的厚度为20-100纳米，更具体的，所述金属导电薄膜113的厚度为30纳米、40纳米、50纳米、60纳米、70纳米、80纳米或90纳米。
接着如图5所示，接着进行步骤(5)，接着在所述第一开孔109中的所述第一金属导电薄膜113上形成第一金属凸块114，所述第一金属凸块114的高度小于所述第一开孔109的高度，所述第一金属导电薄膜113与所述第一金属凸块114之间存在间隙，在形成第一金属凸块114的同时在所述第二开孔110中形成第二金属凸块115，所述第二开孔110的侧壁与所述第二金属凸块115之间存在间隙。
在具体的实施例中，在所述步骤(5)中，沉积所述电容下电极层111和所述电容介质层112之后的所述第一开孔109的孔径与所述第二开孔110的孔径相同，进而使得后续形成的所述第一金属凸块114的尺寸和所述第二金属凸块115的尺寸相同，进而便于同时形成所述第一金属凸块114和所述第二金属凸块115。
在具体的实施例中，所述第一金属凸块114和所述第二金属凸块115的材质为铜、铝、银、钨、钛、镍中的一种，且所述第一金属凸块114和所述第二金属凸块115的具体形成工艺为的电镀、化学镀、磁控溅射或热蒸镀。当采用电镀或化学镀时可以先沉积金属铜以填满所述第一开孔109和第二开孔110，进而通过刻蚀工艺以去不部分的金属铜，以形成所述第一金属凸块114和所述第二金属凸块115，进而在所述第一金属导电薄膜113与所述第一金属凸块114之间形成间隙，且在所述第二开孔110的侧壁与所述第二金属凸块115之间形成间隙；而当采用磁控溅射或热蒸镀工艺形成金属铜时，直接利用掩膜直接形成所述第一金属凸块114和所述第二金属凸块115，进而在所述第一金属导电薄膜113与所述第一金属凸块114之间形成间隙，且在所述第二开孔110的侧壁与所述第二金属凸块115之间形成间隙。
接着如图6所示，(6)接着沉积有机导电材料以填满所述第一开孔和所述第二开孔，以在所述第一开孔109中形成第一有机导电体116并在所述第二开孔110中形成第二有机导电体117，其中，所述第一金属导电薄膜113、第一金属凸块114以及第一有机导电体116组成电容上电极层，所述第二金属凸块115和所述第二有机导电体117组成导电通孔。
在具体的实施例中，在所述步骤(6)中，所述第一有机导电体116和所述第二有机导电体117的材料包括聚乙炔、聚吡咯、聚噻吩和聚苯胺中的一种或多种。
在具体的实施例中，所述第一有机导电体116和所述第二有机导电体117具体可以为PEDOT:PSS，其为聚噻吩中的一种导电材料，通过旋涂工艺以填充在所述间隙中，进而通过热处理以形成所述第一有机导电体116和所述第二有机导电体117。
接着如图7所示，接着进行步骤(7)，接着在所述第四有机介电层108上形成第二重新布线层118，所述第二重新布线层118与所述电容上电极层和所述导电通孔分别电连接，且所述第一金属凸块114和所述第二金属凸块115均不直接接触所述第二重新布线层118，接着去除所述承载基板100，以形成所述封装基板。
在具体的实施例中，所述第二重新布线层118包括多层图形化的介电层和多层图形化的金属线路层。所述第二重新布线层118的具体形成工艺为：通过电镀工艺形成一金属铜层，然后对所述金属铜层进行图案化处理以形成图案化的金属线路层，接着在金属线路层上通过PECVD工艺沉积一氮化硅介质层，并对其进行图案化，接着在所述氮化硅介质层上通过电镀工艺形成一金属铜层，然后对所述金属铜层进行图案化处理以形成图案化的金属线路层，接着在所述金属线路层上通过PECVD工艺再沉积一氮化硅介质层，接着对所述氮化硅介质层进行开孔处理以形成暴露所述金属线路层的多个开孔，接着在所述开孔中通过电镀工艺以在所述开孔中填充金属铜，以形成多个金属铜块。
如图7所示，本发明还提出一种用于智能功率模块的封装基板，其采用上述制备方法形成的。
在其他实施例中，本发明提出的一种用于智能功率模块的封装基板的制备方法，包括以下步骤。
(1)提供一承载基板，接着在所述承载基板上形成第一重新布线层。
(2)接着在所述第一重新布线层上形成第一有机介电层，接着在所述第一有机介电层上形成第一无机介电层，接着在所述第一无机介电层上形成第二有机介电层，接着在所述第二有机介电层上形成第二无机介电层，接着在所述第二无机介电层上形成第三有机介电层，接着在所述第三有机介电层上形成第三无机介电层，接着在所述第三无机介电层上形成第四有机介电层，其中第一有机介电层的厚度大于所述第二有机介电层的厚度，第二有机介电层的厚度大于所述第三有机介电层的厚度，所述第四有机介电层的厚度大于所述第三有机介电层的厚度，所述第一无机介电层的厚度小于所述第二无机介电层的厚度，所述第二无机介电层的厚度大于所述第三无机介电层的厚度。
(3)接着在层叠的有机介电层和无机介电层中形成第一开孔和第二开孔，所述第一开孔和所述第二开孔均暴露所述第一重新布线层，接着在所述第一开孔中形成电容下电极层，所述电容下电极层与所述第一重新布线层电连接。
(4)接着在所述电容下电极层上形成电容介质层，接着在所述电容介质层上形成第一金属导电薄膜。
(5)接着在所述第一开孔中的所述第一金属导电薄膜上形成第一金属凸块，所述第一金属凸块的高度小于所述第一开孔的高度，所述第一金属导电薄膜与所述第一金属凸块之间存在间隙，在形成第一金属凸块的同时在所述第二开孔中形成第二金属凸块，所述第二开孔的侧壁与所述第二金属凸块之间存在间隙。
(6)接着沉积有机导电材料以填满所述第一开孔和所述第二开孔，以在所述第一开孔中形成第一有机导电体并在所述第二开孔中形成第二有机导电体，其中，所述第一金属导电薄膜、第一金属凸块以及第一有机导电体组成电容上电极层，所述第二金属凸块和所述第二有机导电体组成导电通孔。
(7)接着在所述第四有机介电层上形成第二重新布线层，所述第二重新布线层与所述电容上电极层和所述导电通孔分别电连接，且所述第一金属凸块和所述第二金属凸块均不直接接触所述第二重新布线层。
根据本发明的一个实施方式，在所述步骤(1)中，所述承载基板为半导体基板、玻璃基板、陶瓷基板或塑料基板，在所述承载基板上沉积一感光性粘结层，接着在所述感光性粘结层上形成所述第一重新布线层，所述第一重新布线层包括多层图形化的介电层和多层图形化的金属线路层。
根据本发明的一个实施方式，在所述步骤(2)中，所述第一、第二、第三、第四有机介电层包括环氧树脂、丙烯酸树脂、聚酰亚胺、PET、PBO、硅树脂中的一种或多种，所述所述第一、第二、第三、第四有机介电层通过印刷、旋涂、滴涂、喷涂、压缩模塑、转移模塑或真空层压的工艺形成，所述第一、第二、第三无机介电层包括氧化硅、氮化硅、氮氧化硅、氧化铝、碳化硅中的一种或多种，所述第一、第二、第三无机介电层通过化学气相沉积或原子层沉积形成。
根据本发明的一个实施方式，进一步的，所述第一有机介电层的厚度为10-50微米，所述第二有机介电层的厚度为5-20微米，所述第三有机介电层的厚度为1-10微米，所述第四有机介电层的厚度为10-30微米，所述第一无机介电层的厚度为1-8微米，所述第二无机介电层的厚度为5-15微米，所述第三无机介电层的厚度为500纳米-5微米。
根据本发明的一个实施方式，在所述步骤(3)中，通过激光开孔工艺或机械切割工艺以形成所述第一、第二开孔，所述第一开孔的孔径大于所述第二开孔的孔径，所述电容下电极层包括钛、氮化钛、钨、硅化钛、硅化镍、硅氮化钛中的一种或多种，所述电容下电极层通过物理气相沉积或化学气相沉积形成。
根据本发明的一个实施方式，在所述步骤(4)中，所述电容介质层包括氧化铝、氮化硅、氧化锆、氧化铪、氧化钌、氧化锑中的一种或多种，所述电容介质层通过化学气相沉积工艺或原子层沉积工艺形成，所述第一金属导电薄膜包括钨、钛、镍、铂中的一种或多种。
根据本发明的一个实施方式，在所述步骤(5)中，沉积所述电容下电极层和所述电容介质层之后的所述第一开孔的孔径与所述第二开孔的孔径相同，进而使得后续形成的所述第一金属凸块的尺寸和所述第二金属凸块的尺寸相同。
根据本发明的一个实施方式，在所述步骤(6)中，所述第一有机导电体和所述第二有机导电体的材料包括聚乙炔、聚吡咯、聚噻吩和聚苯胺中的一种或多种。
根据本发明的一个实施方式，本发明还提出一种用于智能功率模块的封装基板，其采用上述制备方法形成的。
本发明的有益效果在于：
在本发明的用于智能功率模块的封装基板的制备过程中，通过设置有机介电层/无机介电层交替层叠结构，且优化各有机介电层和各无机介电层的大小关系，进而可以提高整个封装基板的稳固性。同时形成第一开孔和第二开孔，进而在第一开孔中形成电容结构，而在第二开孔中形成导电通孔，进而丰富封装基板的功能。其中，所述电容结构的形成过程中，通过设置所述第一金属导电薄膜、第一金属凸块以及第一有机导电体组成电容上电极层，所述第二金属凸块和所述第二有机导电体组成导电通孔，且所述第一金属凸块和所述第二金属凸块均不直接接触所述第二重新布线层，使得该封装基板能够适应环境温度的变化，且该电容上电极层和导电通孔具有柔性，进而利用封装基板形成智能功率模块时，便于在该封装基板上设置芯片，且不会造成封装基板损伤。同时，通过设置沉积所述电容下电极层和所述电容介质层之后的所述第一开孔的孔径与所述第二开孔的孔径相同，进而使得后续形成的所述第一金属凸块的尺寸和所述第二金属凸块的尺寸相同，提高了封装基板的制造效率，简化了封装基板的制造难度，简化了制造工序，节约制造成本。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种用于智能功率模块的封装基板的制备方法，其特征在于：包括以下步骤：
(1)提供一承载基板，接着在所述承载基板上形成第一重新布线层；
(2)接着在所述第一重新布线层上形成第一有机介电层，接着在所述第一有机介电层上形成第一无机介电层，接着在所述第一无机介电层上形成第二有机介电层，接着在所述第二有机介电层上形成第二无机介电层，接着在所述第二无机介电层上形成第三有机介电层，接着在所述第三有机介电层上形成第三无机介电层，接着在所述第三无机介电层上形成第四有机介电层，其中第一有机介电层的厚度大于所述第二有机介电层的厚度，第二有机介电层的厚度大于所述第三有机介电层的厚度，所述第四有机介电层的厚度大于所述第三有机介电层的厚度，所述第一无机介电层的厚度小于所述第二无机介电层的厚度，所述第二无机介电层的厚度大于所述第三无机介电层的厚度；
(3)接着在层叠的有机介电层和无机介电层中形成第一开孔和第二开孔，所述第一开孔和所述第二开孔均暴露所述第一重新布线层，接着在所述第一开孔中形成电容下电极层，所述电容下电极层与所述第一重新布线层电连接；
(4)接着在所述电容下电极层上形成电容介质层，接着在所述电容介质层上形成第一金属导电薄膜；
(5)接着在所述第一开孔中的所述第一金属导电薄膜上形成第一金属凸块，所述第一金属凸块的高度小于所述第一开孔的高度，所述第一金属导电薄膜与所述第一金属凸块之间存在间隙，在形成第一金属凸块的同时在所述第二开孔中形成第二金属凸块，所述第二开孔的侧壁与所述第二金属凸块之间存在间隙；
(6)接着沉积有机导电材料以填满所述第一开孔和所述第二开孔，以在所述第一开孔中形成第一有机导电体并在所述第二开孔中形成第二有机导电体，其中，所述第一金属导电薄膜、第一金属凸块以及第一有机导电体组成电容上电极层，所述第二金属凸块和所述第二有机导电体组成导电通孔；
(7)接着在所述第四有机介电层上形成第二重新布线层，所述第二重新布线层与所述电容上电极层和所述导电通孔分别电连接，且所述第一金属凸块和所述第二金属凸块均不直接接触所述第二重新布线层。
2.根据权利要求1所述的用于智能功率模块的封装基板的制备方法，其特征在于：在所述步骤(1)中，所述承载基板为半导体基板、玻璃基板、陶瓷基板或塑料基板，在所述承载基板上沉积一感光性粘结层，接着在所述感光性粘结层上形成所述第一重新布线层，所述第一重新布线层包括多层图形化的介电层和多层图形化的金属线路层。
3.根据权利要求1所述的用于智能功率模块的封装基板的制备方法，其特征在于：在所述步骤(2)中，所述第一、第二、第三、第四有机介电层包括环氧树脂、丙烯酸树脂、聚酰亚胺、PET、PBO、硅树脂中的一种或多种，所述所述第一、第二、第三、第四有机介电层通过印刷、旋涂、滴涂、喷涂、压缩模塑、转移模塑或真空层压的工艺形成，所述第一、第二、第三无机介电层包括氧化硅、氮化硅、氮氧化硅、氧化铝、碳化硅中的一种或多种，所述第一、第二、第三无机介电层通过化学气相沉积或原子层沉积形成。
4.根据权利要求3所述的用于智能功率模块的封装基板的制备方法，其特征在于：进一步的，所述第一有机介电层的厚度为10-50微米，所述第二有机介电层的厚度为5-20微米，所述第三有机介电层的厚度为1-10微米，所述第四有机介电层的厚度为10-30微米，所述第一无机介电层的厚度为1-8微米，所述第二无机介电层的厚度为5-15微米，所述第三无机介电层的厚度为500纳米-5微米。
5.根据权利要求1所述的用于智能功率模块的封装基板的制备方法，其特征在于：在所述步骤(3)中，通过激光开孔工艺或机械切割工艺以形成所述第一、第二开孔，所述第一开孔的孔径大于所述第二开孔的孔径，所述电容下电极层包括钛、氮化钛、钨、硅化钛、硅化镍、硅氮化钛中的一种或多种，所述电容下电极层通过物理气相沉积或化学气相沉积形成。
6.根据权利要求1所述的封装基板的制备方法，其特征在于：在所述步骤(4)中，所述电容介质层包括氧化铝、氮化硅、氧化锆、氧化铪、氧化钌、氧化锑中的一种或多种，所述电容介质层通过化学气相沉积工艺或原子层沉积工艺形成，所述第一金属导电薄膜包括钨、钛、镍、铂中的一种或多种。
7.根据权利要求1所述的用于智能功率模块的封装基板的制备方法，其特征在于：在所述步骤(5)中，沉积所述电容下电极层和所述电容介质层之后的所述第一开孔的孔径与所述第二开孔的孔径相同，进而使得后续形成的所述第一金属凸块的尺寸和所述第二金属凸块的尺寸相同。
8.根据权利要求1所述的用于智能功率模块的封装基板的制备方法，其特征在于：在所述步骤(6)中，所述第一有机导电体和所述第二有机导电体的材料包括聚乙炔、聚吡咯、聚噻吩和聚苯胺中的一种或多种。
9.一种用于智能功率模块的封装基板，其特征在于，采用权利要求1-8任一项所述的制备方法形成的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110227954.6A CN112928031A (zh) | 2021-03-02 | 2021-03-02 | 一种用于智能功率模块的封装基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110227954.6A CN112928031A (zh) | 2021-03-02 | 2021-03-02 | 一种用于智能功率模块的封装基板及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112928031A true CN112928031A (zh) | 2021-06-08 |
Family
ID=76172968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110227954.6A Withdrawn CN112928031A (zh) | 2021-03-02 | 2021-03-02 | 一种用于智能功率模块的封装基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112928031A (zh) |
-
2021
- 2021-03-02 CN CN202110227954.6A patent/CN112928031A/zh not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10262967B2 (en) | Semiconductor packages | |
| CN108511400B (zh) | 天线的封装结构及封装方法 | |
| US7229856B2 (en) | Method of manufacturing electronic part packaging structure | |
| US7936568B2 (en) | Capacitor built-in substrate and method of manufacturing the same and electronic component device | |
| CN101483149B (zh) | 一种硅通孔互连结构的制备方法 | |
| US9059083B2 (en) | Semiconductor device | |
| CN106463493B (zh) | 用于PoP封装的基板块 | |
| CN103681367A (zh) | 封装方法和封装器件 | |
| WO2002011207A2 (en) | Electronic assembly comprising substrate with embedded capacitors and methods of manufacture | |
| TW200414835A (en) | Integrated storage plate with embedded passive components and method for fabricating electronic device with the plate | |
| CN108336494B (zh) | 天线的封装结构及封装方法 | |
| CN112823403B (zh) | 分立金属-绝缘体-金属(mim)能量存储部件和制造方法 | |
| US7635639B2 (en) | Method for the interconnection of active and passive components and resulting thin heterogeneous component | |
| CN102751254A (zh) | 半导体封装件、应用其的堆迭封装件及其制造方法 | |
| US11302658B2 (en) | Fan-out antenna package structure and packaging method | |
| CN212084995U (zh) | 晶圆级封装结构 | |
| CN104396008A (zh) | 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法 | |
| CN112053960B (zh) | 一种高堆叠封装结构及其形成方法 | |
| CN112054005B (zh) | 电子封装件及其制法 | |
| CN106575623A (zh) | 用于低剖面基板的图案间图案 | |
| CN112928031A (zh) | 一种用于智能功率模块的封装基板及其制备方法 | |
| CN112053961A (zh) | 一种半导体封装及其形成方法 | |
| CN112053963A (zh) | 一种散热型封装结构及其制备方法 | |
| TW560230B (en) | Core substrate with embedded resistors and method for fabricating the same | |
| CN111952197B (zh) | 一种半导体装置及其封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210608 |