CN112910460A - 一种锁相环及相关装置 - Google Patents

一种锁相环及相关装置 Download PDF

Info

Publication number
CN112910460A
CN112910460A CN202110064411.7A CN202110064411A CN112910460A CN 112910460 A CN112910460 A CN 112910460A CN 202110064411 A CN202110064411 A CN 202110064411A CN 112910460 A CN112910460 A CN 112910460A
Authority
CN
China
Prior art keywords
voltage
bias voltage
controlled oscillator
comparator
voltage generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110064411.7A
Other languages
English (en)
Inventor
张亚南
邰连梁
张永领
季翔宇
陈余
卫海燕
付家喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Long Xun Semiconductor Hefei Co ltd
Lontium Semiconductor Corp
Original Assignee
Long Xun Semiconductor Hefei Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Long Xun Semiconductor Hefei Co ltd filed Critical Long Xun Semiconductor Hefei Co ltd
Priority to CN202110064411.7A priority Critical patent/CN112910460A/zh
Publication of CN112910460A publication Critical patent/CN112910460A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请公开了一种锁相环，该锁相环通过锁相环中的比较器判断控制电压的大小，调节偏置电压产生器从而降低控制电压。当控制电压大于参考电压时，通过偏置电压产生器放大压控振荡器产生的振荡频率，从而使得偏置电压产生器需要的控制电压变小，进而使得电荷泵中的电源流晶体管工作在线性度较好的区域。如此，本申请提供的方法因为电源流晶体管工作在线性度较好的区域，所以电荷泵产生的电流的精度较高，从而提高了锁相环的性能。

Description

一种锁相环及相关装置
技术领域
本申请涉及电子器件领域，尤其涉及一种锁相环及相关装置。
背景技术
随着电子器件的发展，锁相环中的压控振荡器产生的振荡频率越来越高。由于压控振荡器产生的振荡频率与输入偏置电压产生器的控制电压的大小成正相关，因此，偏置电压产生器的控制电压也越来越大。但，过高的控制电压会导致锁相环中输出控制电压的电荷泵中的电流源晶体管工作在线性度较差的区域，从而导致电荷泵产生的电流的精度较低，进而影响整个锁相环的性能。
发明内容
为了解决上述技术问题，本申请提供了一种锁相环及相关装置，用于通过判断控制电压的大小，调节偏置电压产生器运行的模式，从而降低控制电压。
为了实现上述目的，本申请实施例提供的技术方案如下：
本申请实施例提供一种锁相环，包括：鉴频鉴相器、电荷泵、低通滤波器、比较器、偏置电压产生器、压控振荡器和除法器；
所述鉴频鉴相器与所述电荷泵连接，所述电荷泵与所述低通滤波器连接，所述低通滤波器与所述比较器的第一输入端连接，所述比较器的第二输入端连接参考电压，所述比较器的输出端连接所述偏置电压产生器的第一端，所述滤波器连接所述偏置电压产生器的第二端，所述偏置电压产生器与所述压控振荡器连接，所述压控振荡器与所述除法器连接，所述除法器与所述鉴频鉴相器连接；
所述比较器，用于当所述第一输入端接收的控制电压大于所述第二输入端接收的参考电压时，通过所述偏置电压产生器来提高所述压控振荡器产生的振荡频率。
可选地，所述比较器具体用于当所述控制电压大于所述参考电压时，比较器输出高电平至所述偏置电压产生器，以使所述偏置电压产生器放大所述压控振荡器产生的振荡频率。
可选地，所述比较器的第二输入端连接恒压源，所述恒压源用于提供所述参考电压。
可选地，所述压控振荡器包括：PMOS管和NMOS管；
所述偏置电压产生器的信号输入端与所述比较器的输出端连接，所述偏置电压产生器的电压输入端与所述低通滤波器连接，所述偏置电压产生器的第一输出端与所述压控振荡器的PMOS管连接；所述偏置电压产生器的第二输出端与所述压控振荡器的NMOS管连接；
所述偏置电压产生器，用于根据所述控制电压调控所述压控振荡器产生的振荡频率；且当所述信号输入端输入的信号为高电平时，降低所述第一输出端输出的电压，提高所述第二输出端输出的电压，以使所述压控振荡器产生的振荡频率变大。
可选地，所述偏置电压产生器包括：第一开关、第一PMOS管和第二PMOS管；所述第一PMOS管与偏置电压连接；所述第二PMOS管通过所述第一开关与所述偏置电压连接；
所述第一开关，用于当所述比较器的输出端输出的信号为高电平时闭合。
可选地，所述第一开关，还用于当所述比较器的输出端输出的信号为低电平时断开。
可选地，所述比较器还用于：
当所述控制电压小于所述参考电压时，发送低电平至所述偏置电压产生器，以使所述偏置电压产生器不提高所述压控振荡器产生的振荡频率。
可选地，所述压控振荡器，用于根据所述偏置电压产生器输出的电压产生振荡频率。
本申请实施例还提供了一种接收机，所述接收机包括上述的锁相环；所述接收机用于接收通信信号。
本申请实施例还提供了一种时钟装置，所述时钟装置包括上述的锁相环；所述时钟装置用于产生时钟倍频率。
通过上述技术方案可知，本申请具有以下有益效果：
本申请实施例提供了一种锁相环,该锁相环包括：鉴频鉴相器、电荷泵、低通滤波器、比较器、偏置电压产生器、压控振荡器和除法器；鉴频鉴相器与电荷泵连接，电荷泵与低通滤波器连接，低通滤波器与比较器的第一输入端连接，比较器的第二输入端连接参考电压，比较器的输出端连接偏置电压产生器的第一端，滤波器连接偏置电压产生器的第二端，偏置电压产生器与压控振荡器连接，压控振荡器与除法器连接，除法器与鉴频鉴相器连接；比较器，用于当第一输入端接收的控制电压大于第二输入端接收的参考电压时，通过偏置电压产生器提高压控振荡器产生的振荡频率。
由此可知，本申请提供的锁相环，通过比较器判断控制电压的大小，调节偏置电压产生器从而降低控制电压。具体地，当控制电压大于参考电压时，通过偏置电压产生器提高压控振荡器产生的振荡频率，从而使得偏置电压产生器需要的控制电压变小，进而使得电荷泵中的电源流晶体管工作在线性度较好的区域。如此，本申请实施例提供的方法因为电源流晶体管工作在线性度较好的区域，所以电荷泵产生的电流的精度较高，从而提高了锁相环的性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种锁相环结构示意图；
图2为本申请实施例提供的一种压控振荡器产生的振荡频率和控制电压的映射关系示意图；
图3为本申请实施例提供的一种比较器输出的信号和控制电压的映射关系示意图；
图4为本申请实施例提供的一种偏置电压产生器的部分结构示意图。
具体实施方式
为了帮助更好地理解本申请实施例提供的方案，在介绍本申请实施例提供的方法之前，先介绍本申请实施例方案的应用的场景。
随着电子器件的发展，锁相环中的压控振荡器产生的振荡频率越来越高。由于压控振荡器产生的振荡频率与输入偏置电压产生器的控制电压的大小成正相关，因此，偏置电压产生器的控制电压也越来越大。但，过高的控制电压会导致锁相环中输出控制电压的电荷泵中的电流源晶体管工作在线性度较差的区域，从而导致电荷泵产生的电流的精度较低，进而影响整个锁相环的性能。
为了解决上述的技术问题，本申请实施例提供了一种锁相环,该锁相环包括：鉴频鉴相器、电荷泵、低通滤波器、比较器、偏置电压产生器、压控振荡器和除法器；鉴频鉴相器与电荷泵连接，电荷泵与低通滤波器连接，低通滤波器与比较器的第一输入端连接，比较器的第二输入端连接参考电压，比较器的输出端连接偏置电压产生器的第一端，低通滤波器连接偏置电压产生器的第二端，偏置电压产生器与压控振荡器连接，压控振荡器与除法器连接，除法器与鉴频鉴相器连接；比较器，用于当第一输入端接收的控制电压大于第二输入端接收的参考电压时，通过偏置电压产生器提高压控振荡器产生的振荡频率。
由此可知，本申请提供的锁相环，通过判断控制电压的大小，调节偏置电压产生器运行的模式，从而降低控制电压。具体地，当控制电压大于参考电压时，通过偏置电压产生器放大压控振荡器产生的振荡频率，从而使得偏置电压产生器需要的控制电压变小，进而使得电荷泵中的电源流晶体管工作在线性度较好的区域。如此，本申请实施例提供的方法因为电源流晶体管工作在线性度较好的区域，所以电荷泵产生的电流的精度较高，从而提高了锁相环的性能。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请实施例作进一步详细的说明。
参见图1，该图为本申请实施例提供的一种锁相环结构示意图。如图1所示，本申请实施例提供的锁相环包括：鉴频鉴相器(PFD,phase frequency detection)、电荷泵(CP,charge pump)、低通滤波器(LPF,lower pass filter)、比较器(comparator)、偏置电压产生器(Bias＿Gen，bias generator)、压控振荡器(VCO,voltage control oscillator)和除法器(Divider)。
其中，鉴频鉴相器与电荷泵连接，电荷泵与低通滤波器连接，低通滤波器与比较器的第一输入端连接，比较器的第二输入端连接参考电压(vref)，比较器的输出端连接偏置电压产生器的第一端，低通滤波器连接偏置电压产生器的第二端，偏置电压产生器与压控振荡器连接，压控振荡器与除法器连接，除法器与鉴频鉴相器连接。
在本申请实施例中，比较器用于当第一输入端接收的控制电压(vctrl)大于第二输入端接收的参考电压时，通过偏置电压产生器提高压控振荡器产生的振荡频率。可以理解的是，在本申请实施例中，为了避免控制电压过大，当第一输入端接收的控制电压大于第二输入端接收的参考电压时，通过偏置电压产生器来提高压控振荡器产生的振荡频率，从而使得产生的振荡频率所需的控制电压降低，进而使得电荷泵中的电源流晶体管工作在线性度较好的区域。
需要说明的是，在本申请实施例中,参考电压是预设的电压值，参考电压可以由本申请提供的技术方案的应用场景确定。作为一个示例，在本申请实施例中，比较器的第二输入端可以连接恒压源，从而比较器第二输入端连接的参考电压可以由恒压源提供。
参见图2，该图为本申请实施例提供的一种压控振荡器产生的振荡频率和控制电压的映射关系示意图。如图2所示，本申请实施例提供的振荡频率和控制电压的映射关系示意图的横轴为控制电压(vctrl，Control voltage)，纵轴为压控振荡器产生的振频率(Frequency)。线①为应用本申请实施例提供的方案的压控振荡器产生的振频率和控制电压的映射关系示意图，当控制电压大于参考电压(vref)时，振频率提高。线②为本申请实施例提供的方案的对照曲线，该曲线表示的振频率和控制电压的映射关系不随着控制电压的大小而变化。
在本申请实施例中，作为一种可能的实施方式，比较器具体用于当控制电压大于参考电压时，发送高电平至偏置电压产生器，以使偏置电压产生器放大压控振荡器产生的振频率。比较器还用于，当控制电压小于参考电压时，发送低电平至偏置电压产生器，以使偏置电压产生器不提高压控振荡器产生的振频率。参见图3，该图为本申请实施例提供的一种比较器输出的信号和控制电压的映射关系示意图。如图3所示，当控制电压小于参考电压时，比较器输出的信号为低电平0；当控制电压大于参考电压时，比较器输出的信号为高电平1。当然，本申请实施例所提供的电路还可以使用其他信号控制偏置电压产生器，本申请实施例在此不做限定。
作为一种可能的实施方式，在本申请实施例中，压控振荡器包括：PMOS管和NMOS管。如图1所示，偏置电压产生器的信号输入端与比较器的输出端连接，偏置电压产生器的电压输入端与低通滤波器连接，偏置电压产生器的第一输出端PB与压控振荡器的PMOS管连接；偏置电压产生器的第二输出端NB与压控振荡器的NMOS管连接。其中，偏置电压产生器，用于根据控制电压调控压控振荡器产生的振荡频率；且当信号输入端输入的信号为高电平时，降低第一输出端输出的电压，提高第二输出端输出的电压，以使压控振荡器产生的振荡频率变大。
在本申请实施例中，压控振荡器，用于根据偏置电压产生器输出的电压产生振荡频率。可以理解的是，在本申请实施例中，偏置电压产生器的第一输出端与压控振荡器的PMOS管连接；偏置电压产生器的第二输出端与压控振荡器的NMOS管连接，偏执电压产生器可以通过控制第一输出端的电压和第二输出端的电压控制压控振荡器产生的振荡频率。在通常情况下，第一输出端的电压越低且第二输出端的电压越高，压控振荡器产生的振荡频率越大。
参见图4，该图为本申请实施例提供的一种偏置电压产生器的部分结构示意图。如图4所示，本申请实施例对偏置电压产生器的改进部分主要包括虚线框内的电路结构，下面将对虚线框内的电路结构进行具体地介绍：
在本申请实施例中，偏置电压产生器包括：第一开关aux、第一PMOS管A和第二PMOS管B；第一PMOS管A与偏置电压连接Vbias；第二PMOS管B通过第一开关aux与偏置电压Vbias连接。其中，第一开关，用于当比较器的输出端输出的信号为高电平时闭合。相应地，第一开关，还用于当比较器的输出端输出的信号为低电平时断开。可以理解的是，在本申请实施例中当第一开关断开时，偏置电压产生器中仅有第一PMOS管工作；而当第一开关闭合时，偏置电压产生器中的第一PMOS管和第二PMOS管同时工作，从而降低第一输出端输出的电压，提高第二输出端输出的电压，以使压控振荡器产生的振荡频率变大。
综上所述，本申请提供的辅助环路，通过判断控制电压的大小，调节偏置电压产生器运行的模式，从而降低控制电压。具体地，当控制电压大于参考电压时，通过偏置电压产生器放大压控振荡器产生的振荡频率，从而使得偏置电压产生器需要的控制电压变小，进而使得电荷泵中的电源流晶体管工作在线性度较好的区域。如此，本申请实施例提供的方法因为电源流晶体管工作在线性度较好的区域，所以电荷泵产生的电流的精度较高，从而提高了锁相环的性能。
根据上述实施例提供的锁相环，本申请实施例还提供了一种接收机。在本申请实施例中，接收机包括上述实施例提供的锁相环。接收机用于接收通信信号。
根据上述实施例提供的锁相环，本申请实施例还提供了一种时钟装置。在本申请实施例中，时钟装置包括上述实施例提供的锁相环。时钟装置用于产生时钟倍频率。
通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到上述实施例方法中的全部或部分步骤可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者诸如媒体网关等网络通信设备，等等)执行本申请各个实施例或者实施例的某些部分的方法。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于其与实施例公开的系统相对应，所以描述的比较简单，相关之处参见系统部分说明即可。
还需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种锁相环，其特征在于，包括：鉴频鉴相器、电荷泵、低通滤波器、比较器、偏置电压产生器、压控振荡器和除法器；
所述鉴频鉴相器与所述电荷泵连接，所述电荷泵与所述低通滤波器连接，所述低通滤波器与所述比较器的第一输入端连接，所述比较器的第二输入端连接参考电压，所述比较器的输出端连接所述偏置电压产生器的第一端，所述滤波器连接所述偏置电压产生器的第二端，所述偏置电压产生器与所述压控振荡器连接，所述压控振荡器与所述除法器连接，所述除法器与所述鉴频鉴相器连接；
所述比较器，用于当所述第一输入端接收的控制电压大于所述第二输入端接收的参考电压时，通过所述偏置电压产生器来提高所述压控振荡器产生的振荡频率。
2.根据权利要求1所述的锁相环，其特征在于，所述比较器具体用于当所述控制电压大于所述参考电压时，比较器输出高电平至所述偏置电压产生器，以使所述偏置电压产生器放大所述压控振荡器产生的振荡频率。
3.根据权利要求2所述的锁相环，其特征在于，所述比较器的第二输入端连接恒压源，所述恒压源用于提供所述参考电压。
4.根据权利要求3所述的锁相环，其特征在于，所述压控振荡器包括：PMOS管和NMOS管；
所述偏置电压产生器的信号输入端与所述比较器的输出端连接，所述偏置电压产生器的电压输入端与所述低通滤波器连接，所述偏置电压产生器的第一输出端与所述压控振荡器的PMOS管连接；所述偏置电压产生器的第二输出端与所述压控振荡器的NMOS管连接；
所述偏置电压产生器，用于根据所述控制电压调控所述压控振荡器产生的振荡频率；且当所述信号输入端输入的信号为高电平时，降低所述第一输出端输出的电压，提高所述第二输出端输出的电压，以使所述压控振荡器产生的振荡频率变大。
5.根据权利要求4所述的锁相环，其特征在于，所述偏置电压产生器包括：第一开关、第一PMOS管和第二PMOS管；所述第一PMOS管与偏置电压连接；所述第二PMOS管通过所述第一开关与所述偏置电压连接；
所述第一开关，用于当所述比较器的输出端输出的信号为高电平时闭合。
6.根据权利要求5所述的锁相环，其特征在于，所述第一开关，还用于当所述比较器的输出端输出的信号为低电平时断开。
7.根据权利要求1所述的锁相环，其特征在于，所述比较器还用于：
当所述控制电压小于所述参考电压时，发送低电平至所述偏置电压产生器，以使所述偏置电压产生器不提高所述压控振荡器产生的振荡频率。
8.根据权利要求1-5任一项所述的锁相环，其特征在于，所述压控振荡器，用于根据所述偏置电压产生器输出的电压产生振荡频率。
9.一种接收机，其特征在于，所述接收机包括权利要求1至8任一项所述的锁相环；所述接收机用于接收通信信号。
10.一种时钟装置，其特征在于，所述时钟装置包括权利要求1至8任一项所述的锁相环；所述时钟装置用于产生时钟倍频率。
CN202110064411.7A 2021-01-18 2021-01-18 一种锁相环及相关装置 Pending CN112910460A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110064411.7A CN112910460A (zh) 2021-01-18 2021-01-18 一种锁相环及相关装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110064411.7A CN112910460A (zh) 2021-01-18 2021-01-18 一种锁相环及相关装置

Publications (1)

Publication Number Publication Date
CN112910460A true CN112910460A (zh) 2021-06-04

Family

ID=76115658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110064411.7A Pending CN112910460A (zh) 2021-01-18 2021-01-18 一种锁相环及相关装置

Country Status (1)

Country Link
CN (1) CN112910460A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000065401A (ko) * 1999-04-02 2000-11-15 윤종용 위상 동기 루프의 전압 제어 발진기
WO2002060063A1 (en) * 2001-01-26 2002-08-01 True Circuits, Inc. Self-biasing phase-locked loop system
US20030206066A1 (en) * 2002-05-03 2003-11-06 Michael Harwood Use of configurable capacitors to tune a self based phase locked loops
KR20090010578A (ko) * 2007-07-24 2009-01-30 고려대학교 산학협력단 광대역 위상 고정 루프 장치
KR20100041196A (ko) * 2008-10-13 2010-04-22 주식회사 하이닉스반도체 위상 동기 장치 및 그 제어 방법
CN202663381U (zh) * 2012-03-30 2013-01-09 安凯(广州)微电子技术有限公司 一种锁相环频率调谐装置
CN103187973A (zh) * 2011-12-27 2013-07-03 龙迅半导体科技(合肥)有限公司 Usb2.0时钟综合器电路
CN103368563A (zh) * 2012-03-30 2013-10-23 安凯(广州)微电子技术有限公司 一种锁相环频率调谐装置及方法
KR101390393B1 (ko) * 2013-02-08 2014-04-30 성균관대학교산학협력단 전하 펌프의 전류 특성을 조정하는 전하 펌프 바이어스 조정 장치 및 이를 이용한 주파수 발생 장치
US20160087640A1 (en) * 2014-09-23 2016-03-24 Ningbo University Pll-vco based integrated circuit aging monitor
CN105634480A (zh) * 2015-12-21 2016-06-01 航天恒星科技有限公司 宽带电荷泵锁相环及动态阈值自动频率调谐方法
CN106559072A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 自偏置锁相环

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000065401A (ko) * 1999-04-02 2000-11-15 윤종용 위상 동기 루프의 전압 제어 발진기
WO2002060063A1 (en) * 2001-01-26 2002-08-01 True Circuits, Inc. Self-biasing phase-locked loop system
US20020101292A1 (en) * 2001-01-26 2002-08-01 True Circuits, Inc. Self-biasing phase-locked loop system
US20030206066A1 (en) * 2002-05-03 2003-11-06 Michael Harwood Use of configurable capacitors to tune a self based phase locked loops
KR20090010578A (ko) * 2007-07-24 2009-01-30 고려대학교 산학협력단 광대역 위상 고정 루프 장치
KR20100041196A (ko) * 2008-10-13 2010-04-22 주식회사 하이닉스반도체 위상 동기 장치 및 그 제어 방법
CN103187973A (zh) * 2011-12-27 2013-07-03 龙迅半导体科技(合肥)有限公司 Usb2.0时钟综合器电路
CN202663381U (zh) * 2012-03-30 2013-01-09 安凯(广州)微电子技术有限公司 一种锁相环频率调谐装置
CN103368563A (zh) * 2012-03-30 2013-10-23 安凯(广州)微电子技术有限公司 一种锁相环频率调谐装置及方法
KR101390393B1 (ko) * 2013-02-08 2014-04-30 성균관대학교산학협력단 전하 펌프의 전류 특성을 조정하는 전하 펌프 바이어스 조정 장치 및 이를 이용한 주파수 발생 장치
US20160087640A1 (en) * 2014-09-23 2016-03-24 Ningbo University Pll-vco based integrated circuit aging monitor
CN106559072A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 自偏置锁相环
CN105634480A (zh) * 2015-12-21 2016-06-01 航天恒星科技有限公司 宽带电荷泵锁相环及动态阈值自动频率调谐方法

Similar Documents

Publication Publication Date Title
KR102430180B1 (ko) 위상 동기 루프에 대한 고속 컨버징 이득 교정을 수행하는 전자 회로 및 동작 방법
US8085098B2 (en) PLL circuit
US7602253B2 (en) Adaptive bandwidth phase locked loop with feedforward divider
US10812054B2 (en) Digitally-controlled oscillators having current mirrors and negative-feedback circuits therein that support high power supply rejection ratio (PSRR) and low noise characteristics
JP2016516350A (ja) リング発振器回路および方法
US7268633B2 (en) Voltage-controlled oscillator for low-voltage, wide frequency range operation
JP2007184778A (ja) リーク電流補償回路を備えたｐｌｌ回路
EP1547249B1 (en) Voltage-controlled oscillator presetting circuit
US7154352B2 (en) Clock generator and related biasing circuit
TWI484758B (zh) 壓控振盪器之控制電路、壓控振盪器之控制方法、快速相位收斂之鎖相迴路及快速相位收斂之鎖相方法
US6275116B1 (en) Method, circuit and/or architecture to improve the frequency range of a voltage controlled oscillator
KR100706575B1 (ko) 고속 락 기능을 갖는 주파수 합성기
CN111819777A (zh) 抑制电流失配的电荷泵电路及其控制方法、锁相环电路
JP2008306331A (ja) 半導体集積回路装置
US20060170468A1 (en) PLL circuit and program for same
CN112910460A (zh) 一种锁相环及相关装置
US20090289674A1 (en) Phase-locked loop
US20090189650A1 (en) PLL circuit including voltage controlled oscillator having voltage-current conversion circuit
US8531218B1 (en) Frequency generating system
WO2008097718A1 (en) Automatic bias adjustment for phase-locked loop charge pump
KR100918860B1 (ko) 루프필터 보상회로를 구비하는 주파수 합성기
CN210469271U (zh) 应用于锁相环系统的锁相加速电路及锁相环系统
JP2015154394A (ja) Ｖｃｏ回路及び周波数シンセサイザ
CN111162736B (zh) 压控振荡器
KR100338643B1 (ko) 위상동기루프에서 위상잡음을 감소시키기 위한 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination