CN112909073B - 半导体结构、包括半导体结构的晶体管和制造晶体管的方法 - Google Patents

半导体结构、包括半导体结构的晶体管和制造晶体管的方法 Download PDF

Info

Publication number
CN112909073B
CN112909073B CN202010637763.2A CN202010637763A CN112909073B CN 112909073 B CN112909073 B CN 112909073B CN 202010637763 A CN202010637763 A CN 202010637763A CN 112909073 B CN112909073 B CN 112909073B
Authority
CN
China
Prior art keywords
region
semiconductor
drift region
mask layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010637763.2A
Other languages
English (en)
Other versions
CN112909073A (zh
Inventor
朴永焕
金钟燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112909073A publication Critical patent/CN112909073A/zh
Application granted granted Critical
Publication of CN112909073B publication Critical patent/CN112909073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7812—Vertical DMOS transistors, i.e. VDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种半导体结构包括：衬底；至少一个掩模层，在第一方向上与衬底间隔开；在衬底与至少一个掩模层之间的第一导电类型的第一半导体区域；在至少一个掩模层上的第二导电类型的第二半导体区域；以及在第一半导体区域上的第一导电类型的第三半导体区域。第三半导体区域可以接触第二半导体区域以在不同于第一方向的第二方向上形成PN结结构。该半导体结构可以应用于垂直功率器件，并且能够提高耐受电压性能和降低导通电阻。

Description

半导体结构、包括半导体结构的晶体管和制造晶体管的方法
相关申请的交叉引用
本申请要求于2019年11月19日在韩国知识产权局提交的韩国专利申请第10-2019-0149111号的权益，其公开内容通过引用整体合并于此。
技术领域
本文阐述的实施例涉及一种半导体结构、包括半导体结构的晶体管和制造晶体管的方法。
背景技术
在接收主功率(main power)并将主功率转换为用于多个设备的电压或将主功率分配给多个设备的功率转换系统中，功率开关器件的作用很重要。功率开关器件可以被实施为基于诸如硅、GaN或SiC的半导体材料的晶体管，例如金属氧化物半导体场效应晶体管(MOSFET)。这样的功率开关器件可能需要具有高击穿电压，并且已经进行了很多研究以减小导通电阻并获得高集成度和快速开关特性。
通常，在目前由各个公司和学术界开发的垂直GaN功率器件中使用n型掺杂的GaN外延层，以制作垂直沟道和漂移区。在这种情况下，沟道应长以增加器件应耐受的电压。然而，当沟道长时，导通电阻较高。另外，为了增加沟道的长度，应当将GaN外延层形成为大的厚度，但是当在异质衬底上将GaN生长至厚的厚度时，由于晶格常数差异可能会发生翘曲、缺陷、破损等。当使用均质GaN衬底时，成本非常高并且晶片尺寸小，因此生产率可能低。
发明内容
提供一种适用于垂直功率器件的半导体结构。
还提供一种垂直功率器件，其中使用半导体结构以降低导通电阻并改进耐受电压。
另外的方面将在下面的描述中部分地阐述，并且部分地根据该描述将是明显的，或者可以通过实践本公开的所呈现的实施例而获悉。
根据实施例的一方面，一种半导体结构包括：衬底；至少一个掩模层，在第一方向上与衬底间隔开；在衬底与至少一个掩模层之间的第一导电类型的第一半导体区域；在至少一个掩模层上的第二导电类型的第二半导体区域；以及在第一半导体区域上的第一导电类型的第三半导体区域，第三半导体区域接触第二半导体区域以在不同于第一方向的第二方向上形成PN结结构。
在一些实施例中，第三半导体区域可以在第一方向上从第一半导体区域的表面的未覆盖有至少一个掩模层的区域朝向至少一个掩模层的上方区域延伸。
在一些实施例中，第二半导体区域可以接触至少一个掩模层。
在一些实施例中，至少一个掩模层可以包括被配置为限制和/或抑制半导体的生长的绝缘材料。
在一些实施例中，该半导体结构还可以包括：在衬底与第一半导体区域之间的高浓度层。高浓度层可以比第一半导体区域更重地掺杂。
在一些实施例中，第一半导体区域、第二半导体区域和第三半导体区域可以包括III-V族化合物半导体。III族可以包括硼(B)、铝(Al)、镓(Ga)或铟(In)中的至少一种元素。V族可以包括氮。
在一些实施例中，第一半导体区域和第三半导体区域可以由相同成分的化合物半导体形成。
根据实施例的另一方面，一种晶体管包括：漏电极；至少一个掩模层，在第一方向上与漏电极间隔开；在漏电极与至少一个掩模层之间的第一导电类型的第一漂移区；在至少一个掩模层上的第二导电类型的沟道区；在第一漂移区上的第二漂移区，第二漂移区接触沟道区以在不同于第一方向的第二方向上形成PN结结构；在沟道区上的源电极；以及在第二漂移区上的栅电极。
在一些实施例中，沟道区可以在第一方向上从第一漂移区的表面的未覆盖有至少一个掩模层的区域，朝向至少一个掩模层的上方区域延伸。
在一些实施例中，沟道区可以接触至少一个掩模层。
在一些实施例中，至少一个掩模层可以包括被配置为限制和/或抑制半导体的生长的绝缘材料。
在一些实施例中，该晶体管还可以包括在漏电极与第一漂移区之间的漏极区。漏极区可以以高浓度掺杂有第一导电类型的掺杂剂。
在一些实施例中，漏极区可以直接接触第一漂移区。
在一些实施例中，第一漂移区、沟道区和第二漂移区可以包括III-V族化合物半导体。III-V族化合物半导体可以包括作为III族元素的硼(B)、铝(Al)、镓(Ga)或铟(In)中的至少一种元素。III-V族化合物半导体可以包括作为V族元素的氮。
在一些实施例中，源电极可以直接接触沟道区。
在一些实施例中，晶体管还可以包括在沟道区与源电极之间的源极区。源极区可以以高浓度掺杂有第一导电类型的掺杂剂。
在一些实施例中，源电极可以是其一个端部区域穿过源极区并直接接触沟道区的形状。
在一些实施例中，源电极可以是其一个端部区域穿过源极区并延伸到沟道区中的形状。
在一些实施例中，栅电极与沟道区和第二漂移区邻近，并且晶体管还可以包括：栅绝缘膜，其围绕栅电极以使栅电极与沟道区和第二漂移区绝缘。
在一些实施例中，该晶体管还可以包括：二维电子气(2DEG)感应层，被配置为在第二漂移区中感应二维电子气层。2DEG感应层可以在第二漂移区与源电极之间，并且可以由与第二漂移区的半导体材料的成分不同的成分的半导体材料形成。
在一些实施例中，源电极可以是其一个端部区域穿过2DEG感应层并直接接触沟道区的形状。
在一些实施例中，源电极可以说其一个端部区域穿过2DEG感应层以延伸到沟道区中的形状。
在一些实施例中，第二漂移区的厚度可以大于第一漂移区的厚度。
根据实施例的另一方面，一种制造晶体管的方法包括：在衬底上形成第一导电类型的第一漂移区；在第一漂移区上形成至少一个掩模层；通过从第一漂移区的表面的未覆盖有至少一个掩模层的区域生长半导体，来形成第二漂移区；在至少一个掩模层上形成第二导电类型的沟道区；在沟道区上形成源电极；在第二漂移区上形成栅电极；以及在第一漂移区下方形成漏电极。
在一些实施例中，该方法还可以包括：在衬底上形成第一漂移区之前，在衬底上形成以高浓度掺杂有第一导电类型的掺杂剂的漏极区。
在一些实施例中，形成第一漂移区可以包括形成与漏极区直接接触的第一漂移区。
在一些实施例中，形成沟道区可以包括：形成沟道区以覆盖包括至少一个掩模层的表面的未覆盖有第二漂移区的区域的整个区域。
在一些实施例中，形成源电极可以包括形成与沟道区直接接触的源电极。
根据实施例的一方面，一种半导体结构包括：衬底；在衬底上的第一导电类型的第一半导体区域；在第一半导体区域上彼此间隔开的多个掩模层；在多个掩模层上的第二导电类型的第二半导体区域；以及在第一半导体区域上的第一导电类型的第三半导体区域。第二导电类型不同于第一导电类型。第三半导体区域接触第二半导体区域，以在与衬底的上表面平行的方向上形成PN结结构。
在一些实施例中，一种晶体管可以包括：所述半导体结构；在第二半导体区域和第三半导体区域上方的二维电子气(2DEG)感应层；源电极，延伸穿过2DEG感应层并电连接到第二半导体区域；以及在2DEG感应层上的栅电极。栅电极可以与源电极间隔开。衬底可以是漏电极。
在一些实施例中，一种晶体管可以包括：所述半导体结构；在第三半导体区域上的栅电极；在栅电极与第三半导体区域之间的栅绝缘层；以及电连接到第二半导体区域的源电极。源电极可以与栅电极间隔开，衬底可以是漏电极。
在一些实施例中，第一半导体区域、第二半导体区域和第三半导体区域可以包括III-V族化合物半导体。III-V族化合物半导体可以包括作为III族元素的硼(B)、铝(Al)、镓(Ga)或铟(In)中的至少一种元素。III-V族化合物半导体可以包括作为V族元素的氮。
在一些实施例中，一种电子设备可以包括所述半导体结构。
附图说明
从结合附图进行的以下描述中，本公开的某些实施例的上述和其他方面、特征和优点将更加明显，在附图中：
图1是示出根据实施例的半导体结构的结构的示意性截面视图；
图2是示出根据实施例的晶体管的结构的示意性截面视图；
图3A和图3B是比较当图2的晶体管接通时与当该晶体管断开时的耗尽区的变化的图；
图4是示出根据另一实施例的晶体管的结构的示意性截面视图；
图5是示出根据另一实施例的晶体管的结构的示意性截面视图；
图6至图14是示出根据实施例的制造晶体管的方法的图；
图15至图20是示出根据另一实施例的制造晶体管的方法的图；
图21是示出根据另一实施例的晶体管的结构的示意性截面视图；
图22是示出根据另一实施例的晶体管的结构的示意性截面视图；以及
图23是根据另一实施例的电子设备的示意图。
具体实施方式
现在将详细谈及实施例，在附图中示出了实施例的示例，在附图中相似的附图标记始终表示相似的元件。在这方面，本实施例可以具有不同的形式，并且不应被解释为限于这里阐述的描述。因此，下面仅通过参考附图描述实施例以解释各方面。如本文所使用的，术语“和/或”包括一个或多个相关联的所列项目的任何和所有组合。诸如“……中的至少一个”的表达当在元素列表(例如，A、B和C)之后时修饰整个元素列表，而不是修饰该列表中的单独的元素。例如，“A、B和C中的至少一个”，“A、B或C中的至少一个”，“A、B、C或其组合中的一个”和“A、B、C及其组合中的一个”可分别解释为覆盖以下组合的任一种：A；B；A和B；A和C；B和C；以及A、B和C。”
在下文中，将参考附图详细描述实施例。以下描述的实施例仅是示例，并且可以在其中进行各种修改。在附图中，相似的附图标记指代相似的元件，并且为了描述的清楚和方便，每个元件的尺寸可能被夸大。
如在此使用的，术语在元件“在……上”或“在……上方”可以被理解为是指该元件可以直接在另一个元件上，或在另一个元件上而不与另一个元件接触。
术语“第一”、“第二”等可用于描述各种元件，但是在本文中仅用于将一个元件与另一个元件区分开。这些术语不意在限制元件的材料或结构。
如本文所使用的，除非上下文另外明确指出，否则单数表达也意在包括复数形式。将理解，当元件被称为“包括”另一元件时，除非另外提及，否则该元件还可以包括其他元件。
当在本文中使用时，诸如“单元”、“模块”等的术语表示用于处理至少一个功能或操作的单元，其可以由硬件、软件或硬件与软件的组合来实现。
术语“该”和“一种”以及与之类似的指示词可以理解为包括单数和复数形式两者。
除非明确阐明方法的操作应按以下描述的顺序执行，否则可以按适当的顺序执行操作。另外，指示示例的所有术语(例如，等等)仅是为了详细描述技术构思的目的，因此，除非受权利要求书的限制，否则本公开的范围不受这些术语的限制。
取决于上下文，术语“区域”可以指层、衬底或其他结构特征，或其一部分。
图1是示出根据实施例的半导体结构的结构的示意性截面视图。
参考图1，半导体结构100包括衬底SUB、在衬底SUB上的第一半导体区域11、在第一半导体区域11上的至少一个掩模层13、在至少一个掩模层13上的第二半导体区域14和在第一半导体区域11上的第三半导体区域12。可以在衬底SUB和第一半导体区域11之间提供缓冲层5。
蓝宝石(Al2O3)衬底、硅(Si)衬底、碳化硅(SiC)衬底、金属衬底、GaN衬底等可以用作衬底SUB。
缓冲层5用于减轻由于衬底SUB和第一半导体区域11的半导体材料之间的晶格常数不匹配或热膨胀系数不匹配导致的缺陷、裂纹、应力等的发生，并获得高质量的半导体层。
例如，当衬底SUB是硅衬底并且第一半导体区域11包括GaN时，由于Si和GaN之间的热膨胀系数差异，在冷却过程中热拉应力(thermal tensile stress)可能会施加到氮化物半导体薄膜上，因此，当在硅衬底上直接生长GaN薄膜时，衬底SUB可能会翘曲。当热拉应力超过临界点时，可能会发生裂纹。另外，由于晶格常数差异，可能会发生缺陷。
缓冲层5被示为单层，但是不限于此，并且可以具有多层结构。可以考虑到衬底SUB的材料和用于形成第一半导体区域11的半导体材料来确定缓冲层5的材料和结构。
第一半导体区域11可以是掺杂有第一导电类型的掺杂剂的半导体层。第一导电类型可以是n型。第一半导体区域11可以包括III-V族化合物半导体。第一半导体区域11可以包括作为III族元素的硼(B)、铝(Al)、镓(Ga)或铟(In)中的至少一种元素，并且包括包含作为V族元素的氮元素的氮化物半导体。第一半导体区域11可以包括n型GaN。
掩模层13被形成在第一半导体区域11上。掩模层13可以包括限制和/或抑制半导体生长的绝缘材料，并且可以包括例如各种类型的氧化物和氮化物。掩模层13可以包括SiO2或SiNx。
掩模层13在第一方向(Z轴方向)上与衬底SUB间隔开并覆盖第一半导体区域11的表面的一部分，以在不同于第一方向的第二方向上在第一半导体区域11上形成PN结结构。第二方向可以是X轴方向。可以通过在第一半导体区域11的表面的未覆盖有掩模层13的区域上生长半导体并且在掩模层13上生长半导体，来以期望的形状形成半导体结构。虽然示出了两个掩模层13，但是这仅是示例，并且掩模层13的数量可以是一个或多于两个。
第二半导体区域14可以在掩模层13上。第二半导体区域14可以是掺杂有第二导电类型的掺杂剂的半导体层。第二导电类型可以是p型。第二半导体区域14可以包括III-V族化合物半导体。第二半导体区域14可以包括作为III族元素的硼(B)、铝(Al)、镓(Ga)或铟(In)中的至少一种元素，并且包括包含作为V族元素的氮元素的氮化物半导体。第二半导体区域14可以包括p型GaN。
第三半导体区域12在第一半导体区域11上。如同第一半导体区域11，第三半导体区域12可以是掺杂有第一导电类型的掺杂剂的半导体层。第一导电类型可以是n型。第三半导体区域12可以包括具有与第一半导体区域11相同的成分(composition)的半导体。第三半导体区域12可以包括III-V族化合物半导体。第三半导体区域12可以包括作为III族元素的硼(B)、铝(Al)、镓(Ga)或铟(In)中的至少一种元素，并且包括包含作为V族元素的氮元素的氮化物半导体。第三半导体区域12可以包括n型GaN。
如图所示，第三半导体区域12可以具有在第一方向(Z轴方向)上从第一半导体区域11的表面的未覆盖有至少一个掩模层13的区域，朝向掩模层13的上方区域延伸的形状。这是因为当从第一半导体区域11的表面的未覆盖有至少一个掩模层13的区域生长半导体时，半导体不仅在作为生长方向的第一方向上生长，而且在与第一方向垂直的第二方向上生长。因此，边界表面BS被倾斜地提供在掩模层13上并且成为PN结表面。然而，所示的边界表面BS的形状仅是示例，并且可以关于掩模层13更平缓或陡峭地倾斜。
第三半导体区域12的厚度t2可以大于第一半导体区域11的厚度t1。设置该厚度差以当例如在垂直晶体管中采用半导体结构100时，进一步增加由于上述PN结表面而导致的增大耐受电压的效果，如下面将参考图2、图3A和图3B所描述的。
半导体结构100可以进一步包括高浓度层10，该高浓度层10被提供在衬底SUB与第一半导体区域11之间，并且比第一半导体区域11更重地掺杂。类似于第一半导体区域11，高浓度层10可以包括掺杂有第一导电类型的掺杂剂的半导体。高浓度层10可以与第一半导体区域11直接接触地形成。高浓度层10可以包括GaN。
半导体结构100可适用于各种类型的电子器件，并且可以以各种形状进行加工。例如，当衬底SUB的材料是金属时，半导体结构100可以用作电极，并且当衬底SUB的材料是非金属时，可以从半导体结构100中去除衬底SUB，并且可以在高浓度层10的下表面上形成电极。另外，第二半导体区域14被示出为具有这样的形状，使得施加到彼此间隔开的两个掩模层13上的半导体材料在向上方向上合并(merge)在一起。然而，该形状仅是示例，并且该形状可以根据要形成在第二半导体区域14上的栅电极和源电极的形状而变化。
下面将描述使用上述结构的各种电子器件的实施例。
图2是示出根据实施例的晶体管的结构的示意性截面视图。图3A和图3B是比较当图2的晶体管接通时与当该晶体管断开时的耗尽区的变化的图。
根据实施例的晶体管101是场效应晶体管，并且可以是适用为功率开关元件的高功率晶体管，特别是高功率金属氧化物半导体场效应晶体管(MOSFET)。在一个实施例中，晶体管101采用这样的结构，其中，在与源电极S和漏电极D彼此间隔开的方向垂直的方向上形成PN结结构，以确保耐受高电压的耐受电压特性同时降低导通电阻Ron。
下面将详细描述晶体管101的结构。
晶体管101包括漏电极D、在第一方向(Z轴方向)上与漏电极D分开布置的至少一个掩模层130、在漏电极D与掩模层130之间的第一导电类型的第一漂移区121、在掩模层130上的第二导电类型的沟道区141、在第一漂移区121上提供为与沟道区141邻近的第二漂移区122、在沟道区141上的源电极S和在第二漂移区122上的栅电极G。
另外，以高浓度掺杂有第一导电类型的掺杂剂的漏极区110可以被进一步提供在漏电极D与第一漂移区121之间，以及以高浓度掺杂有第一导电类型的掺杂剂的源极区160可以被进一步提供在源电极S与沟道区141之间。
第一漂移区121可以包括掺杂有第一导电类型的掺杂剂的III-V族化合物半导体。第一漂移区121可以包括例如n(-)GaN或n(-)AlGaN。例如，硅(Si)可以用作n型掺杂剂。
就晶体管101的导通电阻Ron和耐受电压性能而言，第一漂移区121的掺杂浓度和厚度是主要因素。为了提高耐受电压性能，第一漂移区121的厚度可以增加并且其掺杂浓度可以减小。然而，通常，由于在异质衬底上形成氮化物半导体的过程中发生的缺陷等，将第一漂移区121制造为大的厚度受到限制。另外，第一漂移区121的掺杂浓度的减小导致导通电阻Ron的增加，因此可以考虑到导通电阻Ron和耐受电压性能来设置掺杂浓度。
至少一个掩模层130被形成在第一漂移区121上。至少一个掩模层130可以包括限制和/或抑制半导体生长的绝缘材料，并且可以包括例如各种类型的氧化物和氮化物。至少一个掩模层130可以包括SiO2或SiNx。
至少一个掩模层130在第一方向(Z轴方向)上与衬底SUB间隔开并且覆盖第一漂移区121的表面的一部分，以在不同于第一方向的第二方向上在第一漂移区121上形成PN结结构。第二方向可以是X轴方向。可以通过从第一漂移区121的表面的未覆盖有掩模层130的区域生长半导体并且在掩模层130上生长半导体，来以期望的形状形成半导体结构。虽然示出了两个掩模层130，但是这仅是示例，并且掩模层130的数量可以是一个或多于两个。
沟道区141在至少一个掩模层130上。沟道区141可以包括掺杂有第二导电类型的掺杂剂的III-V族化合物半导体。沟道区141可以包括例如p型GaN。替选地，沟道区141可以包括p型AlGaN、BAlGaN、BAlInGaN、InGaN或BInGaN。例如，镁Mg可用作p型掺杂剂。
第二漂移区122在第一漂移区121上。第二漂移区122与第一漂移区121一起形成漂移区120。类似于第一漂移区121，第二漂移区122可以包括掺杂有第一导电类型的掺杂剂的III-V族化合物半导体。第二漂移区122可以包括具有与第一漂移区121相同的成分的半导体。第二漂移区122可以包括例如n-GaN。
如图所示，第二漂移区122可以具有在第一方向(Z轴方向)上从第一漂移区121的表面的未覆盖有掩模层130的区域，朝向掩模层130的上方区域延伸的形状。这是因为当从第一漂移区121的表面的未覆盖有掩模层130的区域生长半导体时，半导体不仅在作为生长方向的第一方向上生长，而且在与第一方向垂直的第二方向上生长。因此，边界表面BS被倾斜地提供在掩模层130上并且成为PN结表面。然而，所示的边界表面BS的形状仅是示例，并且可以关于掩模层130更平缓或陡峭地倾斜。
如上所述，沟道区141和第二漂移区122通过利用掩模层130的半导体的生长而在X轴方向上形成PN结结构。如图3A和图3B所示，水平方向上的PN结结构可以形成耗尽区190和195以改进耐受电压性能。稍后将对此进行描述。
源电极S在沟道区141上并且可以被形成为与沟道区141直接接触。源电极S可以具有下述形状：其一个端部区域穿过源极区160以与沟道区141直接接触。如图所示，源电极S可以具有下述形状：其一个端部区域穿过源极区160以延伸到沟道区141的内部。
栅电极G与沟道区141邻近地布置在第二漂移区122上。可以进一步提供围绕栅电极G的栅绝缘膜180，以使栅电极G与沟道区141和第二漂移区122绝缘。
在沟道区141与源电极S之间的源极区160可以包括掺杂有第一导电类型的掺杂剂的半导体。源极区160可以比沟道区141更重地掺杂。源极区160可以包括n(+)GaN、n(+)AlGaN、n(+)BAlGaN、n(+)BAlInGaN、n(+)InGaN或n(+)BInGaN。
在漏电极D与第一漂移区121之间的漏极区110可以包括掺杂有第一导电类型的掺杂剂的半导体。漏极区110可以与第一漂移区121直接接触地形成。漏极区110可以比第一漂移区121更重地掺杂。漏极区110可以包括n(+)GaN或n(+)AlGaN。
栅电极G、漏电极D和源电极S可以由导电材料形成。例如，栅电极G、漏电极D和源电极S的材料可以包括金属、合金、导电金属氧化物、或导电金属氮化物。
栅电极G可以通过以下方式形成：通过经由蚀刻来垂直穿透源极区160和沟道区141以使第二漂移区122的一部分暴露于外部而形成沟槽(trench)，在沟槽的底表面和内壁上形成栅绝缘膜180，以及用导电材料填充沟槽的内部。因此，栅电极G的两侧可以面对源极区160的一侧和沟道区141的一侧。此外，栅绝缘膜180的下表面可以与第二漂移区122接触，并且其侧面(lateralside)的一部分也可以与第二漂移区122接触。栅绝缘膜180可以由氮化硅(SiN)、氧化硅(SiO2)、氮氧化硅(SiON)、氮化铝(AlN)、氧化铝(Al2O3)、氮氧化铝(AlON)、氧化钽(Ta2O5)、氧化铪(HfO2)、或其他各种高K介电材料形成。
为了在电压被施加到栅电极G时允许电流在源极区160和漏极区110之间流动，漏极区110、第一漂移区121、第二漂移区122和源极区160可以被掺杂为具有相同的电极性(electrical polarity)。例如，漏极区110、第一漂移区121、第二漂移区122和源极区160都可以掺杂有n型掺杂剂。其中，漏极区110和源极区160可以被重掺杂。漏极区110和源极区160可以被掺杂为n(+)。
第一漂移区121和第二漂移区122可以被掺杂为浓度比n(+)低的n(-)以具有耐受高电压的耐受电压特性。然而，如上所述，应注意，当第一漂移区121和第二漂移区122的掺杂浓度降低时，晶体管101的导通电阻Ron减小。
在一个实施例中，晶体管101具有用于改进耐受电压性能的结构，其中，PN结结构由沟道区141和第二漂移区122在水平方向(X轴方向)上形成，例如，水平方向是与源电极S和漏电极D彼此间隔开的方向(Z轴方向)垂直的方向。因此，与不提供PN结结构的情况相比，第一漂移区121和第二漂移区122的n型掺杂浓度可以更高。
例如，可以以1019/cm3或更大的掺杂浓度来掺杂漏极区110和源极区160，并且可以以1015/cm3至1018/cm3的掺杂浓度来掺杂第一漂移区121和第二漂移区122。
第二漂移区122的厚度t2可以大于第一漂移区121的厚度t1。这里，第二漂移区122的厚度t2是指从掩模层130的上表面到边界表面BS的最上端的距离。因为第一漂移区121和第二漂移区122是导通电阻Ron和耐受电压性能的主要因素，所以第一漂移区121和第二漂移区122的厚度之间的差不应理解为是指第二漂移区122的厚度t2越大越好。应当理解，第二漂移区122的厚度t2与为第一漂移区121和第二漂移区122设置的总厚度之比高于第一漂移区121的厚度t1与总厚度之比。第一漂移区121的厚度t1可以在适合于形成至少一个掩模层130并且在至少一个掩模层130上形成PN结结构的范围内减小和/或最小化。
与本实施例不同，在水平方向上没有PN结结构的晶体管的情况下，通常将漂移区的掺杂浓度设置为不超过1017/cm3，从而增大了导通电阻Ron。
换句话说，一个实施例的晶体管采用如下结构：其用于相对于给定厚度和漂移区的耐受电压要求增加漂移区的掺杂浓度，从而有效地减小导通电阻Ron。
参考图3A和图3B，将描述晶体管101接通的状态和晶体管101断开的状态。
图3A示出了晶体管101接通的状态，例如，对栅电极G施加接通电压的状态。形成了包括源电极S、沟道区141、第一漂移区121、第二漂移区122、漏极区110和漏电极D的沟道路径。
根据源电极S与沟道区141直接接触的布置，形成源电极S与漏电极D之间的沟道路径，使得电荷载流子穿过p型区、pn结和n型区。
图3B示出了晶体管101断开的状态，例如，对栅电极G施加低于接通电压的电压的状态。因此，当下方的n型漂移区120的电压由于漏电极D的高电压而增大时，对PN结施加反向电压。在这种情况下，与图3B的耗尽区195类似，图3A中所示的耗尽区190加宽，并且可以有效地耗尽载流子。由于该现象，即使当漂移区120的掺杂浓度高时，也可以在高电压下有效地抑制电流。
此外，形成有耗尽区的第二漂移区122的厚度t2被设置为大于第一漂移区121的厚度t1，可以进一步改进在高电压下限制和/或抑制电流的效果。
如上所述，由于水平PN结结构而可以增大耐受电压，因此可以在不降低耐受电压性能的情况下增加漂移区120的掺杂浓度，从而降低导通电阻Ron。
晶体管101的上述结构是称为沟槽MOSFET的结构，并且其中增大耐受电压以及降低导通电阻Ron的实施例的构思适用于各种类型的垂直晶体管、以及以上结构。例如，晶体管101适用于诸如高电子迁移率晶体管(HEMT)、电流孔径垂直电子晶体管(CAVET)和鳍式场效应晶体管(Fin-FET)的晶体管。
图4是示出根据另一实施例的晶体管的结构的示意性截面视图。
根据本实施例的晶体管102例如是高电子迁移率晶体管(HEMT)，并且与上述晶体管101的不同之处主要在于提供二维电子气(2DEG)感应层165。
晶体管102包括漏电极D、在第一方向(Z轴方向)上与漏电极D分开布置的至少一个掩模层130、在漏电极D与至少一个掩模层130之间的第一导电类型的第一漂移区121、在至少一个掩模层130上的第二导电类型的沟道区142、在第一漂移区121上提供为与沟道区142邻近的第二漂移区122、在沟道区142上的源电极S和在第二漂移区122上的栅电极G。可以在漏电极D与第一漂移区121之间进一步提供以高浓度掺杂有第一导电类型的掺杂剂的漏极区110。
在第二漂移区122上，提供由半导体材料形成的2DEG感应层165，该半导体材料具有与第二漂移区122的半导体材料的成分不同的成分，并且将2DEG层感应到第二漂移区122。2DEG感应层165可以被形成为与第二漂移区122接触，并且源电极S和漏电极D在2DEG感应层165上。
源电极S的一个端部区域可以穿过2DEG感应层165以与沟道区142直接接触。如图所示，源电极S可以具有下述形状：其一个端部区域穿过2DEG感应层165以延伸到沟道区142的内部。
2DEG感应层165在第二漂移区122上，并且由能够将2DEG层感应到第二漂移区122中的材料形成。2DEG感应层165可以包括III-V族半导体。例如，2DEG感应层165可以包括AlGaN、AlInN等。AlGaN、AlInN等具有比第二漂移区122的极化率更高的极化率(polarizability)，因此可以将2DEG层感应到第二漂移区122中。当第二漂移区122是GaN层时，2DEG感应层165可以是AlGaN层或AlInN层。当第二漂移区122是InN层时，2DEG感应层165可以是AlInN层。2DEG感应层165可以是掺杂有n型杂质的层。2DEG感应层165可以具有包括多个不同材料层的多层结构。2DEG感应层165可以由各种其他材料以及上述示例形成。
由2DEG感应层165形成在第二漂移区122中的2DEG层可以具有高电子浓度。
在图4的晶体管102中，PN结结构由沟道区142和第二漂移区122在水平方向上形成的构思被应用于用作功率器件的高电子迁移率晶体管(HEMT)的基本结构，并且该结构可以以各种方式进行修改。例如，可以在栅电极G与2DEG感应层165之间进一步提供栅绝缘层180(如图21所描绘的)和/或耗尽层(p型半导体层，诸如p型GaN，但限于此，如图22所描绘的)。此外，可以通过使要在其中形成栅电极G的2DEG感应层165的一部分凹陷一定深度而形成凹陷区域(未示出)，并且之后可以在凹陷区域中形成栅电极G。在这种情况下，对应于凹陷区域的2DEG层的特性可以改变，并且HEMT的特性可以被调整。另外，可以在源电极S和漏电极D垂直布置的范围内进行各种修改。
图5是示出根据另一实施例的晶体管的结构的示意性截面视图。
本实施例的晶体管104与上述晶体管101和102的不同之处在于它具有鳍式场效应管(Fin-FET)结构。
晶体管104包括漏电极D、在第一方向(Z轴方向)上与漏电极D分开布置的至少一个掩模层130、在漏电极D与至少一个掩模层130之间的第一导电类型的第一漂移区121、在至少一个掩模层130上的第二导电类型的沟道区144、在第一漂移区121上提供为与沟道区144邻近的第二漂移区122、在沟道区144上的源电极S和在第二漂移区122上的栅电极G。另外，可以在漏电极D与第一漂移区121之间进一步提供以高浓度掺杂有第一导电类型的掺杂剂的漏极区110，以及可以在源电极S与沟道区144之间进一步提供以高浓度掺杂有第一导电类型的掺杂剂的源极区160。
源电极S可以与沟道区144直接接触地形成，并且具有穿过源极区160以延伸到沟道区144内部的形状，如图所示。源电极S和栅电极G以鳍状形式重复且交替地堆叠。
图6至图14是示出根据实施例的制造晶体管的方法的图。
参考图6，在衬底SUB上形成第一漂移区121。在形成第一漂移区121之前，可以形成高浓度漏极区110。为了形成漏极区110，首先，可以在衬底SUB上形成缓冲层105。第一漂移区121可以与漏极区110直接接触地形成。
蓝宝石(Al2O3)衬底、硅(Si)衬底、碳化硅(SiC)衬底、金属衬底、GaN衬底等可以用作衬底SUB。当衬底SUB由金属材料形成时，衬底SUB可以用作漏电极。在其他情况下，可以去除衬底SUB并且可以在漏极区110下方形成漏电极。
缓冲层105用于减轻由于衬底SUB和漏极区110的半导体材料之间的晶格常数不匹配或热膨胀系数不匹配导致的缺陷、裂纹、应力等的发生，并获得高质量的半导体层。缓冲层105被示为单层，但不限于此，并且可以具有多层结构。可以考虑到衬底SUB的材料和用于形成漏极区110的半导体材料来确定缓冲层105的材料和结构。
漏极区110和第一漂移区121包括掺杂有第一导电类型的掺杂剂的半导体材料。漏极区110和第一漂移区121可以包括III-V族化合物半导体并且可以通过外延生长工艺来生长。外延生长工艺可以包括金属有机化学气相沉积工艺、液相外延工艺、氢化物气相外延工艺、分子束外延工艺或金属有机气相外延生长工艺。硅(Si)可以用作第一导电类型的掺杂剂。
漏极区110可以比第一漂移区121更重地掺杂。可以以1019/cm3或更大的掺杂浓度掺杂漏极区110。可以以1015/cm3至1018/cm3的掺杂浓度来掺杂第一漂移区121。可以以1017/cm3至1018/cm3的掺杂浓度来掺杂第一漂移区121。
参考图7，在第一漂移区121上形成至少一个掩模层130。至少一个掩模层130可以被形成为覆盖第一漂移区121的表面的一部分。掩模层130可以包括限制和/或抑制半导体的生长的绝缘材料，并且可以包括例如各种类型的氧化物和氮化物。至少一个掩模层130可以包括SiO2、SiNx或Al2O3。可以通过化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺或原子层沉积(ALD)工艺形成掩模层130。
接下来，参考图8，通过在第一漂移区121的表面的未覆盖有掩模层130的区域上生长半导体来形成第二漂移区122。第二漂移区122在第一漂移区121上。第二漂移区122可以包括具有与第一漂移区121的成分相同的成分的半导体，并且可以通过上述各种外延生长方法之一来生长。
如图所示，第二漂移区122从第一漂移区121的表面的未覆盖有掩模层130的区域垂直地生长，并且还朝向掩模层130的上方区域水平地生长。因此，第二漂移区122可以被形成在掩模层130上以具有带有倾斜的边界表面BS的形状。边界表面BS可以是PN结表面。
参考图9，用于沟道区的沟道材料层140被形成在掩模层130上。可以通过从第二漂移区122生长半导体来形成沟道材料层140。沟道材料层140可以被形成为覆盖掩模层130的表面的未覆盖有第二漂移区122的区域和第二漂移区122的暴露区域。
沟道材料层140可以包括掺杂有第二导电类型的掺杂剂的半导体。可以通过上述各种外延生长方法之一来形成沟道材料层140。镁(Mg)可以用作第二导电类型的掺杂剂。
参考图10，在沟道材料层140上形成源极区层161。源极区层161可以包括以高浓度掺杂有第一导电类型的掺杂剂的半导体。掺杂浓度可以为1019/cm3或更大。
参考图11，以某一图案蚀刻源极区层161和沟道材料层140以形成多个沟槽至某一深度，并且形成源极区160和沟道区141。沟槽H1被形成以用于形成栅电极，并且被形成为足以穿过源极区160和沟道区141并暴露第二漂移区122的表面的深度。沟槽H2被形成以用于形成源电极，并且被形成为足以穿过源极区160并暴露沟道区141的表面的深度。沟槽H2可以被形成到沟道区141内的某一深度，但不限于此，并且沟槽H2中的深度可以落入下述范围内：其中形成的源电极可以与沟道区141直接接触。
接下来，参考图12，在沟槽H1的内表面上形成栅绝缘膜180。栅绝缘膜180用于使栅电极与沟道区141和源极区160绝缘。栅绝缘膜180可以由氮化硅(SiN)、氧化硅(SiO2)、氮氧化硅(SiON)、氮化铝(AlN)、氧化铝(Al2O3)、氮氧化铝(AlON)、氧化钽(Ta2O5)、氧化铪(HfO2)、或其他各种高K介电材料形成。可以通过化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺或原子层沉积(ALD)工艺形成栅绝缘膜180。
参考图13，将电极材料施加到沟槽H1和沟槽H2中以形成源电极S和栅电极G。源电极S和栅电极G可以由金属、合金、导电金属氧化物或导电金属氮化物形成。
参考图14，去除衬底SUB和缓冲层105，并且在漏极区110的下表面上形成漏电极D。
衬底SUB和缓冲层105可以通过例如激光剥离方法来去除。
根据以上工艺，可以制造具有如图2所示的沟槽MOSFET结构的晶体管。
图15至图20是示出根据另一实施例的制造晶体管的方法的图。
根据本实施例的制造晶体管的方法可以与例如制造图4的晶体管的方法基本相同。
图15的结构可以通过将蚀刻和/或平坦化工艺添加到根据图6至图9的操作制造的结构来获得。即，可以通过蚀刻图9的结构的沟道层140的上部来形成沟道区142。
接下来，参考图16，在沟道区142上另外生长第二漂移区122以覆盖沟道区142的上部。
参考图17，在第二漂移区122上形成2DEG感应层165。
参考图18，穿过2DEG感应层165和第二漂移区122形成沟槽H。沟槽H用于形成源电极，并且沟槽H的深度可以延伸到沟道区142内部的某一深度，如图所示。然而，沟槽H不限于此，并且可以被形成为各种深度以使形成在沟槽H中的源电极与沟道区142直接接触。
参考图19，在2DEG感应层165上形成源电极S和栅电极G。源电极S可以被形成为穿过2DEG感应层165以与沟道区142直接接触。
参考图20，去除衬底SUB和缓冲层105，并且在漏极区110的下表面上形成漏电极D，以制造具有图4所示的结构的晶体管。
上面已经参考附图中图示的实施例描述了半导体结构、使用该结构的晶体管以及制造上述晶体管的方法，但是这些仅是示例，并且本领域普通技术人员将理解可以做出各种修改和等同实施例。尽管上面已经详细描述了许多事项，但是它们应被解释为说明某些实施例，而不是限制本公开的范围。因此，本公开的范围不应由在此阐述的实施例确定，而应由权利要求书中描述的技术精神确定。
上述晶体管是具有水平PN结结构的垂直晶体管，并且能够在增加耐受电压的同时有效地降低其导通电阻Ron。
因此，上述晶体管适用于各种类型的高功率器件和包括其的电子设备。
图23是根据另一实施例的电子设备的示意图。
如图所示，电子设备2300包括一个或多个电子设备组件，包括经由总线2310通信地耦合在一起的处理器(例如，处理电路)2320和存储器2330。
处理电路2320可以被包括在下述中的一个或多个实例中，可以包括述中的一个或多个实例和/或可以由下述中的一个或多个实例来实现：诸如包括逻辑电路的硬件的处理电路；诸如运行软件的处理器的硬件/软件组合；或其组合。例如，处理电路2320可以包括但不限于中央处理单元(CPU)、应用处理器(AP)、算术逻辑单元(ALU)、图形处理单元(GPU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器或专用集成电路(ASIC)等。在一些示例实施例中，存储器2330可以包括非暂时性计算机可读存储设备，例如固态驱动器(SSD)，其存储指令程序，并且处理电路2320可以被配置为运行指令程序以实现电子设备2300的功能。
在一些示例实施例中，电子设备2300可以包括耦合到总线2310的一个或多个附加组件2340，其可以包括例如电源、光传感器、发光设备、其任意组合等等。在一些示例实施例中，处理电路2320、存储器2330或一个或多个附加组件2340中的一个或多个可以包括根据本文描述的任何示例实施例的任何半导体结构或晶体管，诸如图1中的半导体结构100，或图2、4-6和21-22中的上述晶体管101至107，使得处理电路2320、存储器2330或一个或多个其他组件2340中的一个或多个以及由此电子设备2300可以具有在增加耐受电压的同时能够有效地降低其导通电阻Ron的功率器件，从而提供具有改进的电特性以及由此改进的性能和/或可靠性的电子设备2300。
应当理解，应仅在描述性意义上而不是出于限制的目的考虑本文描述的实施例。每个实施例中的特征或方面的描述通常应被认为可用于其他实施例中的其他类似特征或方面。尽管已经参考附图描述了一个或多个实施例，但是本领域普通技术人员将理解，可以在不脱离由以下权利要求限定的精神和范围的情况下在其中进行形式和细节上的各种改变。

Claims (27)

1.一种半导体结构，包括：
衬底；
至少一个掩模层，在第一方向上与衬底间隔开；
在衬底与至少一个掩模层之间的第一导电类型的第一半导体区域；
第二导电类型的第二半导体区域，被布置在至少一个掩模层上；以及
在第一半导体区域上的第一导电类型的第三半导体区域，第三半导体区域接触第二半导体区域以在不同于第一方向的第二方向上形成PN结结构，第三半导体区域的一部分在第一方向上设置在第二半导体区域和至少一个掩模层之间，
其中第三半导体区域的厚度大于第一半导体区域的厚度。
2.根据权利要求1所述的半导体结构，其中，第三半导体区域在第一方向上从第一半导体区域的表面的未覆盖有至少一个掩模层的区域，朝向至少一个掩模层的上方区域延伸。
3.根据权利要求1所述的半导体结构，其中，第二半导体区域接触至少一个掩模层。
4.根据权利要求1所述的半导体结构，其中，至少一个掩模层包括绝缘材料，并且被配置为抑制半导体的生长。
5.根据权利要求1所述的半导体结构，还包括：
在衬底与第一半导体区域之间的高浓度层，其中
高浓度层比第一半导体区域更重地掺杂。
6.根据权利要求1所述的半导体结构，其中
第一半导体区域、第二半导体区域和第三半导体区域包括III-V族化合物半导体，以及
III-V族化合物半导体包括作为III族元素的硼(B)、铝(Al)、镓(Ga)或铟(In)中的至少一种元素，以及
III-V族化合物半导体包括作为V族元素的氮。
7.根据权利要求1所述的半导体结构，其中，第一半导体区域和第三半导体区域包括化合物半导体，并且具有相同的成分。
8.一种晶体管，包括：
漏电极；
至少一个掩模层，在第一方向上与漏电极间隔开；
在漏电极与至少一个掩模层之间的第一导电类型的第一漂移区；
在至少一个掩模层上的第二导电类型的沟道区；
在第一漂移区上的第二漂移区，第二漂移区接触沟道区以在不同于第一方向的第二方向上形成PN结结构；
在沟道区上的源电极；以及
在第二漂移区上的栅电极，
其中沟道区被布置成使得第二漂移区的一部分在第一方向上位于沟道区和至少一个掩模层之间，
其中第二漂移区的厚度大于第一漂移区的厚度。
9.根据权利要求8所述的晶体管，其中，沟道区在第一方向上从第一漂移区的表面的未被至少一个掩模层覆盖的区域，朝向至少一个掩模层的上方区域延伸。
10.根据权利要求8所述的晶体管，其中，沟道区接触至少一个掩模层。
11.根据权利要求8所述的晶体管，其中，至少一个掩模层包括绝缘材料，并且被配置为抑制半导体的生长。
12.根据权利要求8所述的晶体管，还包括：
在漏电极与第一漂移区之间的漏极区，其中
漏极区以高浓度掺杂有第一导电类型的掺杂剂。
13.根据权利要求12所述的晶体管，其中，漏极区直接接触第一漂移区。
14.根据权利要求8所述的晶体管，其中
第一漂移区、沟道区和第二漂移区包括III-V族化合物半导体，
III-V族化合物半导体包括作为III族元素的硼(B)、铝(Al)、镓(Ga)或铟(In)中的至少一种元素，以及
III-V族化合物半导体包括作为V族元素的氮。
15.根据权利要求8所述的晶体管，其中，源电极直接接触沟道区。
16.根据权利要求8所述的晶体管，还包括：
在沟道区与源电极之间提供的源极区，其中
源极区以高浓度掺杂有第一导电类型的掺杂剂。
17.根据权利要求16所述的晶体管，其中，源电极具有其一个端部区域穿过源极区并直接接触沟道区的形状。
18.根据权利要求17所述的晶体管，其中，源电极具有其一个端部区域穿过源极区并延伸到沟道区中的形状。
19.根据权利要求8所述的晶体管，还包括：
栅绝缘膜，围绕栅电极以使栅电极与沟道区和第二漂移区绝缘，其中
栅电极与沟道区和第二漂移区邻近。
20.根据权利要求8所述的晶体管，还包括：
二维电子气2DEG感应层，被配置为在第二漂移区中感应二维电子气层，2DEG感应层被提供在第二漂移区与源电极之间，以及
2DEG感应层由与第二漂移区的半导体材料的成分不同的成分的半导体材料形成。
21.根据权利要求20所述的晶体管，其中，源电极具有其一个端部区域穿过2DEG感应层并直接接触沟道区的形状。
22.根据权利要求21所述的晶体管，其中，源电极具有其一个端部区域穿过2DEG感应层以延伸到沟道区中的形状。
23.一种制造晶体管的方法，所述方法包括：
在衬底上形成第一导电类型的第一漂移区；
在第一漂移区上形成至少一个掩模层；
通过从第一漂移区的表面的未被至少一个掩模层覆盖的区域生长半导体，来形成第二漂移区；
在至少一个掩模层上形成第二导电类型的沟道区；
在沟道区上形成源电极；
在第二漂移区上形成栅电极；以及
在第一漂移区下方形成漏电极，
其中沟道区被布置成使得第二漂移区的一部分在第一方向上位于沟道区和至少一个掩模层之间，
其中第二漂移区的厚度大于第一漂移区的厚度。
24.根据权利要求23所述的方法，还包括：
在衬底上形成第一漂移区之前，
在衬底上形成以高浓度掺杂第一导电类型的掺杂剂的漏极区。
25.根据权利要求23所述的方法，其中，形成第一漂移区包括形成与漏极区直接接触的第一漂移区。
26.根据权利要求23所述的方法，其中，形成沟道区包括：形成沟道区以覆盖包括至少一个掩模层的表面的未被第二漂移区覆盖的区域的整个区域。
27.根据权利要求23所述的方法，其中，形成源电极包括形成与沟道区直接接触的源电极。
CN202010637763.2A 2019-11-19 2020-07-02 半导体结构、包括半导体结构的晶体管和制造晶体管的方法 Active CN112909073B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190149111A KR20210061198A (ko) 2019-11-19 2019-11-19 반도체 구조체, 이를 포함하는 트랜지스터 및 트랜지스터의 제조방법
KR10-2019-0149111 2019-11-19

Publications (2)

Publication Number Publication Date
CN112909073A CN112909073A (zh) 2021-06-04
CN112909073B true CN112909073B (zh) 2024-03-15

Family

ID=70779525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010637763.2A Active CN112909073B (zh) 2019-11-19 2020-07-02 半导体结构、包括半导体结构的晶体管和制造晶体管的方法

Country Status (5)

Country Link
US (1) US11387358B2 (zh)
EP (1) EP3826071A1 (zh)
JP (1) JP2021082807A (zh)
KR (1) KR20210061198A (zh)
CN (1) CN112909073B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210074871A (ko) 2019-12-12 2021-06-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11569375B2 (en) * 2020-04-17 2023-01-31 Hrl Laboratories, Llc Vertical diamond MOSFET and method of making the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075259A (en) * 1994-11-14 2000-06-13 North Carolina State University Power semiconductor devices that utilize buried insulating regions to achieve higher than parallel-plane breakdown voltages
CN103035697A (zh) * 2011-09-28 2013-04-10 富士通株式会社 半导体器件及制造方法
CN103985742A (zh) * 2013-02-12 2014-08-13 首尔半导体株式会社 垂直氮化镓晶体管及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995426B2 (en) 2001-12-27 2006-02-07 Kabushiki Kaisha Toshiba Semiconductor device having vertical metal insulator semiconductor transistors having plural spatially overlapping regions of different conductivity type
WO2006093309A1 (en) * 2005-03-03 2006-09-08 Fuji Electric Holdings Co., Ltd. Semiconductor device and the method of manufacturing the same
JP2007005764A (ja) 2005-05-27 2007-01-11 Toyota Motor Corp 半導体装置とその製造方法
EP2117040B1 (en) * 2007-02-27 2018-05-16 Fujitsu Limited Compound semiconductor device and process for producing the same
US8110835B2 (en) 2007-04-19 2012-02-07 Luminus Devices, Inc. Switching device integrated with light emitting device
JP4542178B2 (ja) 2008-07-15 2010-09-08 株式会社豊田中央研究所 半導体装置
KR101623960B1 (ko) 2009-06-04 2016-05-25 삼성전자주식회사 광전자 셔터, 이의 동작 방법 및 광전자 셔터를 채용한 광학 장치
JP5789967B2 (ja) 2010-12-03 2015-10-07 富士通株式会社 半導体装置及びその製造方法、電源装置
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
JP2014520405A (ja) 2011-06-20 2014-08-21 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 電流アパーチャ垂直電子トランジスタ
US10312361B2 (en) * 2011-06-20 2019-06-04 The Regents Of The University Of California Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage
US9153732B2 (en) 2012-02-23 2015-10-06 Nthdegree Technologies Worldwide Inc. Active LED module
KR102032437B1 (ko) 2012-02-28 2019-10-16 루미리즈 홀딩 비.브이. Ac led들을 위한 실리콘 기판들 상에서의 알루미늄 갈륨 나이트라이드/갈륨 나이트라이드 디바이스들을 갖는 갈륨 나이트라이드 led들의 집적
US8785975B2 (en) 2012-06-21 2014-07-22 Avogy, Inc. GAN vertical superjunction device structures and fabrication methods
KR20150012020A (ko) 2013-07-24 2015-02-03 서울반도체 주식회사 수직형 갈륨나이트라이드 트랜지스터 및 그 제조방법
EP3005419A4 (en) * 2013-06-06 2017-03-15 United Silicon Carbide Inc. Trench shield connected jfet
EP2843708A1 (en) 2013-08-28 2015-03-04 Seoul Semiconductor Co., Ltd. Nitride-based transistors and methods of fabricating the same
JP7389543B2 (ja) 2018-04-02 2023-11-30 富士電機株式会社 窒化物半導体装置
US10201051B1 (en) 2018-04-10 2019-02-05 Nthdegree Technologies Worldwide Inc. Active LED module with LED and vertical MOS transistor formed on same substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075259A (en) * 1994-11-14 2000-06-13 North Carolina State University Power semiconductor devices that utilize buried insulating regions to achieve higher than parallel-plane breakdown voltages
CN103035697A (zh) * 2011-09-28 2013-04-10 富士通株式会社 半导体器件及制造方法
CN103985742A (zh) * 2013-02-12 2014-08-13 首尔半导体株式会社 垂直氮化镓晶体管及其制造方法

Also Published As

Publication number Publication date
KR20210061198A (ko) 2021-05-27
CN112909073A (zh) 2021-06-04
EP3826071A1 (en) 2021-05-26
US20210151595A1 (en) 2021-05-20
US11387358B2 (en) 2022-07-12
JP2021082807A (ja) 2021-05-27

Similar Documents

Publication Publication Date Title
US10084077B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9837520B2 (en) Group III-nitride-based enhancement mode transistor having a multi-heterojunction fin structure
US9461122B2 (en) Semiconductor device and manufacturing method for the same
US9048303B1 (en) Group III-nitride-based enhancement mode transistor
US9443938B2 (en) III-nitride transistor including a p-type depleting layer
US20150221757A1 (en) Semiconductor device
US10566192B2 (en) Transistor structure having buried island regions
US9048304B2 (en) Semiconductor device and method of manufacturing semiconductor device
US11069802B2 (en) Field effect transistor including gradually varying composition channel
JP6649208B2 (ja) 半導体装置
TW202025486A (zh) 用於矽上iii-v族元件的摻雜緩衝層
CN112909073B (zh) 半导体结构、包括半导体结构的晶体管和制造晶体管的方法
JP2017073525A (ja) 窒化物半導体装置
US20150021666A1 (en) Transistor having partially or wholly replaced substrate and method of making the same
US9349856B2 (en) Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof
US20190267454A1 (en) Semiconductor devices with multiple channels and three-dimensional electrodes
US20170077280A1 (en) Semiconductor device and method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant