CN112908996A - 存储器装置 - Google Patents

存储器装置 Download PDF

Info

Publication number
CN112908996A
CN112908996A CN202010545924.5A CN202010545924A CN112908996A CN 112908996 A CN112908996 A CN 112908996A CN 202010545924 A CN202010545924 A CN 202010545924A CN 112908996 A CN112908996 A CN 112908996A
Authority
CN
China
Prior art keywords
digit line
capacitor
memory device
height
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010545924.5A
Other languages
English (en)
Inventor
王维志
范恭鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN112908996A publication Critical patent/CN112908996A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种存储器装置，包含基板、第一数位线、第一电容、第二数位线与金属挡板。基板具有多个主动区与隔离区。第一数位线与第一电容连接多个主动区中的第一主动区。第二数位线连接多个主动区中的第二主动区。金属挡板设置于隔离区上，并位于第一数位线与第二数位线之间。金属挡板电性绝缘于第一数位线与第二数位线。如此一来，本发明的存储器装置内的寄生电容由于金属挡板的设置而减少。

Description

存储器装置
技术领域
本发明有关于一种存储器装置，特别具有金属挡板的存储器装置。
背景技术
在存储器装置中，存在由数位线与数位线之间的电场所造成的本质寄生电容。而对于动态随机存取存储器(Dynamic Random Access Memory,DRAM)阵列装置，数位线寄生电容对于RC延迟问题是至关重要的。
因此，如何提供解决上述问题的元件，已成为本领域从业人员要解决的重要问题。
发明内容
为了达到上述目的，本发明提供一种存储器装置，这种存储器装置的数位线与数位线之间具有金属挡板。
根据本发明的一实施方式，一种存储器装置包含基板、第一数位线、第一电容、第二数位线与金属挡板。基板具有多个主动区与隔离区。第一数位线与第一电容连接多个主动区中的第一主动区。第二数位线连接多个主动区中的第二主动区。金属挡板设置于隔离区上，并位于第一数位线与第二数位线之间。金属挡板电性绝缘于第一数位线与第二数位线。
在本发明的一个或多个实施方式中，第一电容连接至第一主动区的源极，第一数位线连接至第一主动区的漏极，第一主动区的栅极设置于源极与漏极之间。
在本发明的一个或多个实施方式中，隔离区包含浅沟槽隔离区(shallowtrenchisolation,STI)、氧化物、氮化物或是氮氧化物。
在本发明的一个或多个实施方式中，第一数位线与第二数位线平行。在本发明的一些实施方式中，在第一数位线与第二数位线之间具有间隙。在从第一数位线往第二数位线延伸的方向上，金属挡板具有长度。金属挡板的长度是介于间隙的40％至60％的范围之间。
在本发明的一个或多个实施方式中，金属挡板的高度大于等于第一数位线与第二数位线之中任意一个的高度。
在本发明的一个或多个实施方式中，第一数位线的高度等于第二数位线的高度。金属挡板的高度是介于第一数位线的高度的70％至130％的范围之间。
在本发明的一个或多个实施方式中，存储器装置还包含第二电容。第二电容连接至第二主动区。第一电容与第二电容设置于第一数位线与第二数位线之间。金属挡板设置于第一电容与第二电容之间。在一些实施方式中，金属挡板的高度小于第一电容与第二电容之中任意一个的高度。
在本发明的一个或多个实施方式中，存储器装置还包含隔层。隔层设置成覆盖第一数位线、第二数位线与第一电容之中任意一个。隔层包含至少一个绝缘材料。
在本发明的一个或多个实施方式中，金属挡板的材料包含铝、钨、硅化钨、铜与多晶硅。
综上所述，在本发明的一实施方式中，存储器装置里的金属挡板配置用于屏蔽第一数位线与第二数位线之间的电场。存储器装置内的寄生电容由于金属挡板的设置而减少。在一些实施方式中，金属挡板还屏蔽了第一电容与第二电容之间的电场。因此，存储器装置的RC延迟问题被改善。
以上所述仅是用以阐述本发明所欲解决的问题、解决问题的技术手段、及其产生的功效等等，本发明的具体细节将在下文的实施方式及相关附图中详细介绍。
附图说明
本发明的优点与附图，应由接下来列举的实施方式，并参考附图，以获得更好的理解。这些附图的说明仅仅是列举的实施方式，因此不该认为是限制了个别实施方式，或是限制了发明申请专利的范围。
图1根据本发明的一实施方式绘示存储器装置的俯视示意图；
图2绘示图1沿线段A-A’的剖面视图；
图3绘示图1沿线段B-B’的剖面视图；以及
图4绘示图1沿线段C-C’的剖面视图。
主要附图标记说明：
100-存储器装置，105-基板，110-金属挡板，120-第一数位线，123-多晶硅区，126-金属区，129-隔离侧壁，132-隔离罩，140-第一电容，145-电容，150-源极区，153-栅极区，156-漏极区，157-通道区，160-第二数位线，163-多晶硅区，166-金属区，169-隔离侧壁，172-隔离罩，180-第二电容，A-A’-线段，B-B’-线段，C-C’-线段，AA1-第一主动区，AA2-第二主动区，IA-隔离区，H-高度，Hc-高度，Hd-高度，L-长度，Lg-间隙。
具体实施方式
下文是举实施例配合所附附图进行详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构运作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。另外，附图仅以说明为目的，并未依照原尺寸作图。为便于理解，下述说明中相同元件或相似元件将以相同的符号标示来说明。
另外，在全篇说明书与权利要求书所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此发明的内容中与特殊内容中的平常意义。某些用以描述本发明的用词，将在下或在此说明书的别处讨论，以提供本领域技术人员在有关本发明的描述上额外的引导。
在本文中，“第一”、“第二”等等用语仅是用于区隔具有相同技术术语的元件或操作方法，而非旨在表示顺序或限制本发明。
此外，“包含”、“包括”、“提供”等相似的用语，在本文中都是开放式的限制，意指包含但不限于。
进一步地，在本文中，除非内文中对于冠词有所特别限定，否则“一”与“该”可泛指单一个或多个。将进一步理解的是，本文中所使用的“包含”、“包括”、“具有”及相似词汇，指明其所记载的特征、区域、整数、步骤、操作、元件与/或组件，但不排除其所述或额外的一个或多个其它特征、区域、整数、步骤、操作、元件、组件，与/或其中的群组。
请参考图1。图1根据本发明的一实施方式绘示存储器装置100的俯视示意图。如图1所示，存储器装置100包含基板105、多个数位线(例如图中所示的第一数位线120与第二数位线160)、多个电容(例如图中所示的第一电容140、第二电容180与电容145)以及多个金属挡板(例如金属挡板110)。在本实施方式中，数位线、电容与金属挡板等等皆位于基板105上。上述数位线、电容与金属挡板等等皆位于基板105之上的排列方式仅是作为一个例子，而不以此限制本发明。
在图1中，电容(例如图中所示的第一电容140、第二电容180与电容145)的形状是长方体。金属挡板110的形状是长方体。然而，图1所示的电容与金属挡板110的形状仅是作为一个实施例，而不以此限制本发明。在一些实施方式中，电容的形状是类似于具有平滑顶部的凸块。
在本实施方式中，第一数位线120与第二数位线160皆是直线，并且彼此平行，但并不以此限制本发明。在一些实施方式中，存储器装置中的数位线可以是弯曲的线。在一些实施方式中，存储器装置中的数位线可以彼此不平行，但彼此并不交错。
如图1所示，金属挡板110位于第一数位线120与第二数位线160之间。在金属挡板110与第一数位线120、第二数位线160、第一电容140及第二电容180之间，皆具有间隙。金属挡板110是设置用以屏蔽第一数位线120与第二数位线160之间的电场。在本实施方式中，第一电容140与第二电容180是位于第一数位线120与第二数位线160之间，而金属挡板110还位于第一电容140与第二电容180之间。因此，第一电容140与第二电容180之间的电场，也能够为金属挡板110所屏蔽。
金属基板105包含隔离与区多个主动区。请参考图2。图2绘示图1沿线段A-A’的剖面视图，并绘示位于第一电容140、电容145与第一数位线120之下的第一主动区AA1。在第一数位线120与第一电容140之间，以及第一数位线120与电容145之间，都存在着间隙。隔离区IA则位于基板105中第一主动区AA1的两侧。
在一些实施方式中，隔离区IA例如包含浅沟槽隔离区(shallow trenchisolation,STI)、氧化物、氮化物或是氮氧化物。
第一电容140与电容145是通过第一主动区AA1而连接。在本实施方式中，第一数位线120的高度Hd小于电容(例如第一电容140与电容145)的高度Hc。
具体而言，如图2所示，第一主动区AA1包含源极区150、栅极区153、漏极区156以及通道区157。源极区150位于第一电容140之下，并与第一电容140连接。漏极区156位于第一数位线120之下，并与第一数位线120连接。栅极区153位于在第一电容140之下的源极区150以及第一数位线120之下的漏极区156之间。在第一主动区AA1的通道区157是作为通道，通到相邻于栅极区153，并位于源极区150与漏极区156之间。
因此，第一主动区AA1能用作为一个连接第一数位线120与第一电容140的电晶体。第一数位线120、第一电容140与第一主动区AA1形成一个1T1C记忆胞(1transistor1capacitor memory cell,1T1C memory cell)。通过连接栅极区153与电容(例如第一电容140或电容145)至驱动电路，这个1T1C记忆胞可以被控制以储存信息。
相似地，电容145、第一数位线120以及第一主动区AA1形成另一个1T1C记亿胞。回到图1，在本实施方式中，第二电容180与第二数位线160可以通过第二主动区AA2(请见后述)，以相似的方式形成一个1T1C记忆胞。在本实施方式中，存储器装置100可以是一个1T1C记忆胞的阵列，但本发明并不以此为限。
请回到图2。在一些实施方式中，基板105是一个半导体基板。源极区150与漏极区156可以是N+的掺杂区域。栅极区153可以是P掺杂区域。
作为实施例而不以此为限，在本实施方式中，第一数位线120包含两个导电区域。第一数位线120具有多晶硅区123与金属区126，并且金属区126系形成于多晶硅区123之上。如图2所示，在本实施方式中，第一数位线120还包含隔离侧壁129以及隔离罩132。隔离侧壁129与隔离罩132形成覆盖多晶硅区123与金属区126的隔层。覆盖的隔层可以电性地绝缘第一数位线120与金属挡板110。
在一些实施方式中，金属区126的材料包含钨。在一些实施方式中，隔离侧壁129的材料包含氮氧化物(oxynitride)。在一些实施方式中，隔离罩132的材料包含氧化物、氮化物或是空气。
请参考图3。图3绘示图1沿线段B-B’的一剖面视图。如图3所示，金属挡板110位在隔离区IA之上。在金属挡板110与第一数位线120、第二数位线160之间存在间隙。位于隔离区IA之上的金属挡板110电性的绝缘于在第一主动区AA1之上的第一数位线120以及位于第二主动区AA2的第二数位线160。
在存储器装置100中的间隙中填充了一些填充材料。为了简单说明的目的，填充材料未绘示于图上。在一些实施方式中，填充材料包含介电材料。在一些实施方式中，填充材料还包含绝缘材料，例如氧化物、氮氧化物或是空气。
如图3所示，在本实施方式中，位于第二主动区AA2之上的第二数位线160具有多晶硅区163、金属区166以及隔层。隔层包括隔离侧壁169与隔离罩172。
寄生电容是由第一数位线120与第二数位线160之间的电场所造成。当存储器装置运作时，电流分别流经第一数位线120与第二数位线160。因此，第一数位线120与第二数位线160之间便存在电场，使得一个本质的寄生电容产生，而此寄生电容连接至存储器装置100。这种本质的数位线寄生电容对于RC延迟问题来说是至关重要的。
如图3所示，金属挡板110具有长度L，长度L沿从第一数位线120至第二数位线160的一方向延伸。为了在电性上隔离金属挡板110与第一数位线120及第二数位线160任意其中之一，以避免非预期的短路，长度L小于第一数位线120至第二数位线160之间的间隙Lg，如图3所示。在一些实施方式中，长度L的范围是介于间隙Lg的40％至60％之间。
在本实施方式中，第一数位线120与第二数位线160具有相同的高度Hd，并且金属挡板110具有高度H，高度H与高度Hd相近，使得大部分的电场能为金属挡板110所屏蔽。在一些实施方式中，金属挡板110的高度H是大于或是等于高度Hd。在一些实施方式中，高度H的范围是介于高度Hd的70％至130％之间。
在一些实施方式中，金属挡板110的材料包含铝、钨(Tungsten)、硅化钨(Tungsten-silicide)、铜与多晶硅(poly-silicon)。
请参考图4。图4绘示图1沿线段C-C’的剖面视图，并绘示金属挡板110位于第一电容140与第二电容180之间。当存储器装置100运作时，第一电容140与第二电容180储存相同的电量，并且在第一电容140与第二电容180之间产生另一个电场。基于相似的理由，在本实施方式中，金属挡板110位于第一电容140与第二电容180之间，并且配置成屏蔽第一电容140与第二电容180之间的电场。会了电性绝缘金属挡板110与电容，在一些实施方式中，可以设置覆盖第一电容140与第二电容180的隔层。在本实施方式中，金属挡板110的高度H大致等于数位线(例如第一数位线120与第二数位线160)，而任意一个电容(例如第一电容140)的高度Hc大于金属挡板110的高度H。
而如上所讨论，第一数位线120、第一电容140与第一主动区AA1形成一个1T1C记忆胞，并且电容145、第一数位线120与第一主动区AA1形成另一个1T1C记忆胞。金属挡板110位于在第一主动区AA1与第二主动区AA2之间的隔离区IA上。也就是说，金属挡板110配置于两个记忆胞的中间，并且两个记忆胞之间的电场将能为金属挡板110所屏蔽。因此，由记忆胞-记忆胞之间的电场所产生的寄生电容，其电容值减少。由本质寄生电容所产生的RC延迟问题，将能够被进一步改善。
综上所述，金属挡板是配置成屏蔽数位线或是其他存储器装置内元件之间的电场。当电场为金属挡板所屏蔽，存储器装置内的本质寄生电容将能够部分地消失。金属挡板位于两个数位线之间，以屏蔽数位线-数位线之间的电场。金属挡板位于隔离层上并位于两个记忆胞之间，以屏蔽记忆胞-记忆胞之间的电场。因此，存储器装置里寄生电容总合的电容值减少，存储器装置的RC延迟问题获得改善。
虽然本发明已经以实施方式发明如上，然其并非用以限定本发明，任何本领域具通常知识者，在不脱离本发明的精神和范围内，当可作各种变动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
对于本领域技术人员将显而易见的是，在不脱离本公开的范围或精神的情况下，可以对本发明实施例的结构进行各种修改和变化。鉴于前述内容，本发明旨在覆盖各种的修改与变形，只要它们落入所附权利要求的范围内。

Claims (11)

1.一种存储器装置，其特征在于，包含：
基板，具有多个主动区与隔离区；
第一数位线与第一电容，连接所述多个主动区的第一主动区；
第二数位线，连接所述多个主动区的第二主动区；
金属挡板，设置于所述隔离区上并位于所述第一数位线与所述第二数位线之间，其中所述金属挡板电性绝缘于所述第一数位线与所述第二数位线。
2.如权利要求1所述的存储器装置，其特征在于，所述第一电容连接至所述第一主动区的源极，所述第一数位线连接至所述第一主动区的漏极，所述第一主动区的栅极设置于所述源极与所述漏极之间。
3.如权利要求1所述的存储器装置，其特征在于，所述隔离区包含浅沟槽隔离区、氧化物、氮化物或是氮氧化物。
4.如权利要求1所述的存储器装置，其特征在于，所述第一数位线与所述第二数位线平行。
5.如权利要求4所述的存储器装置，其特征在于，在所述第一数位线与所述第二数位线之间具有间隙，所述金属挡板在从所述第一数位线往所述第二数位线延伸的方向上具有长度，所述长度是介于所述间隙的40％至60％的范围之间。
6.如权利要求1所述的存储器装置，其特征在于，所述金属挡板的高度大于等于所述第一数位线与所述第二数位线之中任意一个的高度。
7.如权利要求1所述的存储器装置，其特征在于，所述第一数位线的高度等于所述第二数位线的高度，所述金属挡板的高度介于所述第一数位线的高度的70％至130％的范围之间。
8.如权利要求1所述的存储器装置，其特征在于，还包含：
第二电容，连接至所述第二主动区，其中所述第一电容与所述第二电容设置于所述第一数位线与所述第二数位线之间，所述金属挡板设置于所述第一电容与所述第二电容之间。
9.如权利要求8所述的存储器装置，其特征在于，所述金属挡板的高度小于所述第一电容与所述第二电容之中任意一个的高度。
10.如权利要求1所述的存储器装置，其特征在于，还包含：
隔层，设置成覆盖所述第一数位线、所述第二数位线与所述第一电容之中任意一个，其中所述隔层包含至少一个绝缘材料。
11.如权利要求1所述的存储器装置，其特征在于，所述金属挡板的材料包含铝、钨、硅化钨、铜与多晶硅。
CN202010545924.5A 2019-12-03 2020-06-16 存储器装置 Pending CN112908996A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/702,486 US20210167068A1 (en) 2019-12-03 2019-12-03 Memory device
US16/702,486 2019-12-03

Publications (1)

Publication Number Publication Date
CN112908996A true CN112908996A (zh) 2021-06-04

Family

ID=76091108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010545924.5A Pending CN112908996A (zh) 2019-12-03 2020-06-16 存储器装置

Country Status (3)

Country Link
US (1) US20210167068A1 (zh)
CN (1) CN112908996A (zh)
TW (1) TWI749505B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023130952A (ja) * 2022-03-08 2023-09-21 キオクシア株式会社 半導体記憶装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499639A (zh) * 2002-11-08 2004-05-26 ��ʽ���������Ƽ� 有效设计内部布线的半导体存储装置
US20050167733A1 (en) * 2004-02-02 2005-08-04 Advanced Micro Devices, Inc. Memory device and method of manufacture
CN1918705A (zh) * 2003-12-19 2007-02-21 微米技术有限公司 集成电路存储单元及制备方法
CN102449755A (zh) * 2009-05-27 2012-05-09 瑞萨电子株式会社 半导体装置
US20130146973A1 (en) * 2011-12-13 2013-06-13 Freescale Semiconductor, Inc. Customized shield plate for a field effect transistor
US20130248958A1 (en) * 2005-06-24 2013-09-26 Micron Technology, Inc. Memory with isolation structure
US20160086956A1 (en) * 2013-04-30 2016-03-24 Ps5 Luxco S.A.R.L. Semiconductor device and method for manufacturing semiconductor device
US20190057754A1 (en) * 2017-08-16 2019-02-21 United Microelectronics Corp. Antifuse device and method of operating the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791131B1 (en) * 1993-04-02 2004-09-14 Micron Technology, Inc. Method for forming a storage cell capacitor compatible with high dielectric constant materials
US6552382B1 (en) * 2002-09-30 2003-04-22 Intelligent Sources Development Corp. Scalable vertical DRAM cell structure and its manufacturing methods
US7541632B2 (en) * 2005-06-14 2009-06-02 Micron Technology, Inc. Relaxed-pitch method of aligning active area to digit line

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499639A (zh) * 2002-11-08 2004-05-26 ��ʽ���������Ƽ� 有效设计内部布线的半导体存储装置
CN1918705A (zh) * 2003-12-19 2007-02-21 微米技术有限公司 集成电路存储单元及制备方法
US20050167733A1 (en) * 2004-02-02 2005-08-04 Advanced Micro Devices, Inc. Memory device and method of manufacture
US20130248958A1 (en) * 2005-06-24 2013-09-26 Micron Technology, Inc. Memory with isolation structure
CN102449755A (zh) * 2009-05-27 2012-05-09 瑞萨电子株式会社 半导体装置
US20130146973A1 (en) * 2011-12-13 2013-06-13 Freescale Semiconductor, Inc. Customized shield plate for a field effect transistor
US20160086956A1 (en) * 2013-04-30 2016-03-24 Ps5 Luxco S.A.R.L. Semiconductor device and method for manufacturing semiconductor device
US20190057754A1 (en) * 2017-08-16 2019-02-21 United Microelectronics Corp. Antifuse device and method of operating the same

Also Published As

Publication number Publication date
TWI749505B (zh) 2021-12-11
US20210167068A1 (en) 2021-06-03
TW202123388A (zh) 2021-06-16

Similar Documents

Publication Publication Date Title
US6750506B2 (en) High-voltage semiconductor device
US20200119020A1 (en) Method of manufacturing dynamic random access memory
US8648423B2 (en) Semiconductor devices including buried-channel-array transistors
EP4231342A1 (en) Semiconductor structure and method for manufacturing same
CN110957319A (zh) 集成电路存储器及其形成方法、半导体集成电路器件
US20230363146A1 (en) Semiconductor memory device
CN216213456U (zh) 半导体存储装置
US8063404B2 (en) Semiconductor memory device
CN112908996A (zh) 存储器装置
CN112447717A (zh) 半导体器件及其制造方法
US11910595B2 (en) Semiconductor memory device
US8198145B2 (en) Method of manufacturing semiconductor device over SOI substrate
US10978565B2 (en) Power transistor device
CN114388440A (zh) 半导体器件的制作方法、半导体器件、存储器及存储系统
US11825644B2 (en) Semiconductor memory device
CN113675201B (zh) 半导体存储装置及其形成方法
CN215933603U (zh) 半导体存储装置
CN113471202B (zh) 半导体存储装置
US9070740B2 (en) Memory unit, memory unit array and method of manufacturing the same
CN215183970U (zh) 半导体存储装置
US6876026B2 (en) Memory cell, wafer, semiconductor component with memory cell having insulation collars and method for fabricating an insulating collar for a memory cell
US20220352305A1 (en) Manufacturing method of semiconductor structure and semiconductor structure
CN113793850A (zh) 半导体存储装置及其形成方法
CN116782642A (zh) 半导体器件及其制作方法
CN116867267A (zh) 半导体器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination