CN112908890A - 基片处理装置和基片处理方法 - Google Patents

基片处理装置和基片处理方法 Download PDF

Info

Publication number
CN112908890A
CN112908890A CN202011327053.6A CN202011327053A CN112908890A CN 112908890 A CN112908890 A CN 112908890A CN 202011327053 A CN202011327053 A CN 202011327053A CN 112908890 A CN112908890 A CN 112908890A
Authority
CN
China
Prior art keywords
substrate
temperature
wafer
substrate processing
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011327053.6A
Other languages
English (en)
Inventor
井上大诚
樱井宏纪
中泽贵士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN112908890A publication Critical patent/CN112908890A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

本发明的目的在于提供高精度地蚀刻基片的基片处理装置和基片处理方法。实施方式的基片处理装置包括温度检测部、计算部和执行部。温度检测部检测被供给了处理液的基片的温度。计算部使用给定的计算式计算基于由温度检测部检测到的温度的基片的蚀刻量。执行部基于蚀刻量执行用处理液进行的基片的蚀刻处理。

Description

基片处理装置和基片处理方法
技术领域
本发明涉及基片处理装置和基片处理方法。
背景技术
在专利文献1中公开有以不使半导体基片的配线材料腐蚀的方式蚀刻氮化钛的技术。
现有技术文献
专利文献
专利文献1：日本特开2008-285508号公报
发明内容
发明要解决的技术问题
本发明提供高精度地蚀刻基片的技术。
用于解决技术问题的技术方案
本发明的一个方式的基片处理装置包括温度检测部、计算部和执行部。温度检测部检测被供给了处理液的基片的温度。计算部使用给定的计算式计算基于由温度检测部检测到的温度的基片的蚀刻量。执行部基于蚀刻量执行用处理液进行的基片的蚀刻处理。
发明效果
依照本发明，能够高精度地蚀刻基片。
附图说明
图1是表示实施方式的基片处理系统的概要结构的图。
图2是表示实施方式的处理单元的具体的结构例的示意图。
图3是表示实施方式的基片处理系统的配管结构的示意图。
图4是表示实施方式的控制装置的概要结构的框图。
图5是表示实施方式的指数曲线的图。
图6是表示实施方式的控制处理的流程图。
图7A是表示实施方式的控制处理中的晶片温度和蚀刻量的图(其1)。
图7B是表示实施方式的控制处理中的晶片温度和蚀刻量的图(其2)。
图7C是表示实施方式的控制处理中的晶片温度和蚀刻量的图(其3)。
附图标记说明
1 基片处理系统(基片处理装置)
4 控制装置
16 处理单元
18 控制部
18a 获取部
18b 计算部
18c 判断部
18d 执行部
19 存储部
19a 计算式存储部
30 基片处理部
40 液供给部
41 喷嘴
60 温度传感器(温度检测部)
100 药液供给部
110 DIW供给部
130 释放管路
131 阀。
具体实施方式
下面，参照附图，详细地说明本发明公开的基片处理装置和基片处理方法的实施方式。另外，公开的基片处理装置和基片处理方法并不由以下所示的实施方式限定。此外，需要注意，附图只是示意性的图，各要素的尺寸的关系、各要素的比例等有时与实际情况不一致。而且，在附图的相互之间也存在包含彼此的尺寸的关系和比例不同的部分的情况。
＜基片处理系统的概要＞
图1是表示实施方式的基片处理系统1(基片处理装置的一个例子)的概要结构的图。此外，基片处理系统1是基片处理装置的一个例子。在下文中，为了明确位置关系，规定彼此正交的X轴、Y轴和Z轴，将Z轴正方向作为铅垂向上方向。
基片处理系统1包括送入送出站2和处理站3。送入送出站2与处理站3相邻设置。基片处理系统1对半导体晶片W(以下，称为晶片W。)进行蚀刻处理。
在要执行蚀刻处理的晶片W(基片的一个例子)成膜的膜种类是氮化钛和钨。此外，用于蚀刻处理的处理液是用纯水例如DIW(DeIonized Water：去离子水)稀释硫酸而得到的稀硫酸。稀硫酸的浓度为规定浓度，具体而言，是硫酸与纯水的比例为1：1～20：1的浓度。此外，处理液也可以是SPM(硫酸与过氧化氢溶液的混合液)。
送入送出站2包括承载器载置部11和输送部12。在承载器载置部11载置多个基片，在实施方式中载置将半导体晶片W(以下，称为晶片W。)以水平状态收纳的多个承载器C。
输送部12与承载器载置部11相邻设置，在内部设有基片输送装置13和交接部14。基片输送装置13包括保持晶片W的晶片保持机构。此外，基片输送装置13能够在水平方向和铅直方向上移动并且以铅垂轴为中心转动，使用晶片保持机构在承载器C与交接部14之间进行晶片W的输送。
处理站3与输送部12相邻设置。处理站3包括输送部15和多个处理单元16。多个处理单元16并排设置在输送部15的两侧。
输送部15在内部设有基片输送装置17。基片输送装置17具有保持晶片W的晶片保持机构。此外，基片输送装置17能够在水平方向和铅直方向上移动并且以铅垂轴为中心转动，使用晶片保持机构在交接部14与处理单元16之间进行晶片W的输送。
处理单元16对由基片输送装置17输送的晶片W进行规定的基片处理。
此外，基片处理系统1具有控制装置4。控制装置4例如是计算机，具有控制部18和存储部19。在存储部19中保存控制基片处理系统1中执行的各种处理的程序。控制部18通过读取并执行存储于存储部19的程序来控制基片处理系统1的动作。控制装置4的详细情况在后文说明。
另外，上述程序也可以记录在计算机可读取的存储介质中，从该存储介质被安装到控制装置4的存储部19。作为计算机可读取的存储介质，例如有硬盘(HD)、软盘(FD)、光盘(CD)、磁光盘(MO)、存储卡等。
在如上述那样构成的基片处理系统1中，首先，送入送出站2的基片输送装置13从载置于承载器载置部11的承载器C取出晶片W，将所取出的晶片W载置到交接部14。被载置于交接部14的晶片W由处理站3的基片输送装置17从交接部14取出，并送入处理单元16。
被送入处理单元16的晶片W在由处理单元16处理后，由基片输送装置17从处理单元16送出，并载置到交接部14。然后，被载置于交接部14的已处理的晶片W由基片输送装置13送回承载器载置部11的承载器C。
＜处理单元的结构＞
下面，参照图2，对处理单元16的结构进行说明。图2是实施方式的处理单元16的具体的结构例的示意图。如图2所示，处理单元16包括腔室20、基片处理部30、液供给部40、回收杯状体50和温度传感器60。
腔室20收纳基片处理部30、液供给部40和回收杯状体50。在腔室20的顶部设置FFU(Fan Filter Unit：风机过滤单元)21。FFU21在腔室20内形成下降流。
基片处理部30包括保持部31、支柱部32和驱动部33，对所载置的晶片W实施液处理。保持部31水平地保持晶片W。支柱部32是在铅垂方向上延伸的部件，根端部由驱动部33可转动地支承，在前端部2水平地支承保持部31。驱动部33使支柱部32绕铅垂轴转动。
基片处理部30通过用驱动部33使支柱部32转动以使支承于支柱部32的保持部31转动，由此，使保持于保持部31的晶片W转动。
在基片处理部30具有的保持部31的上表面，设置有从侧面保持晶片W的保持部件311。晶片W以从保持部31的上表面稍微离开的状态由保持部件311水平地保持。此外，晶片W以使进行基片处理的表面朝向上方的状态被保持在保持部31。
液供给部40对晶片W供给处理液。液供给部40包括喷嘴41、水平地支承该喷嘴41的臂42和使臂42旋转和升降的旋转升降机构43。
喷嘴41与释放管路130连接。喷嘴41释放经释放管路130供给的处理液。包含该释放管路130在内的基片处理系统1的配管结构在后文说明。
另外，在实施方式的处理单元16中，给出了设置1个喷嘴41的例子，不过在处理单元16设置的喷嘴的数量并不限定于1个。此外，在实施方式的处理单元16中，给出了喷嘴41配置于晶片W的上方(正面侧)的例子，不过喷嘴也可以配置于晶片W的下方(背面侧)。
回收杯状体50以包围保持部31的方式配置，收集因保持部31的转动而从晶片W飞溅的处理液。在回收杯状体50的底部形成有排液口51，将由回收杯状体50收集到的处理液从该排液口51向处理单元16的外部排出。此外，在回收杯状体50的底部，形成有将从FFU21供给的气体向处理单元16的外部排出的排气口52。
温度传感器60(温度检测部的一个例子)检测被供给了处理液的晶片W(基片的一个例子)的温度。具体而言，温度传感器60测量晶片W的表面温度。温度传感器60例如是辐射温度计。温度传感器60借助安装部61安装在腔室20。温度传感器60测量晶片W的规定位置的温度。规定位置是预先设定的位置，例如是晶片W的中心部。温度传感器60也可以安装在臂42。此外，温度传感器60也可以安装在与臂42不同的臂。
＜基片处理系统的配管结构＞
下面，参照图3，对与处理单元16连接的基片处理系统1的配管结构进行说明。图3是表示实施方式的基片处理系统1的配管结构的示意图。
此外，此处对供给处理液的配管结构进行说明，不过在处理单元16设置例如在冲洗处理中对晶片W供给DIW的配管结构和喷嘴、在干燥处理中对晶片W供给IPA的配管结构和喷嘴。
在基片处理系统1中，作为由合流部120生成的处理液的稀硫酸经由释放管路130被供给至处理单元16。在合流部120，从药液供给部100供给硫酸，从DIW供给部110供给DIW，在DIW中混合硫酸而生成稀硫酸。
药液供给部100将硫酸供给到合流部120。药液供给部100包括药液供给源101、供给管路102、加热器103和流量调节器104。从药液供给源101供给至供给管路102的硫酸通过加热器103被升温至第一规定温度。已升温至第一规定温度的硫酸由流量调节器104调节流量。第一规定温度是预先设定的温度，是处理液的温度成为50℃以上且处理液的沸点以下的温度。
DIW供给部110将DIW供给到合流部120。DIW供给部110包括DIW供给源111、供给管路112、加热器113和流量调节器114。从DIW供给源111供给至供给管路112的DIW通过加热器113被升温至第二规定温度。已升温至第二规定温度的DIW由流量调节器114调节流量。第二规定温度是预先设定的温度，是处理液的温度成为50℃以上且沸点以下的温度。这样，处理液的温度为50℃以上且处理液的沸点以下。
在基片处理系统1中，通过使用流量调节器104、114，在合流部120生成的处理液的浓度被调整为规定浓度。在释放管路130设置阀131。当阀131打开时，将调整为规定浓度的处理液供给到晶片W。当阀131关闭时，处理液不被供给到晶片W。阀131由电机(未图示)等开闭。
另外，基片处理系统1也可以通过使设置于供给管路102的流量调节器104中的硫酸的流动停止，以用释放管路130将DIW供给到晶片W。
＜控制装置的详情＞
下面，参照图4，对控制基片处理系统1的控制装置4的详情进行说明。图4是表示实施方式的控制装置4的概要结构的框图。如上所述，控制装置4包括控制部18和存储部19。
存储部19例如由RAM(Random Access Memory：随机存取存储器)、闪存(FlashMemory)等半导体存储元件、或者硬盘、光盘等存储装置实现。存储部19具有计算式存储部19a。
计算式存储部19a存储用于计算蚀刻处理中的蚀刻量D的计算式。蚀刻量D能够根据蚀刻处理的处理时间(t1－t0)和蚀刻速度k使用式(1)来计算。
D＝k×(t1－t0)……(1)
“t1”是处理液的供给时间，“t0”是达到了在晶片W能够开始蚀刻的目标温度的时间。即，处理时间是达到目标温度以后的时间。目标温度是50℃以上且处理液的沸点以下的温度。
此外，蚀刻速度k能够根据达到了目标温度以后的时间平均晶片温度Tave使用式(2)来计算。
k＝a×exp(b×Tave)……(2)
将式(2)的“k”代入式(1)的“k”，成为式(3)。
D＝(a×exp(b×Tave))×(t1－t0)……(3)
“a”和“b”是指数近似拟合值。“a”和“b”使用实际的预备评价数据求取。预备评价数据是改变硫酸的温度和硫酸的浓度地进行蚀刻处理，测量各条件下的晶片温度和蚀刻量D’而得到的数据。
另外，用于获得预备评价数据的晶片W，与在基片处理系统1中进行蚀刻处理的晶片W相同。此外，预备评价数据中的晶片W的温度的测量部位，是与在基片处理系统1中进行蚀刻处理的情况下由温度传感器60检测的晶片W的温度的测量部位相同的部位。
首先，根据蚀刻处理的时间和晶片W的温度计算各条件下的时间平均晶片温度Tave’。此外，根据蚀刻处理的时间和蚀刻量D’分别计算各条件下的蚀刻速度k’。
然后，如图5所示，制作将各条件下的时间平均晶片温度Tave’和各条件下的蚀刻速度k’绘制而成的图表，通过指数曲线来近似。图5是表示实施方式的指数曲线的图。基于近似出的指数曲线，计算并设定上述的“a”和“b”。
这样，式(3)所示的计算式(给定的计算式的一个例子)是晶片W的温度和蚀刻处理中的处理时间的指数函数的式子。计算式存储部19a存储由式(3)表示的计算式。此外，计算式存储部19a存储蚀刻处理条件，例如与进行蚀刻处理的晶片W的种类相应的计算式。
返回图4，控制部18例如通过用CPU(Central Processing Unit：中央处理器)、MPU(Micro Processing Unit：微处理器)等，将RAM作为工作区域执行存储部19中存储的各种程序来实现。此外，控制部18例如通过ASIC(Application Specific Integrated Circuit：专用集成电路)、FPGA(Field Programmable Gate Array：现场可编程门阵列)等集成电路实现。
控制部18包括获取部18a、计算部18b、判断部18c和执行部18d，实现或执行以下说明的控制处理的功能和作用。此外，控制部18的内部结构并不限定于图4所示的结构，只要是进行在后文说明的控制处理的结构就可以为其它结构。
获取部18a获取与由温度传感器60检测到的晶片W的温度有关的信息(以下，称为“晶片温度”。)。计算部18b使用存储于计算式存储部19a的计算式，根据所获取的晶片温度计算蚀刻量D。即，计算部18b使用计算式(给定的计算式的一个例子)计算基于由温度传感器60(温度检测部的一个例子)检测到的晶片温度(温度的一个例子)的、晶片W(基片的一个例子)的蚀刻量D。
判断部18c判断是否结束蚀刻处理。具体而言，判断部18c判断计算出的蚀刻量D是否成为规定量。规定量是预先设定的值，是在晶片W中所希望的蚀刻量。
执行部18d基于蚀刻量D执行用处理液进行的晶片W(基片的一个例子)的蚀刻处理。执行部18d控制对晶片W的处理液的供给，执行晶片W的蚀刻处理。执行部18d控制电机等，进行阀131的开闭。
具体而言，执行部18d在使蚀刻处理开始的情况下，打开阀131，开始对晶片W供给处理液。执行部18d在判断为蚀刻量D成为规定量时，关闭阀131，结束对晶片W的处理液的供给。即，执行部18d在蚀刻量D成为规定量(给定的值)时，结束处理液的释放。
另外，此处，对控制装置4执行蚀刻处理中的处理液的释放控制的功能进行了说明，不过控制装置4在上述控制以外还进行基于加热器103的硫酸的温度调节和基于加热器113的DIW的温度调节。此外，控制装置4在蚀刻处理以外还执行冲洗处理、干燥处理等。
如上所述，控制装置4使用计算式基于晶片温度计算蚀刻量D，当蚀刻量D成为规定值时结束蚀刻处理。因此，即使在晶片温度发生不均，蚀刻的进展程度发生不均的情况下，也能够使蚀刻量D为规定量。
＜控制处理的具体例＞
下面，参照图6，对实施方式的控制处理进行说明。图6是表示实施方式的控制处理的流程图。
控制装置4开始蚀刻处理(S100)。具体而言，控制装置4打开阀131，将处理液供给到晶片W。
控制装置4计算蚀刻量D(S101)。具体而言，控制装置4从温度传感器60获取晶片温度，使用计算式计算基于所获取的晶片温度的蚀刻量D。
控制装置4判断计算出的蚀刻量D是否成为规定量(S102)。控制装置4在蚀刻量D成为规定量时(S102：是(Yes))，结束蚀刻处理(S103)。具体而言，控制装置4关闭阀131，结束对晶片W的处理液的释放。
控制装置4在计算出的蚀刻量D小于规定量的情况下(S102：否(No))，继续计算蚀刻量D(S101)。
接着，图7A～图7C表示上述控制处理中的晶片温度和蚀刻量D。图7A是表示实施方式的控制处理中的晶片温度和蚀刻量D的图(其1)。图7B是表示实施方式的控制处理中的晶片温度和蚀刻量D的图(其2)。图7C是表示实施方式的控制处理中的晶片温度和蚀刻量D的图(其3)。
当开始对晶片W供给处理液时(图7A)，晶片W的温度变高。然后，当在时间t0晶片W的温度成为目标温度以上时，开始用处理液蚀刻晶片W，蚀刻量D变大。此外，蚀刻量D能够根据上述的式(3)来计算。
通过持续对晶片W供给处理液，并且将晶片W的温度保持为目标温度以上，蚀刻进展，蚀刻量D变大(图7B)。
然后，当计算出的蚀刻量D成为规定量时(图7C)，结束对晶片W的处理液的供给。之后，晶片W的温度变得低于目标温度，晶片W中的蚀刻结束。
＜效果＞
基片处理系统1(基片处理装置的一个例子)包括温度传感器60(温度检测部的一个例子)、计算部18b和执行部18d。温度传感器60检测被供给了处理液的晶片W(基片的一个例子)的温度。计算部18b使用计算式(给定的计算式)计算基于由温度传感器60检测到的温度的晶片W的蚀刻量D。执行部18d基于蚀刻量D执行由处理液进行的晶片W的蚀刻处理。
由此，基片处理系统1能够计算基于晶片W的温度的蚀刻量D，基于蚀刻量D执行蚀刻处理。基片处理系统1在伴随硫酸、DIW的供给流量的微小变化等而处理液的温度发生了变化的情况下，也基于蚀刻量D执行蚀刻处理。因此，基片处理系统1能够高精度地蚀刻晶片W。
此外，执行部18d在蚀刻量D成为规定值(给定的值的一个例子)时，结束处理液的供给。
由此，基片处理系统1即使在晶片温度发生不均，蚀刻的进展发生不均的情况下，也能够将蚀刻量D作为规定量。因此，基片处理系统1能够高精度地蚀刻晶片W。
此外，计算式是温度和蚀刻处理中的处理时间的指数函数的式子。
由此，基片处理系统1能够正确地计算蚀刻量D，能够高精度地蚀刻晶片W。
此外，温度传感器60检测晶片W的表面温度。
由此，基片处理系统1能够计算基于进行蚀刻处理的晶片W的温度的蚀刻量D。因此，基片处理系统1能够高精度地蚀刻晶片W。
此外，在要执行蚀刻处理的晶片W成膜的膜种类为氮化钛和钨。
基片处理系统1能够高精度地蚀刻形成有氮化钛和钨的膜的晶片W。
此外，处理液是用DIW(纯水的一个例子)稀释硫酸得到的稀释硫酸。具体而言，处理液的浓度是硫酸与DIW的比例为1：1～20：1的浓度。此外，处理液的温度为50℃以上，且为处理液的沸点以下。
由此，基片处理系统1能够抑制钨的蚀刻并且蚀刻氮化钛。
＜变形例＞
基片处理系统1也可以使用与式(3)表示的指数函数的计算式不同的指数函数的式子，来计算蚀刻量D。指数函数的式子是使用预备评价数据，根据晶片W的温度与蚀刻量D’的相关关系计算出的式子。例如，基片处理系统1也可以使用式(4)所示的阿伦尼乌斯公式计算蚀刻量D。
K/A＝exp(﹣E/RT)……(4)
“K”是速度常数，“A”是频率因子。此外，“E”是活化能，“R”是气体常数，“T”是晶片W的温度。
蚀刻量D与“K/A”的处理时间的区间积分成比例。因此，蚀刻量D能够使用式(5)计算。
D＝a×∫(K/A)dt……(5)
将式(4)代入式(5)，蚀刻量D成为式(6)。
D＝a×∫(exp(﹣E/RT))dt……(6)
比例常数“a”和“E”是使用预备评价数据来计算、设定的。“a”是基于预备评价数据，根据以(∫(exp(﹣E/RT))dt)为横轴并以蚀刻量D’为纵轴绘制的图表中的近似直线的倾斜度来计算的。此外，使“E”的值变化，计算决定系数最高的值作为“E”。式(5)的计算式被存储在计算式存储部19a中。
基片处理系统1也可以使用存储于计算式存储部19a的式(5)来计算蚀刻量D。
由此，基片处理系统1能够高精度地蚀刻晶片W。
另外，测量晶片W的温度的方法并不限定于上述的温度传感器60。例如，在基片处理系统1中，也可以在与晶片W接触的接触部设置热电偶等的温度传感器。
此外，基片处理系统1也可以测量晶片W的多个部位的温度。例如，基片处理系统1也可以测量晶片W的中心部、晶片W的外周部以及中心部与外周部之间的温度。在这种情况下，例如与晶片W的多个部位的温度相应地设定的计算式被存储在计算式存储部19a中。例如，基片处理系统1计算晶片W的多个部位的蚀刻量D，基于各蚀刻量D执行蚀刻处理。此外，基片处理系统1也可以推测基于晶片W的多个部位的温度的蚀刻量D的偏差量，来修正蚀刻量D。
此外，基片处理系统1也可以一边使臂42转动一边将处理液供给做到晶片W。此外，基片处理系统1也可以一边使臂42转动一边将处理液供给到晶片W，测量晶片W的多个温度。
由此，基片处理系统1能够高精度地蚀刻晶片W。基片处理系统1能够提高晶片W的蚀刻量D的面内均匀性。
此外，基片处理系统1也可以基于蚀刻量D来计算至结束蚀刻处理为止的时间，基于计算出的时间结束蚀刻处理。
上述实施方式和变形例的基片处理系统1也可以组合地使用。
另外，应当认为本次公开的实施方式在所有方面均为例示而不具限制性。实际上，上述的实施方式能够以多种方式具体实现。此外，上述的实施方式在不脱离所附的权利要求的范围及其主旨的情况下，可以以各种各样的方式省略、替换、改变。

Claims (9)

1.一种基片处理装置，其特征在于，包括：
温度检测部，其检测被供给了处理液的基片的温度；
计算部，其使用给定的计算式计算基于由所述温度检测部检测到的所述温度的所述基片的蚀刻量；和
执行部，其基于所述蚀刻量执行用所述处理液进行的所述基片的蚀刻处理。
2.如权利要求1所述的基片处理装置，其特征在于：
所述给定的计算式是所述温度和所述蚀刻处理中的处理时间的指数函数的式子。
3.如权利要求1或2所述的基片处理装置，其特征在于：
所述温度检测部检测所述基片的表面温度。
4.如权利要求1～3中任一项所述的基片处理装置，其特征在于：
所述执行部在所述蚀刻量成为给定的值时，结束所述处理液的释放。
5.如权利要求1～4中任一项所述的基片处理装置，其特征在于：
在要执行所述蚀刻处理的所述基片成膜的膜种类是氮化钛和钨。
6.如权利要求1～5中任一项所述的基片处理装置，其特征在于：
所述处理液是用纯水稀释硫酸得到的稀硫酸。
7.如权利要求6所述的基片处理装置，其特征在于：
所述处理液的浓度是所述硫酸与所述纯水的比例为1：1～20：1的浓度。
8.如权利要求6或7所述的基片处理装置，其特征在于：
所述处理液的温度为50℃以上，且为所述处理液的沸点以下。
9.一种基片处理方法，其特征在于，包括：
温度检测步骤，其检测被供给了处理液的基片的温度；
计算步骤，其使用给定的计算式计算基于由所述温度检测步骤检测到的所述温度的所述基片的蚀刻量；和
执行步骤，其基于所述蚀刻量执行用所述处理液进行的所述基片的蚀刻处理。
CN202011327053.6A 2019-12-04 2020-11-24 基片处理装置和基片处理方法 Pending CN112908890A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-219842 2019-12-04
JP2019219842A JP7412990B2 (ja) 2019-12-04 2019-12-04 基板処理装置、および基板処理方法

Publications (1)

Publication Number Publication Date
CN112908890A true CN112908890A (zh) 2021-06-04

Family

ID=76111405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011327053.6A Pending CN112908890A (zh) 2019-12-04 2020-11-24 基片处理装置和基片处理方法

Country Status (5)

Country Link
US (1) US11862474B2 (zh)
JP (1) JP7412990B2 (zh)
KR (1) KR20210070193A (zh)
CN (1) CN112908890A (zh)
TW (1) TW202137368A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5797627A (en) * 1980-12-10 1982-06-17 Sigma Gijutsu Kogyo Kk Formation of electric wiring
JPH11186215A (ja) * 1997-12-19 1999-07-09 Denso Corp ウェットエッチングのエッチング量検出方法
JP2003234307A (ja) * 2002-02-12 2003-08-22 Matsushita Electric Ind Co Ltd エッチング方法、基板洗浄方法及び半導体装置の製造方法
US7312161B2 (en) * 2006-05-05 2007-12-25 Fsi International, Inc. Advanced process control for low variation treatment in immersion processing
JP5347237B2 (ja) 2007-05-15 2013-11-20 三菱瓦斯化学株式会社 洗浄用組成物
JP5668914B2 (ja) * 2010-08-27 2015-02-12 栗田工業株式会社 洗浄方法および洗浄システム
JP6289930B2 (ja) * 2014-02-18 2018-03-07 株式会社ディスコ ウェットエッチング装置
JP6769760B2 (ja) * 2016-07-08 2020-10-14 関東化学株式会社 エッチング液組成物およびエッチング方法
JP7202138B2 (ja) * 2018-10-22 2023-01-11 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法

Also Published As

Publication number Publication date
US11862474B2 (en) 2024-01-02
US20210175093A1 (en) 2021-06-10
JP7412990B2 (ja) 2024-01-15
JP2021089983A (ja) 2021-06-10
KR20210070193A (ko) 2021-06-14
TW202137368A (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
US11056335B2 (en) Substrate processing apparatus
KR102101073B1 (ko) 기판 처리 장치 및 기판 처리 방법
US10192731B2 (en) Liquid processing method, substrate processing apparatus, and storage medium
JP6452799B2 (ja) 基板処理装置と基板処理方法
JP2015167161A (ja) 液処理装置、液処理方法及び記憶媒体
TW201327705A (zh) 基板處理裝置、基板處理方法及記憶媒體
JP2021034561A (ja) 半導体製造装置
US11024507B2 (en) Substrate liquid processing apparatus, substrate liquid processing method, and computer-redable storage medium having substrate liquid processing program stored therein
US11135698B2 (en) Processing apparatus, processing method, and storage medium
CN109309031B (zh) 控制晶片清洁装置中的温度的设备及其方法
US10854469B2 (en) Substrate processing method and substrate processing apparatus
CN114242611A (zh) 基板处理方法和基板处理装置
JP4748192B2 (ja) 塗布装置、塗布方法、塗布、現像装置及び記憶媒体
US11551935B2 (en) Substrate processing method and substrate processing apparatus
CN112908890A (zh) 基片处理装置和基片处理方法
CN109216180B (zh) 基板处理方法和基板处理装置
US10366932B2 (en) Method and system for wet chemical bath process
TW201944486A (zh) 基板處理方法及基板處理裝置
US11211281B2 (en) Substrate processing apparatus and substrate processing method
US10256162B2 (en) Substrate processing system, control device, and substrate processing method
JPH04357835A (ja) ウエット処理装置
US11282727B2 (en) Control device of substrate processing apparatus and control method of substrate processing apparatus
WO2023210485A1 (ja) 基板処理装置および基板処理方法
WO1998001894A1 (fr) Procede de fabrication d'un composant de circuit integre a semi-conducteur
JP2006194577A (ja) 基板処理装置および基板処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination