CN112885726A - 一种智能功率芯片结构及其制造方法 - Google Patents

一种智能功率芯片结构及其制造方法 Download PDF

Info

Publication number
CN112885726A
CN112885726A CN202110070313.4A CN202110070313A CN112885726A CN 112885726 A CN112885726 A CN 112885726A CN 202110070313 A CN202110070313 A CN 202110070313A CN 112885726 A CN112885726 A CN 112885726A
Authority
CN
China
Prior art keywords
layer
laser
power chip
organic layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110070313.4A
Other languages
English (en)
Other versions
CN112885726B (zh
Inventor
侯新飞
崔文杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Vantes Technology Co.,Ltd.
Original Assignee
Ji Nannan Knows Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ji Nannan Knows Information Technology Co ltd filed Critical Ji Nannan Knows Information Technology Co ltd
Priority to CN202110070313.4A priority Critical patent/CN112885726B/zh
Publication of CN112885726A publication Critical patent/CN112885726A/zh
Application granted granted Critical
Publication of CN112885726B publication Critical patent/CN112885726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Semiconductor Lasers (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种智能功率芯片结构及其制造方法。本发明利用可激光活化有机物层和塑封层形成密封结构，摒弃了传统的基板或引线框封装，可以实现薄型化。激光活化形成的金属焊盘以及散热金属层和密封金属环，相较于现有技术的金属镀层，具有更好的粘附力。可激光活化有机物层的基体材料与塑封层材料选择为相同的材料，可以保证两者之间的粘合力以提高塑封效果，且可以使得活化的金属进入塑封层内，保证活化金属与塑封层的粘附力。

Description

一种智能功率芯片结构及其制造方法
技术领域
本发明涉及半导体封装测试技术领域，具体涉及一种智能功率芯片结构及其制造方法。
背景技术
COB结构或引线框结构是半导体封装领域所常用的结构，其通过将芯片固定于电路板或引线框上并进行电连接，实现芯片的电路板或引线框上集成，该种结构是不利于薄型化和轻量化的。对于智能功率芯片结构而言，由于芯片尤其是功率芯片在其工作时，会产生大量的热辐射，其热阻系数较高，不利于散热。现有技术中，有利用金属镀层作为外部连接端而将芯片直接塑封，此时可以实现薄型化，但是金属镀层与塑封层的粘合力不够，且会造成污染。
发明内容
基于解决上述问题，本发明提供了一种智能功率芯片结构的制造方法，其包括以下步骤：
(1)提供一临时载板，在所述临时载板上沉积可激光活化有机物并进行半固化，形成一半固化有机物层；
(2)在所述半固化有机物层上固定一功率芯片，并形成多个键合线，所述键合线的一端键合至所述功率芯片上，所述键合线的另一端键合至所述半固化有机物层上；
(3)在所述半固化有机物层上注塑并固化形成塑封层，该固化将所述半固化有机物层变为固化的有机物层；
(4)移除所述临时载板，并利用第一激光照射所述键合线的第二端位置处的所述有机物层，使得所述有机物层的可激光活化有机物被活化为一活化金属层，以形成多个电连接至所述键合线的焊盘；
(5)利用所述第一激光继续照射所述有机物层，以在所述有机物层的周边区域形成环绕所述焊盘的活化密封金属环，在所述芯片的正下方形成活化散热金属层。
2.根据权利要求1所述的智能功率芯片结构的制造方法，其特征在于，所述可激光活化有机物包括基体材料和金属络合物材料，所述基体材料与所述塑封层的材料相同。
进一步的，在步骤(2)中，所述另一端键合至所述半固化有机物层上时，通过高温熔融形成一熔球，同时在所述半固化有机物层上烧蚀形成多个凹陷，所述熔球置于所述凹陷中。
进一步的，利用第一激光照射时，活化的金属至少部分嵌入至所述塑封层中。
进一步的，还包括步骤(6)，利用第二激光继续照射所述活化散热金属层以在所述活化散热金属层与所述芯片之间形成金属间化合物。
本发明还提供了一种智能功率芯片结构，其通过上述的智能功率芯片结构的制造方法形成，包括：
有机物层，由所述可激光活化有机物形成，所述有机物层中具有经激光活化形成的活化散热金属层、多个焊盘、活化密封金属环，所述活化密封金属环设置于所述有机物层的周边区域且环绕所述焊盘，所述焊盘设置于所述活化散热金属层周围；
功率芯片，固定于所述有机物的所述活化散热金属层上；
塑封层，形成于所述有机物层上，且所述塑封层密封所述功率芯片和键合线。
进一步的，所述可激光活化有机物包括基体材料和金属络合物材料，所述基体材料与所述塑封层的材料相同。
进一步的，所述另一端具有键合至所述焊盘的熔球，同时在所述半固化有机物层上具有多个凹陷，所述熔球置于所述凹陷中。
进一步的，在靠近所述活化散热金属层、多个焊盘和活化密封金属环的位置，所述塑封层中具有活化的金属材料。
进一步的，在所述活化散热金属层与所述芯片之间形成有金属间化合物。
本发明的有益效果如下：
(1)利用可激光活化有机物层和塑封层形成密封结构，摒弃了传统的基板或引线框封装，可以实现薄型化。
(2)激光活化形成的金属焊盘以及散热金属层和密封金属环，相较于现有技术的金属镀层，具有更好的粘附力。
(3)可激光活化有机物层的基体材料与塑封层材料选择为相同的材料，可以保证两者之间的粘合力以提高塑封效果，且可以使得活化的金属进入塑封层内，保证活化金属与塑封层的粘附力。
(4)利用激光活化形成金属焊盘以及散热金属层和密封金属环，方法简单可靠，能够实现轻量化的同时，保证功率芯片的散热。
附图说明
图1为本发明的智能功率芯片结构的剖面图；
图2-6为本发明的智能功率芯片结构的制造方法示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
下面将结合附图对根据本发明公开实施例的智能功率芯片结构进行详细的描述。
请参照图1，本申请的智能功率芯片结构，其包括有机物层11，该有机物层11的材料为可激光活化有机物，具体可以包括基体材料和金属络合物材料，其基体材料可以是环氧树脂、聚酰亚胺、聚四氟乙烯、PEN、PET等，而该金属络合物材料可以是具有可活化金属材料的改性的聚丙烯(PPMID)或改性的聚对苯二甲酸丁二酯(PBTMID)，其可以是铜的络合物。
所述有机物层11一方面作为密封材料，另一方面作为形成金属材质的各个功能部件。具体的，所述有机物层11中具有经激光活化形成的活化散热金属层22、多个焊盘17、活化密封金属环24，所述活化密封金属环24设置于所述有机物层11的周边区域且环绕所述焊盘17，所述焊盘17设置于所述活化散热金属层22周围。
焊盘17经由第一激光活化所述有机物层11的电连接部分形成，其可以与有机物层11具有较好的粘附力，且可以形成为很薄的层结构。该焊盘17可以是活化的铜材质，且其可以环绕于芯片12周围，并具有外露的表面。
活化散热金属层22的材质与焊盘17的材质相同，其可以先通过第一激光活化形成，并经由第二激光的第二次照射与芯片之间形成金属间化合物层23，例如该芯片的衬底为硅材质，则金属间化合物层23就包括活化金属(例如铜)和硅。该种设置，可以保证芯片12的背面散热，且能够起到密封芯片和保证与芯片之间的粘附性的作用。其中，第二激光的能量密度大于所述第一激光的能量密度，以保证形成金属间化合物层23。
密封环24的材质与活化散热金属层22和焊盘17的材质相同，其同样通过第一激光活化形成，密封环24为环绕所述芯片12的闭环形式，且形成于有机物层11的周边一圈，可以密封有机物层11与塑封层16之间的间隙。
此外，塑封层16的材料可以与有机物层11的基体材料一致，例如均可以是环氧树脂、聚酰亚胺、聚四氟乙烯、PEN、PET等，对于塑封层的材料的该种特殊选择，可以保证塑封层16与有机物层11之间的粘合力，且在使用激光活化有机物层时，活化的金属可以部分进入至塑封层16中，进一步保证活化散热金属层22、多个焊盘17、活化密封金属环24的粘附力，防止有机物层11和塑封层16之间的剥离。
在所述有机物层11上固定有芯片12，该芯片12为智能功率芯片，其主要设置于活化散热金属层22之上。所述芯片12通过多个键合线13引出至焊盘17，所述键合线13的一端键合至所述芯片12上，所述键合线13的另一端键合至所述焊盘17上，并且在键合线13的另一端还具有一熔球16，该熔球16直接物理和电连接所述焊盘17。
所述焊盘17还具有一凹陷15，所述熔球14置于所述凹陷15中。该凹陷15是在键合线13的另一端键合至所述有机物层11上经热烧蚀形成，其可以保证电连接的可靠性。
本发明的实施例利用可激光活化有机物层和塑封层形成密封结构，摒弃了传统的基板或引线框封装，可以实现薄型化。激光活化形成的金属焊盘以及散热金属层和密封金属环，相较于现有技术的金属镀层，具有更好的粘附力。可激光活化有机物层的基体材料与塑封层材料选择为相同的材料，可以保证两者之间的粘合力以提高塑封效果，且可以使得活化的金属进入塑封层内，保证活化金属与塑封层的粘附力。
上述智能功率芯片结构的制造方法也是极为简单的，具体可以参见图2-6。
首先，参见图2，在临时载板10上沉积可激光活化有机物并进行半固化，形成一半固化有机物层11，所述临时载板10是具有一定的刚性的。临时衬底包括玻璃衬底、陶瓷衬底、不锈钢衬底或者硅衬底。沉积方式可以是溅射、化学气相沉积、物理气相沉积等方法。
然后，参见图3，在半固化有机物层11上固定一芯片12，该芯片12为智能功率芯片。并且还包括形成多个键合线13，所述键合线13的一端键合至所述芯片12上，另一端键合至所述半固化有机物层11上，其可以通过超声波焊机焊接形成。
所述另一端键合至所述半固化有机物层11上时，通过超声波高温熔融形成一熔球14，同时在所述半固化有机物层11上烧蚀形成多个凹陷15，所述熔球14置于所述凹陷15中。
参见图4，在所述半固化有机物层11上注塑并固化形成塑封层16，该固化将所述半固化有机物层11变为固化的有机物层11。其中，所述可激光活化有机物包括基体材料和金属络合物材料，所述基体材料与所述塑封层16的材料相同，以保证粘合力。
接着，参见图5，移除所述临时载板10以露出有机物层11，并利用激光器20照射有机物层11，激光器20具有第一激光21，第一激光21照射所述键合线13的第二端位置处的所述有机物层11，使得所述有机物层11的可激光活化有机物被活化为一活化金属层，以形成多个电连接至所述键合线13的焊盘17。
最后，参见图6，利用所述第一激光21继续照射所述有机物层11，以在所述有机物层11的周边区域形成环绕所述焊盘17的活化密封金属环24，在所述芯片12的正下方形成活化散热金属层22。利用第一激光21照射时，活化的金属至少部分嵌入至所述塑封层16中。
此外，还包括利用第二激光(未示出)继续照射所述活化散热金属层22以在所述活化散热金属层22与所述芯片12之间形成金属间化合物23。
本发明利用激光活化形成金属焊盘以及散热金属层和密封金属环，方法简单可靠，能够实现轻量化的同时，保证功率芯片的散热。
本发明中使用的表述“示例性实施例”、“示例”等不是指同一实施例，而是被提供来着重描述不同的特定特征。然而，上述示例和示例性实施例不排除他们与其他示例的特征相组合来实现。例如，即使在另一示例中未提供特定示例的描述的情况下，除非另有陈述或与其他示例中的描述相反，否则该描述可被理解为与另一示例相关的解释。
本发明中使用的术语仅用于示出示例，而无意限制本发明。除非上下文中另外清楚地指明，否则单数表述包括复数表述。
虽然以上示出并描述了示例实施例，但对本领域技术人员将明显的是，在不脱离由权利要求限定的本发明的范围的情况下，可做出变型和改变。

Claims (10)

1.一种智能功率芯片结构的制造方法，其包括以下步骤：
(1)提供一临时载板，在所述临时载板上沉积可激光活化有机物并进行半固化，形成一半固化有机物层；
(2)在所述半固化有机物层上固定一功率芯片，并形成多个键合线，所述键合线的一端键合至所述功率芯片上，所述键合线的另一端键合至所述半固化有机物层上；
(3)在所述半固化有机物层上注塑并固化形成塑封层，该固化将所述半固化有机物层变为固化的有机物层；
(4)移除所述临时载板，并利用第一激光照射所述键合线的第二端位置处的所述有机物层，使得所述有机物层的可激光活化有机物被活化为一活化金属层，以形成多个电连接至所述键合线的焊盘；
(5)利用所述第一激光继续照射所述有机物层，以在所述有机物层的周边区域形成环绕所述焊盘的活化密封金属环，在所述芯片的正下方形成活化散热金属层。
2.根据权利要求1所述的智能功率芯片结构的制造方法，其特征在于，所述可激光活化有机物包括基体材料和金属络合物材料，所述基体材料与所述塑封层的材料相同。
3.根据权利要求2所述的智能功率芯片结构的制造方法，其特征在于，在步骤(2)中，所述另一端键合至所述半固化有机物层上时，通过高温熔融形成一熔球，同时在所述半固化有机物层上烧蚀形成多个凹陷，所述熔球置于所述凹陷中。
4.根据权利要求3所述的智能功率芯片结构的制造方法，其特征在于，利用第一激光照射时，活化的金属至少部分嵌入至所述塑封层中。
5.根据权利要求4所述的智能功率芯片结构的制造方法，其特征在于，还包括步骤(6)，利用第二激光继续照射所述活化散热金属层以在所述活化散热金属层与所述芯片之间形成金属间化合物。
6.一种智能功率芯片结构，其通过权利要求1所述的智能功率芯片结构的制造方法形成，包括：
有机物层，由所述可激光活化有机物形成，所述有机物层中具有经激光活化形成的活化散热金属层、多个焊盘、活化密封金属环，所述活化密封金属环设置于所述有机物层的周边区域且环绕所述焊盘，所述焊盘设置于所述活化散热金属层周围；
功率芯片，固定于所述有机物的所述活化散热金属层上；
多个键合线，所述键合线的一端键合至所述功率芯片上，所述键合线的另一端键合至所述焊盘上；
塑封层，形成于所述有机物层上，且所述塑封层密封所述功率芯片和键合线。
7.根据权利要求6所述的智能功率芯片结构，其特征在于，所述可激光活化有机物包括基体材料和金属络合物材料，所述基体材料与所述塑封层的材料相同。
8.根据权利要求7所述的智能功率芯片结构，其特征在于，所述另一端具有键合至所述焊盘的熔球，同时在所述半固化有机物层上具有多个凹陷，所述熔球置于所述凹陷中。
9.根据权利要求8所述的智能功率芯片结构，其特征在于，在靠近所述活化散热金属层、多个焊盘和活化密封金属环的位置，所述塑封层中具有活化的金属材料。
10.根据权利要求9所述的智能功率芯片结构，其特征在于，在所述活化散热金属层与所述芯片之间形成有金属间化合物。
CN202110070313.4A 2021-01-19 2021-01-19 一种智能功率芯片结构及其制造方法 Active CN112885726B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110070313.4A CN112885726B (zh) 2021-01-19 2021-01-19 一种智能功率芯片结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110070313.4A CN112885726B (zh) 2021-01-19 2021-01-19 一种智能功率芯片结构及其制造方法

Publications (2)

Publication Number Publication Date
CN112885726A true CN112885726A (zh) 2021-06-01
CN112885726B CN112885726B (zh) 2022-03-25

Family

ID=76049885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110070313.4A Active CN112885726B (zh) 2021-01-19 2021-01-19 一种智能功率芯片结构及其制造方法

Country Status (1)

Country Link
CN (1) CN112885726B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060121647A1 (en) * 2004-12-02 2006-06-08 Siliconware Precision Industries Co., Ltd. Carrier-free semiconductor package and fabrication method thereof
US20150279778A1 (en) * 2014-03-28 2015-10-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming RDL and Vertical Interconnect by Laser Direct Structuring
US20200321274A1 (en) * 2019-04-05 2020-10-08 Stmicroelectronics S.R.L. Method of manufacturing leadframes for semiconductor devices, corresponding leadframe and semicondctor device
CN111883446A (zh) * 2020-08-11 2020-11-03 济南南知信息科技有限公司 一种电子组件及其制造方法
CN112018052A (zh) * 2019-05-31 2020-12-01 英飞凌科技奥地利有限公司 具有可激光活化模制化合物的半导体封装
CN112151469A (zh) * 2020-09-21 2020-12-29 青岛歌尔微电子研究院有限公司 一种散热封装结构及其制备方法、以及电子器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060121647A1 (en) * 2004-12-02 2006-06-08 Siliconware Precision Industries Co., Ltd. Carrier-free semiconductor package and fabrication method thereof
US20150279778A1 (en) * 2014-03-28 2015-10-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming RDL and Vertical Interconnect by Laser Direct Structuring
US20200321274A1 (en) * 2019-04-05 2020-10-08 Stmicroelectronics S.R.L. Method of manufacturing leadframes for semiconductor devices, corresponding leadframe and semicondctor device
CN112018052A (zh) * 2019-05-31 2020-12-01 英飞凌科技奥地利有限公司 具有可激光活化模制化合物的半导体封装
CN111883446A (zh) * 2020-08-11 2020-11-03 济南南知信息科技有限公司 一种电子组件及其制造方法
CN112151469A (zh) * 2020-09-21 2020-12-29 青岛歌尔微电子研究院有限公司 一种散热封装结构及其制备方法、以及电子器件

Also Published As

Publication number Publication date
CN112885726B (zh) 2022-03-25

Similar Documents

Publication Publication Date Title
US7846779B2 (en) Power device package and method of fabricating the same
KR930010071B1 (ko) 수지봉지형 반도체장치와 그 제조방법
US20010045640A1 (en) Resin-molded semiconductor device and method for manufacturing the same
US7221055B2 (en) System and method for die attach using a backside heat spreader
US8916474B2 (en) Semiconductor modules and methods of formation thereof
US8759956B2 (en) Chip package and method of manufacturing the same
US7776648B2 (en) High thermal performance packaging for circuit dies
US7659531B2 (en) Optical coupler package
CN104253105A (zh) 半导体器件和形成低廓形3d扇出封装的方法
TW200939428A (en) Multi-chip package structure and method of fabricating the same
US9437548B2 (en) Chip package and method for manufacturing the same
US20080122071A1 (en) Heat dissipating semiconductor package and fabrication method therefor
US20130200502A1 (en) Semiconductor Device and Method of Manufacturing Thereof
TW201225226A (en) Systems and methods for improved heat dissipation in semiconductor packages
US20140197527A1 (en) Chip arrangement and a method for manufacturing a chip arrangement
US20130229777A1 (en) Chip arrangements and methods for forming a chip arrangement
US11862600B2 (en) Method of forming a chip package and chip package
TW201025464A (en) Shrink package on board
US8728873B2 (en) Methods for filling a contact hole in a chip package arrangement and chip package arrangements
CN112885726B (zh) 一种智能功率芯片结构及其制造方法
WO2018113574A1 (zh) 一种贴装预包封金属导通三维封装结构的工艺方法
CN1172369C (zh) 具散热片的半导体封装件
TWI750439B (zh) 半導體裝置及其製造方法
TW200905821A (en) Semiconductor device and method for manufacturing the same
CN100411121C (zh) 散热型封装结构及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220303

Address after: 311300 No. 68, Huaqiao Road, xinxiqiao village, Jincheng Street, Lin'an City, Hangzhou City, Zhejiang Province

Applicant after: Hangzhou Vantes Technology Co.,Ltd.

Address before: Room 707, block a, Rongsheng Times International Plaza, 9 Beiyuan street, Licheng District, Jinan City, Shandong Province

Applicant before: Ji Nannan knows Information technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant