CN112881884A - 一种集成电路测试装置及测试方法 - Google Patents

一种集成电路测试装置及测试方法 Download PDF

Info

Publication number
CN112881884A
CN112881884A CN202110040512.0A CN202110040512A CN112881884A CN 112881884 A CN112881884 A CN 112881884A CN 202110040512 A CN202110040512 A CN 202110040512A CN 112881884 A CN112881884 A CN 112881884A
Authority
CN
China
Prior art keywords
test
integrated circuit
testing
limiting
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110040512.0A
Other languages
English (en)
Inventor
杨木兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202110040512.0A priority Critical patent/CN112881884A/zh
Publication of CN112881884A publication Critical patent/CN112881884A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种集成电路测试装置，包括用于装载集成电路的测试平台，设置在测试平台外周侧的测试装置，以及与所述测试装置电性连接的中心控制系统。本发明为集成电路各个测试引脚均设置有独立的测试通道，实现对相邻测试引脚间的隔绝作用同时避免相邻测试引脚在测试探针的连接下出现重复误触导致测试短路，保证测试的准确性，而且利用移位机构控制测试通道与所述集成电路测试引脚呈相同间距排布，能够适应各种类型的集成电路的测试，从而提高了整体装置的适应性。

Description

一种集成电路测试装置及测试方法
技术领域
本发明涉及电路测试技术领域，具体涉及一种集成电路测试装置及测试方法。
背景技术
集成电路(integrated circuit)是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构，而集成电路的测试是对集成电路进行器件测试，即通过测量对于集成电路的输出响应和预期输出比较以确定或评估集成电路元器件功能和性能的过程，是验证设计、监控生产、保障质量的有效手段。
集成电路在制作完成后通常外设有测试引脚用于测试信号的输入和输出，现有技术中CN201820079113.9公开了一种集成电路测试装置，其结构包括底座、电路测试座、测试探针、探针连接板、旋转杆头、连接杆、锁扣、支撑杆、手柄、前顶板、电仪表，测试探针通过螺丝与探针连接板贯穿连接并且水平设有三个，旋转杆头垂直安装于探针连接板上端并且与连接杆相连接，锁扣设有两个并且下端通过螺丝贯穿于连接杆顶部，锁扣上端通过螺丝与支撑杆相连接，通过装置中的测试电偶对电路进行测试，然后膨胀空间加强了装置内侧软硬程度，以及通过机体进行减小硬度，从而减小装置在使用时对电路的冲击而导致损坏，从而加强了装置的实用性，加快了工作效率。
虽然上述集成电路测试装置能够对集成电路进行测试，但是仅能对简单的集成电路进行测试，在复杂集成电路具备多个测试引脚情况下，未作测试隔离会造成测试探针在相邻测试引脚间短路误触的影响测试准确性，同时不同规格的集成电路的测试引脚间的间距不完全一致，而上述集成电路测试装置中固定的测试探针难以满足测试需求，适应性差。
发明内容
本发明的目的在于提供一种集成电路测试装置，以解决现有技术中未作测试隔离会造成测试探针在相邻测试引脚间短路误触的影响测试准确性，固定的测试探针难以满足不同规格的集成电路测试需求，适应性差的技术问题。
为解决上述技术问题，本发明具体提供下述技术方案：
一种集成电路测试装置，包括用于装载集成电路的测试平台，设置在测试平台外周侧的测试结构，以及与所述测试结构电性连接的中心控制系统，其中，
所述测试结构包括与所述集成电路测试引脚一一匹配的测试通道，设置于测试通道端部的测试探针，以及用于控制所有测试通道中测试信号传输的测试信号模块，所述测试信号模块包括测试输入单元和测试输出单元，所述测试输入单元将测试输入信号沿测试探针传输到测试输入端引脚进行功能测试，所述测试输出单元将测试输出端引脚的测试输出信号传输到中心控制系统进行测试结果分析。
作为本发明的一种优选方案，所述测试平台包括支撑座以及设置在支撑座中部的容置腔体和限位腔体，所述限位腔体位于所述容置腔体的上端部并与容置腔体构成用于对集成电路进行夹持固定的组合结构，所述组合结构的外周部形成供测试通道伸入与测试引脚电性连接的条形开口；
所述测试结构还包括对称设置在所述支撑座两侧的测试支撑件以及置于测试支撑件上的位移机构，所述测试通道设置于所述位移机构上，且位移机构用于使所述测试通道在所述条形开口内平移以使得所述测试通道端部的测试探针与集成电路测试引脚匹配连接。
作为本发明的一种优选方案，所述容置腔体、所述限位腔体分别呈与所述集成电路下部、上部相匹配的第一半方形结构和第二半方形结构，所述条形开口包括分别设置在所述容置腔体和限位腔体的侧壁边缘的两个半环通槽，在所述限位腔体顶部设置有用于限位腔体与所述容置腔体构成整方形式组合结构的第一限位驱动机构，且所述两个半环通槽在所述第一限位驱动机构的作用下组合构成条形开口。
作为本发明的一种优选方案，所述第一限位驱动机构包括设置在支撑座顶部朝向限位腔体一侧的第一顶升装置，以及一端与第一顶升装置的驱动轴相连接，另一端与所述限位腔体外顶部相连接的第一联动件，所述限位腔体与第一顶升装置通过第一联动件构成第一联动结构，所述第一联动结构在第一顶升装置的驱动力作用下轴向靠近所述容置腔体以构成夹持所述集成电路的组合结构，其中，
在所述限位腔体的内壁表面设置有第二限位驱动机构，所述第二限位驱动机构包括设置在所述限位腔体内壁表面的绝缘流体层，以及设置在限位腔体顶部与绝缘流体层相连通的填充管道，所述填充管道外接有流体填充罐，且流体填充罐、填充管道和绝缘流体层依次连通构成供所述绝缘流体流通的填充通道，所述绝缘流体层朝集成电路多向施压以限制集成电路移动实现二次限位并且填充于所述集成电路的不规则孔隙中隔绝相邻引脚接触实现测试绝缘。
作为本发明的一种优选方案，所述位移机构包括调距轨道，设置在调距轨道上方与所述测试通道相匹配的第二联动件，以及与为第二联动件在调距轨道上方提供滑动动力的驱动装置，所述测试通道依次通过第二联动件与所述驱动装置构成第二联动结构，所述第二联动结构依据所述集成电路测试引脚的引脚间距进行平移以使得所述测试探针与所述集成电路测试引脚达到测试位置匹配以进行测试连接。
作为本发明的一种优选方案，所述测试通道为管型结构，所述测试探针位于所述管型结构朝向所述集成电路测试引脚一侧的端部，在所述管型结构另一端部设置控制测试探针与所述集成电路测试连接或脱离的测试通断驱动机构，所述测试通断驱动机构包括设置在所述管型结构另一端部的第二顶升装置，一端与第一顶升装置的驱动轴相连接，另一端与所述测试探针一端部相连接的第三联动件，所述测试探针与第二顶升装置通过第三联动件构成第三联动结构，所述第三联动结构在第二顶升装置的驱动力作用下沿测试通道轴向滑动以伸入或退出所述条形开口与所述集成电路的测试引脚构成连接形态和分离形态。
作为本发明的一种优选方案，所述测试信号模块位于所述支撑座底部，所有所述测试通道中的所述测试探针均通过依次贯穿测试通道、第二联动并从支撑座两侧边汇聚连接到测试信号模块以形成测试输入信号和测试输出信号的传输线路，所述测试信号模块与所述中心控制系统通过网络通信进行测试输入信号的输出和测试输出信号的接收。
作为本发明的一种优选方案，还包括测距模块，所述测距模块包括三维引脚扫描仪和三维通道扫描仪，所述三维引脚扫描仪扫描所有所述集成电路测试引脚形成引脚间距数据，所述三维通道扫描仪扫描所有所述测试通道形成通道间距数据，所述测距模块的数据输出端与所述中心控制系统通讯连接以将引脚间距数据和通道间距数据传输到中心控制系统，所述中心控制系统依据引脚间距数据和通道间距数据控制移位机构在所述调距轨道平移以使得测试通道与所述集成电路测试引脚呈相同间距排布。
作为本发明的一种优选方案，本发明提出了一种根据所述的集成电路测试装置的测试方法，包括以下步骤：
步骤S1、将待检测的集成电路放置到容置腔体中，第一限位驱动机构驱动限位腔体朝向容置腔体轴向滑动对集成电路构成一次限位，第二限位驱动机构对集成电路构成二次限位；
步骤S2、测距模块依次扫描待检测的集成电路测试引脚和测试通道获得引脚间距数据和通道间距数据并同步传输到中心控制系统；
步骤S3、中心控制系统依据控制移位机构在所述调距轨道平移使测试通道与所述集成电路测试引脚呈相同间距排布，同步调取测试模式控制通断驱动机构驱动对应测试探针伸入条形开口中与测试引脚连接形成测试线路；
步骤S4、测试信号模块沿测试线路向测试线路输入端输入测试输入信号以及接收测试输出信号，并同步将测试输出信号传输到中心控制系统进行测试结果分析。
作为本发明的一种优选方案，所述测试线路的输入端、输出端分别为所述测试输入端引脚、测试输出端引脚，所述测试模式为测试输入信号和测试输出信号的输入输出标准。
本发明与现有技术相比较具有如下有益效果：
本发明为集成电路各个测试引脚均设置有独立的测试通道，实现对相邻测试引脚间的隔绝作用同时避免相邻测试引脚在测试探针的连接下出现重复误触导致测试短路，保证测试的准确性，而且利用移位机构控制测试通道与所述集成电路测试引脚呈相同间距排布，能够适应各种类型的集成电路的测试，从而提高了整体装置的适应性。
附图说明
为了更清楚地说明本发明的实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图引伸获得其它的实施附图。
图1为本发明实施例提供的测试装置结构示意图；
图2为本发明实施例提供的测试装置侧视结构示意图；
图3为本发明实施例提供的测试装置结构框图；
图4为本发明实施例提供的测试装置测试过程结构示意图；
图5为本发明实施例提供的测试装置测试过程侧视结构示意图；
图6为本发明实施例提供的测试方法流程图。
图中的标号分别表示如下：
1-测试平台；2-测试装置；3-中心控制系统；4-条形开口；5-第一限位驱动机构；6-第二限位驱动机构；7-测试通断驱动机构；8-测距模块；9-集成电路；10-集成电路测试引脚；
101-支撑座；102-容置腔体；103-限位腔体；
201-测试通道；202-测试探针；203-测试信号模块；204-测试支撑件；205-位移机构；
501-第一顶升装置；502-第一联动件；
601-绝缘流体层；602-填充管道；
701-第二顶升装置；702-第三联动件；
2051-调距轨道；2052-第二联动件；2053-驱动装置。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1-3所示，本发明提供了一种集成电路测试装置，包括用于装载集成电路的测试平台1，设置在测试平台1外周侧的测试结构2，以及与测试结构2电性连接的中心控制系统3。
集成电路的设置测试点通常通过引线外引置于集成电路外周部并形成阵列排布的测试引脚，测试引脚包括测试输入端引脚和测试输出端引脚，其中测试输入端用于输入测试输入信号，测试输出端用于输出测试输出信号，测试输出信号用于与标准输出信号相比较获知当前集成电路的功能实现结果，可判别当前集成电路的优劣。
测试结构2包括与集成电路测试引脚一一匹配的测试通道201，设置于测试通道201端部的测试探针202，以及用于控制所有测试通道201中测试信号传输的测试信号模块203，测试信号模块203包括测试输入单元和测试输出单元，测试输入单元将测试输入信号沿测试探针202传输到测试输入端引脚进行功能测试，测试输出单元将测试输出端引脚的测试输出信号传输到中心控制系统3进行测试结果分析。
每个测试通道201对应于一个测试引脚，测试引脚中信号的传输均处于测试通道201中，避免了测试探针202在测试连接过程中处于相邻测试引脚之间导致同时与相邻引脚相接触造成短路误触直接影响集成电路测试的准确性以及误触电流导致的器件损坏，而且测试通道201外壁采用绝缘材料使相邻两个测试通道201之间具有绝缘性，进一步避免了相邻引脚的误触可能性，整体上保持了测试的器件安全性和结果准确性。
测试平台1包括支撑座101以及设置在支撑座101中部的容置腔体102和限位腔体103，限位腔体103位于容置腔体102的上端部并与容置腔体102构成用于对集成电路进行夹持固定的组合结构，组合结构的外周部形成供测试通道201伸入与测试引脚电性连接的条形开口4。
由于集成电路测试引脚的外露，本实施例提供了一种只外露集成电路测试引脚用于夹持固定集成电路的由容置腔体102和限位腔体103构成的组合结构，该组合结构在仅将测试引脚外露便于测试通道201中的测试探针202匹配连接的同时隐藏集成电路剩余电路部分，避免测试探针202误触剩余元件引脚从而导致整体电路在非常态电流冲击下导致的损坏，起到保护集成电路的作用。
测试结构2还包括对称设置在支撑座101两侧的测试支撑件204以及置于测试支撑件204上的位移机构205，测试通道201设置于位移机构205上，且位移机构205用于使测试通道201在条形开口4内平移以使得测试通道201端部的测试探针202与集成电路测试引脚匹配连接。
容置腔体102、限位腔体103分别呈与集成电路下部、上部相匹配的第一半方形结构和第二半方形结构，条形开口4包括分别设置在容置腔体102和限位腔体103的侧壁边缘的两个半环通槽，在限位腔体103顶部设置有用于限位腔体103与容置腔体102构成整方形式组合结构的第一限位驱动机构5，且两个半环通槽在第一限位驱动机构5的作用下组合构成条形开口4。
如图4和5所示，第一限位驱动机构5包括设置在支撑座101顶部朝向限位腔体103一侧的第一顶升装置501，以及一端与第一顶升装置501的驱动轴相连接，另一端与限位腔体103外顶部相连接的第一联动件502，限位腔体103与第一顶升装置501通过第一联动件502构成第一联动结构，第一联动结构在第一顶升装置501的驱动力作用下轴向靠近容置腔体102以构成夹持集成电路的组合结构。
第一限位驱动机构5控制限位腔体103轴向远离容置腔体102留有用于放置待检测集成电路的置片空隙，集成电路在外力的作用下放置到容置腔体102中并将集成电路测试引脚置于半环通槽处，第一限位驱动机构5控制限位腔体103轴向靠近容置腔体102对集成电路形成只留有测试集成电路测试引脚的形如合箱式包裹的一次限位，在测试完成后第一限位驱动机构5控制限位腔体103轴向远离容置腔体102留有用于取出待检测集成电路的取片空隙，集成电路在外力的作用下从容置腔体102中取出，置片空隙和取片空隙可相同也可不同，具体实施中视情况而定。
在限位腔体103的内壁表面设置有第二限位驱动机构6，第二限位驱动机构6包括设置在限位腔体103内壁表面的绝缘流体层601，以及设置在限位腔体103顶部与绝缘流体层601相连通的填充管道602，填充管道602外接有流体填充罐，且流体填充罐、填充管道602和绝缘流体层601依次连通构成供绝缘流体流通的填充通道，绝缘流体层601朝集成电路多向施压以限制集成电路移动实现二次限位并且填充于集成电路的不规则孔隙中隔绝相邻引脚接触实现测试绝缘。
绝缘连体可以为软性硅胶、绝缘气体或其他具有相同功能的材料，在绝缘流体层601在内置有集成电路的进行一次限位的组合结构中可流动填充到集成电路与组合结构中未占据的自由空间，从而将组合结构的内部空间填满，此时由于绝缘流体层601的挤压和摩擦作用，导致集成电路无法在组合结构中进行移动起到了二次限位的作用，并且由于绝缘流体层601的作用可以填充到集成电路的各元件引脚以及测试引脚的相邻间距中，又进一步的隔绝各元件引脚以及测试引脚的避免误触。
在集成电路完成一次限位后启动流体罐向绝缘流体层601中灌入绝缘流体，并在测试完成后将绝缘流体回收回流体罐中，重复利用，节省成本。
位移机构205包括调距轨道2051，设置在调距轨道2051上方与测试通道201相匹配的第二联动件2052，以及与为第二联动件2052在调距轨道2051上方提供滑动动力的驱动装置2053，测试通道201依次通过第二联动件2052与驱动装置2053构成第二联动结构，第二联动结构依据集成电路测试引脚的引脚间距进行平移以使得测试探针202与集成电路测试引脚达到测试位置匹配以进行测试连接。
测试通道201为管型结构，测试探针202位于管型结构朝向集成电路测试引脚一侧的端部，在管型结构另一端部设置控制测试探针202与集成电路测试连接或脱离的测试通断驱动机构7，测试通断驱动机构7包括设置在管型结构另一端部的第二顶升装置701，一端与第一顶升装置501的驱动轴相连接，另一端与测试探针202一端部相连接的第三联动件702，测试探针202与第二顶升装置701通过第三联动件702构成第三联动结构，第三联动结构在第二顶升装置701的驱动力作用下沿测试通道201轴向滑动以伸入或退出条形开口4与集成电路的测试引脚构成连接形态和分离形态。
测试信号模块203位于支撑座101底部，所有测试通道201中的测试探针202均通过依次贯穿测试通道201、第二联动并从支撑座101两侧边汇聚连接到测试信号模块203以形成测试输入信号和测试输出信号的传输线路，测试信号模块203与中心控制系统3通过网络通信进行测试输入信号的输出和测试输出信号的接收。
还包括测距模块8，测距模块8包括三维引脚扫描仪和三维通道扫描仪，三维引脚扫描仪扫描所有集成电路测试引脚形成引脚间距数据，三维通道扫描仪扫描所有测试通道201形成通道间距数据，测距模块8的数据输出端与中心控制系统3通讯连接以将引脚间距数据和通道间距数据传输到中心控制系统3，中心控制系统3依据引脚间距数据和通道间距数据控制移位机构在调距轨道2051平移以使得测试通道201与集成电路测试引脚呈相同间距排布。
具体的，测距模块8在集成电路二次限位后进行测试引脚的扫描，获得的引脚间距数据和通道间距数据均以调距轨道2051为参照点，中央控制系统分别计算集成电路测试引脚与对应的测试通道201间的间距从而获得每个测试通道201上的移位机构的平移距离，控制移位机构以当前位置为起点移动相应的平移距离到达与测试引脚相匹配的终点位置，此时控制第二顶升装置701的驱动测试探针202沿测试通道201轴向滑动以伸入条形开口4与集成电路的测试引脚构成连接形态，在测试完成后控制第二顶升装置701的驱动测试探针202沿测试通道201轴向滑动以退出条形开口4与集成电路的测试引脚构成分离形态。
如图6所示，基于上述集成电路测试装置的结构，本发明提出了一种测试方法，包括以下步骤：
步骤S1、将待检测的集成电路放置到容置腔体中，第一限位驱动机构驱动限位腔体朝向容置腔体轴向滑动对集成电路构成一次限位，第二限位驱动机构对集成电路构成二次限位；
步骤S2、测距模块依次扫描待检测的集成电路测试引脚和测试通道获得引脚间距数据和通道间距数据并同步传输到中心控制系统；
步骤S3、中心控制系统依据控制移位机构在所述调距轨道平移使测试通道与所述集成电路测试引脚呈相同间距排布，同步调取测试模式控制通断驱动机构驱动对应测试探针伸入条形开口中与测试引脚连接形成测试线路；
步骤S4、测试信号模块沿测试线路向测试线路输入端输入测试输入信号以及接收测试输出信号，并同步将测试输出信号传输到中心控制系统进行测试结果分析。
所述测试线路的输入端、输出端分别为所述测试输入端引脚、测试输出端引脚，所述测试模式为测试输入信号和测试输出信号的输入输出标准。
本发明为集成电路各个测试引脚均设置有独立的测试通道，实现对相邻测试引脚间的隔绝作用同时避免相邻测试引脚在测试探针的连接下出现重复误触导致测试短路，保证测试的准确性，而且利用移位机构控制测试通道与所述集成电路测试引脚呈相同间距排布，能够适应各种类型的集成电路的测试，从而提高了整体装置的适应性。
以上实施例仅为本申请的示例性实施例，不用于限制本申请，本申请的保护范围由权利要求书限定。本领域技术人员可以在本申请的实质和保护范围内，对本申请做出各种修改或等同替换，这种修改或等同替换也应视为落在本申请的保护范围内。

Claims (10)

1.一种集成电路测试装置，其特征在于：包括用于装载集成电路的测试平台(1)，设置在测试平台(1)外周侧的测试结构(2)，以及与所述测试结构(2)电性连接的中心控制系统(3)，其中，
所述测试结构(2)包括与所述集成电路测试引脚一一匹配的测试通道(201)，设置于测试通道(201)端部的测试探针(202)，以及用于控制所有测试通道(201)中测试信号传输的测试信号模块(203)，所述测试信号模块(203)包括测试输入单元和测试输出单元，所述测试输入单元将测试输入信号沿测试探针(202)传输到测试输入端引脚进行功能测试，所述测试输出单元将测试输出端引脚的测试输出信号传输到中心控制系统(3)进行测试结果分析。
2.根据权利要求1所述的一种集成电路测试装置，其特征在于：所述测试平台(1)包括支撑座(101)以及设置在支撑座(101)中部的容置腔体(102)和限位腔体(103)，所述限位腔体(103)位于所述容置腔体(102)的上端部并与容置腔体(102)构成用于对集成电路进行夹持固定的组合结构，所述组合结构的外周部形成供测试通道(201)伸入与测试引脚电性连接的条形开口(4)；
所述测试结构(2)还包括对称设置在所述支撑座(101)两侧的测试支撑件(204)以及置于测试支撑件(204)上的位移机构(205)，所述测试通道(201)设置于所述位移机构(205)上，且位移机构(205)用于使所述测试通道(201)在所述条形开口(4)内平移以使得所述测试通道(201)端部的测试探针(202)与集成电路测试引脚匹配连接。
3.根据权利要求2所述的一种集成电路测试装置，其特征在于：所述容置腔体(102)、所述限位腔体(103)分别呈与所述集成电路下部、上部相匹配的第一半方形结构和第二半方形结构，所述条形开口(4)包括分别设置在所述容置腔体(102)和限位腔体(103)的侧壁边缘的两个半环通槽，在所述限位腔体(103)顶部设置有用于限位腔体(103)与所述容置腔体(102)构成整方形式组合结构的第一限位驱动机构(5)，且所述两个半环通槽在所述第一限位驱动机构(5)的作用下组合构成条形开口(4)。
4.根据权利要求3所述的一种集成电路测试装置，其特征在于：所述第一限位驱动机构(5)包括设置在支撑座(101)顶部朝向限位腔体(103)一侧的第一顶升装置(501)，以及一端与第一顶升装置(501)的驱动轴相连接，另一端与所述限位腔体(103)外顶部相连接的第一联动件(502)，所述限位腔体(103)与第一顶升装置(501)通过第一联动件(502)构成第一联动结构，所述第一联动结构在第一顶升装置(501)的驱动力作用下轴向靠近所述容置腔体(102)以构成夹持所述集成电路的组合结构，其中，
在所述限位腔体(103)的内壁表面设置有第二限位驱动机构(6)，所述第二限位驱动机构(6)包括设置在所述限位腔体(103)内壁表面的绝缘流体层(601)，以及设置在限位腔体(103)顶部与绝缘流体层(601)相连通的填充管道(602)，所述填充管道(602)外接有流体填充罐，且流体填充罐、填充管道(602)和绝缘流体层(601)依次连通构成供所述绝缘流体流通的填充通道，所述绝缘流体层(601)朝集成电路多向施压以限制集成电路移动实现二次限位并且填充于所述集成电路的不规则孔隙中隔绝相邻引脚接触实现测试绝缘。
5.根据权利要求4所述的一种集成电路测试装置，其特征在于：所述位移机构(205)包括调距轨道(2051)，设置在调距轨道(2051)上方与所述测试通道(201)相匹配的第二联动件(2052)，以及与为第二联动件(2052)在调距轨道(2051)上方提供滑动动力的驱动装置(2053)，所述测试通道(201)依次通过第二联动件(2052)与所述驱动装置(2053)构成第二联动结构，所述第二联动结构依据所述集成电路测试引脚的引脚间距进行平移以使得所述测试探针(202)与所述集成电路测试引脚达到测试位置匹配以进行测试连接。
6.根据权利要求5所述的一种集成电路测试装置，其特征在于：所述测试通道(201)为管型结构，所述测试探针(202)位于所述管型结构朝向所述集成电路测试引脚一侧的端部，在所述管型结构另一端部设置控制测试探针(202)与所述集成电路测试连接或脱离的测试通断驱动机构(7)，所述测试通断驱动机构(7)包括设置在所述管型结构另一端部的第二顶升装置(701)，一端与第一顶升装置(501)的驱动轴相连接，另一端与所述测试探针(202)一端部相连接的第三联动件(702)，所述测试探针(202)与第二顶升装置(701)通过第三联动件(702)构成第三联动结构，所述第三联动结构在第二顶升装置(701)的驱动力作用下沿测试通道(201)轴向滑动以伸入或退出所述条形开口(4)与所述集成电路的测试引脚构成连接形态和分离形态。
7.根据权利要求6所述的一种集成电路测试装置，其特征在于，所述测试信号模块(203)位于所述支撑座(101)底部，所有所述测试通道(201)中的所述测试探针(202)均通过依次贯穿测试通道(201)、第二联动并从支撑座(101)两侧边汇聚连接到测试信号模块(203)以形成测试输入信号和测试输出信号的传输线路，所述测试信号模块(203)与所述中心控制系统(3)通过网络通信进行测试输入信号的输出和测试输出信号的接收。
8.根据权利要求7所述的一种集成电路测试装置，其特征在于，还包括测距模块(8)，所述测距模块(8)包括三维引脚扫描仪和三维通道扫描仪，所述三维引脚扫描仪扫描所有所述集成电路测试引脚形成引脚间距数据，所述三维通道扫描仪扫描所有所述测试通道(201)形成通道间距数据，所述测距模块(8)的数据输出端与所述中心控制系统(3)通讯连接以将引脚间距数据和通道间距数据传输到中心控制系统(3)，所述中心控制系统(3)依据引脚间距数据和通道间距数据控制移位机构在所述调距轨道(2051)平移以使得测试通道(201)与所述集成电路测试引脚呈相同间距排布。
9.一种根据权利要求1-8所述的集成电路测试装置的测试方法，其特征在于，包括以下步骤：
步骤S1、将待检测的集成电路放置到容置腔体中，第一限位驱动机构驱动限位腔体朝向容置腔体轴向滑动对集成电路构成一次限位，第二限位驱动机构对集成电路构成二次限位；
步骤S2、测距模块依次扫描待检测的集成电路测试引脚和测试通道获得引脚间距数据和通道间距数据并同步传输到中心控制系统；
步骤S3、中心控制系统依据控制移位机构在所述调距轨道平移使测试通道与所述集成电路测试引脚呈相同间距排布，同步调取测试模式控制通断驱动机构驱动对应测试探针伸入条形开口中与测试引脚连接形成测试线路；
步骤S4、测试信号模块沿测试线路向测试线路输入端输入测试输入信号以及接收测试输出信号，并同步将测试输出信号传输到中心控制系统进行测试结果分析。
10.根据权利要求9所述的一种测试方法，其特征在于，所述测试线路的输入端、输出端分别为所述测试输入端引脚、测试输出端引脚，所述测试模式为测试输入信号和测试输出信号的输入输出标准。
CN202110040512.0A 2021-01-13 2021-01-13 一种集成电路测试装置及测试方法 Withdrawn CN112881884A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110040512.0A CN112881884A (zh) 2021-01-13 2021-01-13 一种集成电路测试装置及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110040512.0A CN112881884A (zh) 2021-01-13 2021-01-13 一种集成电路测试装置及测试方法

Publications (1)

Publication Number Publication Date
CN112881884A true CN112881884A (zh) 2021-06-01

Family

ID=76045133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110040512.0A Withdrawn CN112881884A (zh) 2021-01-13 2021-01-13 一种集成电路测试装置及测试方法

Country Status (1)

Country Link
CN (1) CN112881884A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113640645A (zh) * 2021-07-28 2021-11-12 孙瑞 一种集成电路ic测试装置
CN116338412A (zh) * 2023-05-26 2023-06-27 深圳市国王科技有限公司 一种可控硅的测试方法及装置
CN116359717A (zh) * 2023-06-02 2023-06-30 深圳赛仕电子科技有限公司 一种oled面板驱动ic的连续测试装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113640645A (zh) * 2021-07-28 2021-11-12 孙瑞 一种集成电路ic测试装置
CN113640645B (zh) * 2021-07-28 2024-04-30 江西芯诚微电子有限公司 一种集成电路ic测试装置
CN116338412A (zh) * 2023-05-26 2023-06-27 深圳市国王科技有限公司 一种可控硅的测试方法及装置
CN116338412B (zh) * 2023-05-26 2023-08-01 深圳市国王科技有限公司 一种可控硅的测试方法及装置
CN116359717A (zh) * 2023-06-02 2023-06-30 深圳赛仕电子科技有限公司 一种oled面板驱动ic的连续测试装置
CN116359717B (zh) * 2023-06-02 2023-08-29 深圳赛仕电子科技有限公司 一种oled面板驱动ic的连续测试装置

Similar Documents

Publication Publication Date Title
CN112881884A (zh) 一种集成电路测试装置及测试方法
TWI264552B (en) Connector cable and method for probing vacuum-sealable electronic nodes of an electrical testing device
US7960986B2 (en) Methods and apparatus for multi-modal wafer testing
TW201142322A (en) Probe card
TWI578001B (zh) 半導體元件對準插座單元以及含其之半導體元件測試裝置
KR101870302B1 (ko) 디바이스-관통 비아들을 위한 테스팅 기술들
CN102680876A (zh) 半导体器件测试系统和方法
JPH085666A (ja) 半導体ウェハ収納器、接続方法、接続装置及び半導体集積回路の検査方法
EP2517031A1 (en) Wiring board for testing loaded printed circuit board
KR100787829B1 (ko) 프로브 카드 테스트 장치 및 테스트 방법
US5781021A (en) Universal fixtureless test equipment
JP2007256277A (ja) 印刷回路板を走査検査する装置
JP5438691B2 (ja) 試験装置
KR100526744B1 (ko) 인쇄회로판의 전기적 검사장치
CN114720833A (zh) 微流体散热模块测试装置和方法
KR20100069300A (ko) 프로브 카드와, 이를 이용한 반도체 디바이스 테스트 장치 및 방법
JP7175179B2 (ja) 中間接続部材、および検査装置
US20030234656A1 (en) Wireless test fixture adapter for printed circuit assembly tester
CN112540281A (zh) 测试装置
KR102243839B1 (ko) 중간 접속 부재, 및 검사 장치
EP1022572B1 (en) Scan test apparatus for continuity testing of bare printed circuit boards
KR200318492Y1 (ko) 칩 검사용 소켓장치
WO2003088349A1 (fr) Contacteur a detection de signaux et systeme de correction de signaux
CN209044015U (zh) 一种高精准芯片设计分析设备
US20100123472A1 (en) Probe card and test method using the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210601