CN112840400A - 用于行锤击缓解的方法以及采用所述方法的存储器装置和系统 - Google Patents

用于行锤击缓解的方法以及采用所述方法的存储器装置和系统 Download PDF

Info

Publication number
CN112840400A
CN112840400A CN201980066032.2A CN201980066032A CN112840400A CN 112840400 A CN112840400 A CN 112840400A CN 201980066032 A CN201980066032 A CN 201980066032A CN 112840400 A CN112840400 A CN 112840400A
Authority
CN
China
Prior art keywords
memory
count
refresh
response
management operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980066032.2A
Other languages
English (en)
Other versions
CN112840400B (zh
Inventor
T·B·考尔斯
D·D·甘斯
李继云
N·J·迈尔
R·J·鲁尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112840400A publication Critical patent/CN112840400A/zh
Application granted granted Critical
Publication of CN112840400B publication Critical patent/CN112840400B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Dram (AREA)

Abstract

公开其中可为其中的活动(例如，超过预定阈值的激活)证明需要刷新管理操作的那些存储器部分按需求调度刷新管理操作的存储器装置和操作存储器装置的方法。在一个实施例中，一种设备包括存储器，其包含存储器方位；和电路系统，其被配置成确定与所述存储器方位处的激活数目对应的计数；响应于所述计数超过第一预定阈值，为所述存储器方位调度刷新管理操作；和响应于执行所述调度的刷新管理操作，使所述计数减小达与所述第一预定阈值对应的量。所述电路系统可被进一步配置成响应于确定所述计数已达到最大准许值，在所述计数减小之前不允许所述存储器方位处的另外激活。

Description

用于行锤击缓解的方法以及采用所述方法的存储器装置和 系统
相关申请案的交叉引用
本申请案主张2018年10月9日申请的美国临时申请案第62/743,381号的权益，所述美国临时申请案以全文引用的方式并入本文中。
本申请案含有与Dean D.Gans的标题为“用于行锤击缓解的方法以及采用所述方法的存储器装置和系统(METHODS FOR ROW HAMMER MITIGATION AND MEMORY DEVICES ANDSYSTEMS EMPLOYING THE SAME)”的美国专利申请案相关的标的物。相关申请案转让给美光科技公司(Micron Technology,Inc.)并且识别为2019年8月2日申请的美国专利申请案第16/530,092号。其标的物以引用的方式并入本文中。
技术领域
本公开大体上涉及用于行锤击缓解的方法以及采用所述方法的存储器装置和系统。
背景技术
存储器装置广泛地用于存储与如计算机、无线通信装置、相机、数字显示器等各种电子装置相关的信息。通过编程存储器单元的不同状态来存储信息。存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)等。存储器装置可以是易失性或非易失性的。改进存储器装置通常可包含增大存储器单元密度、提高读取/写入速度或以其它方式减少操作时延、提高可靠性、增加数据保持、降低电力消耗或降低制造成本等。
附图说明
图1是示意性地说明根据本发明技术的实施例的存储器装置的简化框图。
图2是示意性地说明根据本发明技术的实施例的存储器系统200的简化框图。
图3是说明根据本发明技术的实施例的操作存储器系统的方法的流程图。
图4是说明根据本发明技术的实施例的操作存储器装置的方法的流程图。
具体实施方式
高数据可靠性、高速存储器存取和减小的芯片大小是半导体存储器所需的特征。例如DRAM的一些半导体存储器装置将信息存储为累积于单元电容器中的电荷，所述电荷可能容易泄漏，且因而需要周期性刷新操作以防止信息丢失。除了电荷泄漏之外，由例如行锤击的干扰机制引起的位错误可使信息丢失或降级。行锤击影响耦合到与所选字线相邻的未被选字线的存储器单元，所述所选字线在短时间内被重复驱动到作用电平。除非执行刷新操作以刷新存储器单元中的电荷，否则相邻字线上的活动可致使未被选字线的单元中的电荷变化，这给存储于其中的信息带来风险。
在一些存储器装置中，从例如以可操作方式耦合到存储器装置的主机或控制器的控制装置周期性地发出指示刷新操作的自动刷新(AREF)命令。以在一个刷新循环中必定刷新一次所有字线的频率从控制装置提供AREF命令。可根据存储器装置的操作温度(例如，较高温度通常证实更频繁的刷新操作)刷新循环的持续时间以防止电荷泄漏引起数据降级。由于通过设置在DRAM中的刷新计数器确定根据AREF命令的刷新地址，因此响应于AREF命令的刷新操作可能不会防止归因于行锤击效应引起的位错误。
一种确保以足以解决行锤击效应的频率提供刷新操作的方法涉及提高刷新所有存储器部分的频率(例如，通过增加在给定时间窗内发出的AREF命令的数目)。然而，因为刷新操作可为电力密集型，所以基于行锤击效应最差情境为所有存储器部分调度更频繁刷新操作的行为可为低效的，且对于其中电力消耗造成显著问题(例如，通过有限电池电源供电的移动装置)的存储器应用来说尤其不合需要。
解决行锤击效应的另一方法是提供具有如下电路系统的存储器装置：将可用刷新机会的一部分(例如，从主机装置接收的定期调度的刷新命令)重新引导或导向到其中已检测到锤击活动的特定行(例如，与其中已经执行大量激活命令的行相邻)。随着存储器阵列的大小持续减小，且对行锤击效应的敏感性相应地增加，可允许在行刷新之前在相邻行处发生的激活的数目持续减少。这给刷新机会重新引导方法带来挑战，原因是最终可能不再存在可用于重新引导以达充分行锤击缓解的足够刷新命令时间。
因此，本发明技术的数个实施例针对于其中可为其中的活动(例如，超过预定阈值的激活)证明需要刷新管理操作的那些存储器部分按需求调度刷新管理操作的存储器装置、包含存储器装置的系统和操作存储器装置的方法。在一个实施例中，一种设备包括存储器，其包含存储器方位；和电路系统，其被配置成确定与所述存储器方位处的激活的数目对应的计数；响应于所述计数超过第一预定阈值，为所述存储器方位调度刷新管理操作；和响应于执行所述调度的刷新管理操作，使所述计数减小达与所述第一预定阈值对应的量。所述电路系统可被进一步配置成在执行第一刷新管理操作之前，响应于所述计数超过第一预定阈值而调度第二刷新管理操作，和响应于执行第二调度刷新管理操作而使所述计数减小达与第一预定阈值对应的量。所述电路系统可被进一步配置成响应于确定所述计数已达到最大准许值，在计数减小之前不允许存储器方位处的另外激活。
图1是示意性地说明根据本发明技术的实施例的存储器装置100的框图。存储器装置100可包含存储器单元阵列，例如存储器阵列150。存储器阵列150可包含多个库(例如，在图1的实例中的库0-15)，且每一库可包含多个字线(WL)、多个位线(BL)，以及布置在字线与位线的交叉点处的多个存储器单元。字线WL的选择可由行解码器140执行，并且位线BL的选择可由列解码器145执行。可为对应的位线BL提供感测放大器(SAMP)，并将其连接到至少一个相应的本地I/O线对(LIOT/B)，所述本地I/O线对随后可通过传输门(TG)耦合到至少一个相应的主要I/O线对(MIOT/B)，所述传输门可充当开关。
存储器装置100可采用包含耦合到命令总线和地址总线的命令和地址端子的多个外部端子，以分别接收命令信号CMD和地址信号ADDR。存储器装置可以另外包含用于接收片选信号CS的片选端子、用于接收时钟信号CK和CKF的时钟端子、用于接收数据时钟信号WCK和WCKF的数据时钟端子、数据端子DQ、RDQS、DBI和DMI、电源端子VDD、VSS、VDDQ和VSSQ，以及裸片上终止端子ODT。
可从外部向命令端子和地址端子供应地址信号和库地址信号。可通过命令/地址输入电路105将供应到地址端子的地址信号和组地址信号传输到地址解码器110。地址解码器110可接收地址信号并将经解码行地址信号(XADD)供应到行解码器140，将经解码列地址信号(YADD)供应到列解码器145。地址解码器110还可接收组地址信号(BADD)并将组地址信号供应到行解码器140和列解码器145两者。
可以从存储器控制器向命令端子和地址端子供应命令信号CMD、地址信号ADDR和片选信号CS。命令信号可表示来自存储器控制器的各种存储器命令(例如，包含存取命令，所述存取命令可包含读取命令和写入命令)。选择信号CS可以用于选择存储器装置100以对提供到命令和地址端子的命令和地址作出响应。当作用中CS信号被提供到存储器装置100时，可以对命令和地址进行解码，并且可以执行存储器操作。可通过命令/地址输入电路105将命令信号CMD作为内部命令信号ICMD提供到命令解码器115。命令解码器115可包含用于对内部命令信号ICMD进行解码以产生用于执行存储器操作的各种内部信号和命令的电路，举例来说，用于选择字线的行命令信号和用于选择位线的列命令信号。内部命令信号还可包含输出和输入激活命令，如计时命令CMDCK。
当发布读取命令且及时向行地址和列地址供应读取命令时，可从存储器阵列150中的由这些行地址和列地址标示的存储器单元读取读取数据。可由命令解码器115接收读取命令，所述命令解码器115可将内部命令提供到输入/输出电路160，使得可根据RDQS时钟信号经由读取/写入放大器155和输入/输出电路160从数据端子DQ、RDQS、DBI和DMI输出读取数据。可以在由可编程于存储器装置100中例如编程于模式寄存器(图1中未示出)中的读取时延信息RL定义的时间处提供读取数据。可在CK时钟信号的时钟循环方面限定读取时延信息RL。例如，读取时延信息RL可以是当提供相关联读取数据时在读取命令被存储器装置100接收之后的CK信号的时钟循环的数目。
当发布写入命令且及时向行地址和列地址供应所述命令时，可根据WCK和WCKF时钟信号将写入数据供应到数据端子DQ、DBI和DMI。写入命令可由命令解码器115接收，所述命令解码器115可向输入/输出电路160提供内部命令，以使得写入数据可由输入/输出电路160中的数据接收器接收，并通过输入/输出电路160和读取/写入放大器155被供应到存储器阵列150。可在通过行地址和列地址指定的存储器单元中写入写入数据。可在由写入时延WL信息限定的时间向数据端子提供写入数据。写入时延WL信息可以编程于存储器装置100中，例如编程于模式寄存器(图1中未示出)中。可在CK时钟信号的时钟循环方面限定写入时延WL信息。举例来说，写入时延信息WL可以是当接收到相关联的写入数据时在写入命令由存储器装置100接收到之后的CK信号的时钟循环的数目。
可以向电源端子供应电源电势VDD和VSS。这些电源电势VDD和VSS可被供应到内部电压产生器电路170。内部电压产生器电路170可基于电源电势VDD和VSS而产生各种内部电势VPP、VOD、VARY、VPERI等等。内部电势VPP可用于行解码器140中，内部电势VOD和VARY可用于包含在存储器阵列150中的感测放大器中，且内部电势VPERI可用于许多其它电路块中。
还可以向电源端子供应电源电势VDDQ。电源电势VDDQ可连同电源电势VSS一起供应到输入/输出电路160。在本发明技术的实施例中，电源电势VDDQ可以为与电源电势VDD相同的电势。在本发明技术的另一个实施例中，电源电势VDDQ可以为与电源电势VDD不同的电势。然而，可将专用电源电势VDDQ用于输入/输出电路160，使得由输入/输出电路160产生的电源噪声不传播到其它电路块。
可以向裸片上终止端子供应裸片上终止信号ODT。裸片上终止信号ODT可供应给输入/输出电路160以指示存储器装置100进入裸片上终止模式(例如，在存储器装置100的其它端子中的一或多个处提供预定数目的阻抗电平中的一个)。
可以向时钟端子和数据时钟端子供应外部时钟信号和互补外部时钟信号。外部时钟信号CK、CKF、WCK、WCKF可被供应到时钟输入电路120。CK和CKF信号可互补，并且WCK和WCKF信号也可互补。互补时钟信号可以同时具有相对的时钟电平和相对的时钟电平之间的转变。举例来说，当时钟信号处于低时钟电平时，互补时钟信号处于高电平，且当时钟信号处于高时钟电平时，互补时钟信号处于低时钟电平。此外，当时钟信号从低时钟电平转变到高时钟电平时，互补时钟信号从高时钟电平转变到低时钟电平，并且当时钟信号从高时钟电平转变到低时钟电平时，互补时钟信号从低时钟电平转变到高时钟电平。
时钟输入电路120中包含的输入缓冲器可以接收外部时钟信号。举例来说，当通过来自命令解码器115的CKE信号启用时，输入缓冲器可以接收CK和CKF信号以及WCK和WCKF信号。时钟输入电路120可以接收外部时钟信号以产生内部时钟信号ICLK。可将内部时钟信号ICLK供应到内部时钟电路130。内部时钟电路130可基于所接收到的内部时钟信号ICLK和来自命令/地址输入电路105的时钟启动信号CKE提供各种相位和频率受控制的内部时钟信号。举例来说，内部时钟电路130可包含接收内部时钟信号ICLK且将各种时钟信号提供到命令解码器115的时钟路径(图1中未示出)。内部时钟电路130可另外提供输入/输出(IO)时钟信号。IO时钟信号可以被供应到输入/输出电路160，并且可以用作用于确定读取数据的输出定时和写入数据的输入定时的定时信号。可以以多个时钟频率提供IO时钟信号，以使得可以以不同数据速率从存储器装置100输出数据和将数据输入到存储器装置。当期望高存储器速度时，较高时钟频率可以是合乎需要的。当期望较低电力消耗时，较低时钟频率可为合意的。内部时钟信号ICLK也可以被供应到定时产生器135，并且因此可以产生各种内部时钟信号。
例如图1的存储器装置100的存储器装置可被配置成响应于从连接的主机装置或存储器控制器接收的命令而在存储器阵列150的部分上执行刷新操作。存储器装置100可跟踪被执行刷新操作的存储器阵列150的地址(例如，在地址指针中)，并且可进一步跟踪在最新地址处执行的刷新操作的数目(例如在库计数器中)。此布置可确保存在地址指针递增且循环进行重复之前，储器阵列150的每一库0-15在给定地址处经历至少一个刷新操作(例如，通过计数十六个操作)。
根据本公开的一个方面，以可操作方式连接到存储器装置100的主机装置或控制器可被配置成将刷新命令和/或刷新管理命令发送到存储器装置100以触发刷新/刷新管理操作。因为这些操作可防止存储器装置在数个时钟循环内在数据总线上通信，所以可通过管理来自控制器/主机装置的刷新和/或刷新管理操作来确保对总线利用的高效调度。
如上文所阐述，行锤击效应可使存储于存储器阵列150中的信息降级，使得在刷新操作之间具有较大延迟的操作模式可有可能给数据完整性带来风险。因此，在本公开的各种实施例中，主机装置或控制器可被配置成发出刷新管理命令(例如，以及定期调度的周期性刷新命令)以缓解存储器装置150中的行锤击效应。可在每个时间以不同速率调度这些刷新管理命令，这带来推迟指定数目的事件并在稍后时间补充执行的灵活性。
根据本发明技术的一个方面，刷新管理(RFM)命令可不同于刷新(REF)命令，使得接收到所述命令的存储器装置可将其刷新活动限制到受害者行，并且不会花费不必要的时间或电力来刷新其它未经历行锤击效应的行。在这方面，在本公开的一个实施例中，可将刷新命令修改为包含指示其是否是刷新管理命令(RFM)的命令位，如下表1所示：
表1
Figure BDA0003009489400000061
在这方面，如参考表1可见，CA9的值当命令是刷新管理(RFM)命令时为低(‘L’)，且当命令是刷新(REF)命令时为高(‘H’)。
一种通过刷新管理操作缓解行锤击效应的方法涉及确定存储器方位(例如，存储器库)处的存储器操作(例如，激活)的数目何时超过预定阈值，并且响应于所述确定而调度刷新管理操作。在调度刷新管理操作后，跟踪的存储器操作数目可减小达与预定阈值对应的量。
这参考图2可更好地理解，其中的简化框图示意性地说明根据本发明技术的实施例的存储器系统200。存储器系统200包含以可操作方式耦合到存储器模块220(例如，双列直插式存储器模块(DIMM))的主机装置210。存储器模块220可包含通过总线240可操作地连接到多个存储器装置250的控制器230。根据本公开的一个方面，控制器230(和/或主机装置210)可维持计数器235(例如，)跟踪存储器模块220的每一存储器装置250的每一库的操作(例如，滚动累加激活(RAA)计数器)。如果确定RAA超过指定阈值(例如，最大激活计数(MAC)阈值)，那么控制器230(和/或主机装置210)可发出或针对稍后的发出调度刷新(REF)或刷新管理(RFM)命令到受影响的库(或到包含受影响库的更大库群组，例如存储器装置220的库)。当存储器装置250执行了因此命令的REF或RFM操作时，计数可减小(例如，减小达与MAC阈值对应的量)。
举例来说，在其中MAC阈值是16个激活的实施例中，RAA计数器可确定存储器装置中的一个的库已经历累计18个激活。响应于所述确定，控制器230(和/或主机装置210)可发出如下RFM命令：在受大量激活影响的库的存储器方位处执行行锤击缓解刷新操作。在所述操作之后，RAA计数器中(例如，主机装置210和/或控制器230处)的值可减小达16(例如，留下值2)。
根据本公开的一个方面，RAA计数器中的值的增减量无需与MAC阈值的量相同，但可以另一方式与MAC阈值的量对应。举例来说，如果主机装置210发出REF命令而非RFM命令，那么RAA计数器中的值可减小达MAC阈值的预定分数(例如，1/2、3/4等)。其它命令(例如，REFab、REF fgr、RFMab、RFM fgr等)可致使计数器中的值减小达与MAC阈值的量对应而非相等的其它量。借助于另一实例，REF fgr命令可使RAA计数器的量减小达REF命令使RAA计数器的量所减小的量的1/2。
根据本公开的另一方面，存储器装置的温度可进一步用以修改在刷新(例如，REF、RFM等)操作执行之后RAA计数器所减小的量(例如，其中较高温度致使RAA计数器所减小的量小于其在较低温度下所减小的量，或反过来也如此)。另外，存储器装置的当前刷新速率可类似地修改每一库的这两个MAC值，且RAA计数器的增减量减小。
在其中MAC阈值是16个激活的另一实例中，RAA计数器可确定存储器装置中的一个的库已经历35个累计式激活。作为响应，主机装置210可调度两个被引导到受影响存储器库的RFM命令，所述RFM命令当实际上被存储器装置250实施时，将各自使RAA计数器中的值减小达16。
通过响应于RAA计数器超过初始管理阈值而准许未来REF或RFM命令的调度，存储器模块220可通过主机装置210解决由激活引起的行锤击和其它干扰机制而准许灵活总线调度。根据本公开的一个方面，存储器模块220可被配置成施行用于每一库的RAA计数器中的最大值(例如，RAA最大值(RAAmax))，超出所述最大值，在使所述值减小(例如，响应于执行REF或RFM操作而减小)之前将不准许另外激活。
举例来说，在其中MAC阈值是16个激活且RAA计数器中准许的最大值是64的实施例中，存储器模块220可准许主机装置210(和/或控制器230)“推迟”多达四个REF或RFM操作，但不会更多(例如，由于将不允许被引导到其中RAA计数器的值是64的库的另外激活命令，从而防止RAA计数器中的进一步增加)。响应于一个经调度RFM命令的执行，值可减小达与MAC阈值值对应的量(例如，减小达16)，进而准许在再次达到RAA计数器中准许的最大值之前进行16个另外激活。
根据本公开的一个方面，主机装置210和存储器控制器230两者可被配置成维持用于每一存储器装置250的每一库的RAA计数器。在此方法中，如果发出了将致使库的RAA计数器值超过最大准许值的激活命令，那么可不允许(例如，通过存储器控制器230)所述激活命令，并且防止发出所述激活命令(例如，通过主机装置210)。
根据本公开的一方面实施例，MAC和RAAmax的值可存储于每一存储器装置250的模式寄存器中。这可准许(例如，端子用户、供应商、系统集成商等)改变这些值。
根据本公开的另一个方面，可根据存储器装置的当前温度修改(例如，存储器装置的模式寄存器中的)经指定用于存储器装置的MAC值。在这方面，在较高温度下，可减小MAC值以更好地防止发生可在较高操作温度下更快速地累积的行锤击效应。此特征可通过将MAC值按温度排序存储于查找表中(例如，模式寄存器或其它存储方位中)来实施。
根据本公开的另一方面，可基于用户可选择的偏好任选地启用或停用如下刷新管理特征：借以可为其中的活动(例如，超过预定阈值的激活)证明需要刷新管理操作的那些存储器部分按需求调度刷新管理操作。举例来说，一些利用上述刷新管理方法的中的一或多种的装置可被配置成停用一或多个刷新速率乘法器的特征。在这方面，当以较慢刷新速率操作存储器装置时，利用上述刷新管理方法可有助于确保存储于存储器中的数据的完整性。
图3是说明根据本发明技术的实施例的操作存储器系统的方法的流程图。所述方法包含确定与存储器装置的存储器方位处的激活数目对应的计数(方框310)。根据本公开的一个方面，方框310的确定特征可以如上文图2中更详细地说明的主机装置210和/或控制器230予以实施。所述方法另外包含响应于所述计数超过第一预定阈值，为所述存储器方位调度刷新管理操作(方框320)。根据本公开的一个方面，方框320的调度特征可以如上文图2中更详细地说明的主机装置210和/或控制器230予以实施。所述方法另外包含响应于执行调度的刷新管理操作，使计数减小达与第一预定阈值对应的量(方框330)。根据本公开的一个方面，方框330的减小特征可如上文图2中更详细地说明的主机装置210和/或控制器230予以实施。
图4是说明根据本发明技术的实施例的操作存储器装置的方法的流程图。所述方法包含确定与存储器方位处的激活数目对应的计数(方框410)。根据本公开的一个方面，方框330的减小特征可以如上文图2中更详细地说明的控制器230予以实施。所述方法另外包含响应于确定计数已达到最大准许值，在计数减小之前不允许存储器方位处的另外激活(方框420)。根据本公开的一个方面，方框330的减小特征可以如上文图2中更详细地说明的控制器230予以实施。所述方法另外包含响应于接收到在存储器方位处执行刷新管理操作的命令，使计数减小达预定量(方框430)。根据本公开的一个方面，方框330的减小特征可以如上文图2中更详细地说明的主机装置210和/或控制器230予以实施。
应注意，上文所描述的方法描述了可能的实施方案，且操作和步骤可经重新布置或以其它方式修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两个或更多个的实施例。
可使用多种不同技术和技艺中的任一种来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
本文中论述的装置，包含存储器装置，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等的半导体衬底或裸片上。在一些状况下，衬底为半导体晶片。在其它状况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。其它实例和实施在本公开和所附权利要求书的范围内。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。
如本文中所使用，包含在权利要求书中，如在项列表(例如，后加例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。
从上文中将了解，本文中已经出于说明的目的描述了本发明的具体实施例，但是可以在不偏离本发明的精神和范围的情况下进行各种修改。相反，在以上描述中，论述了众多具体细节以提供对本发明技术的实施例的透彻及启发性描述。然而，相关领域的技术人员将认识到，可在并无具体细节中的一或多个的情况下实践本公开。在其它情况下，未展示或未详细地描述通常与存储器系统及装置相关联的众所周知的结构或操作，以避免混淆技术的其它方面。一般来说，应理解，除了本文中所公开的那些具体实施例之外的各种其它装置、系统和方法可在本发明技术的范围内。

Claims (22)

1.一种方法，其包括：
确定与存储器装置的存储器方位处的激活数目对应的计数；
响应于所述计数超过第一预定阈值，为所述存储器方位调度刷新管理操作；和
响应于执行所述调度的刷新管理操作，使所述计数减小达与所述第一预定阈值对应的量。
2.根据权利要求1所述的方法，其中所述刷新管理操作是第一刷新管理操作，所述方法另外包括：
在所述第一刷新管理操作的所述执行之前，响应于所述计数超过所述第一预定阈值而调度第二刷新管理操作；和
响应于执行所述第二调度的刷新管理操作，使所述计数减小达与所述第一预定阈值对应的所述量。
3.根据权利要求2所述的方法，其另外包括：
响应于确定所述计数已达到最大准许值，在所述计数减小之前不允许所述存储器方位处的另外激活。
4.根据权利要求1所述的方法，其中所述存储器方位包括存储器库。
5.根据权利要求4所述的方法，其中所述刷新管理操作包括刷新所述存储器库的多个行的受所述激活影响的子集。
6.根据权利要求1所述的方法，其中所述量是第一量，且所述方法另外包括：
响应于在所述存储器方位处执行周期性刷新操作，使所述计数减小达第二量。
7.根据权利要求6所述的方法，其中所述周期性刷新操作包括仅刷新包含所述存储器方位的单个存储器库。
8.根据权利要求6所述的方法，其中所述周期性刷新操作包括刷新所述存储器装置的多个存储器库。
9.根据权利要求1所述的方法，其中所述存储器方位包括所述存储器装置的多个行的子集。
10.一种设备，其包括：
存储器，其包含存储器方位；和
电路系统，其被配置成：
确定与所述存储器方位处的激活数目的对应的计数；
响应于所述计数超过第一预定阈值，为所述存储器方位调度刷新管理操作；和
响应于执行所述调度的刷新管理操作，使所述计数减小达与所述第一预定阈值对应的量。
11.根据权利要求10所述的设备，其中所述刷新管理操作是第一刷新管理操作，且其中所述电路系统被进一步配置成：
在所述第一刷新管理操作的所述执行之前，响应于所述计数超过所述第一预定阈值而调度第二刷新管理操作；和
响应于执行所述第二调度的刷新管理操作，使所述计数减小达与所述第一预定阈值对应的所述量。
12.根据权利要求11所述的设备，其中所述电路系统被进一步配置成：
响应于确定所述计数已达到最大准许值，在所述计数减小之前不允许所述存储器方位处的另外激活。
13.根据权利要求10所述的设备，其中所述存储器方位包括存储器库。
14.根据权利要求13所述的设备，其中所述刷新管理操作包括刷新所述存储器库的多个行的受所述激活影响的子集。
15.根据权利要求10所述的设备，其中所述量是第一量，且其中所述电路系统被进一步配置成：
响应于在所述存储器方位处执行周期性刷新操作，使所述计数减小达第二量。
16.根据权利要求15所述的设备，其中所述周期性刷新操作包括仅刷新包含所述存储器方位的单个存储器库。
17.根据权利要求15所述的设备，其中所述周期性刷新操作包括刷新所述存储器装置的多个存储器库。
18.根据权利要求10所述的设备，其中所述存储器包括动态随机存取存储器DRAM装置。
19.一种设备，其包括：
存储器，其包含存储器方位；和
电路系统，其被配置成：
确定与所述存储器方位处的激活数目的对应的计数；和
响应于确定所述计数已达到最大准许值，在所述计数减小之前不允许所述存储器方位处的另外激活。
20.根据权利要求19所述的设备，其中所述电路系统被进一步配置成：
响应于接收到在所述存储器方位处执行刷新管理操作的命令，使所述计数减小达预定量。
21.根据权利要求20所述的设备，其中所述存储器方位是存储器库，且其中所述刷新管理操作包括刷新所述存储器库的多个行的受所述激活影响的子集。
22.根据权利要求19所述的设备，其中所述存储器包括动态随机存取存储器DRAM装置。
CN201980066032.2A 2018-10-09 2019-10-09 用于行锤击缓解的方法以及采用所述方法的存储器装置和系统 Active CN112840400B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862743381P 2018-10-09 2018-10-09
US62/743,381 2018-10-09
PCT/US2019/055447 WO2020076986A1 (en) 2018-10-09 2019-10-09 Methods for row hammer mitigation and memory devices and systems employing the same

Publications (2)

Publication Number Publication Date
CN112840400A true CN112840400A (zh) 2021-05-25
CN112840400B CN112840400B (zh) 2024-04-05

Family

ID=70052379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980066032.2A Active CN112840400B (zh) 2018-10-09 2019-10-09 用于行锤击缓解的方法以及采用所述方法的存储器装置和系统

Country Status (5)

Country Link
US (3) US11087819B2 (zh)
EP (1) EP3864654A4 (zh)
KR (1) KR102515404B1 (zh)
CN (1) CN112840400B (zh)
WO (1) WO2020076986A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112534502B (zh) 2018-08-03 2024-04-09 美光科技公司 用于行锤击缓解的方法及采用所述方法的存储器装置及系统
CN112840400B (zh) 2018-10-09 2024-04-05 美光科技公司 用于行锤击缓解的方法以及采用所述方法的存储器装置和系统
EP3899709A4 (en) * 2018-12-21 2022-09-14 Micron Technology, Inc. METHODS FOR ACTIVITY-BASED MEMORY MAINTENANCE AND MEMORY DEVICES AND SYSTEMS USING THEM
US10817371B2 (en) 2018-12-31 2020-10-27 Micron Technology, Inc. Error correction in row hammer mitigation and target row refresh
US11222685B2 (en) * 2020-05-15 2022-01-11 Advanced Micro Devices, Inc. Refresh management for DRAM
US11361811B2 (en) 2020-06-23 2022-06-14 Upmem Method and circuit for protecting a DRAM memory device from the row hammer effect
FR3111731B1 (fr) 2020-06-23 2023-01-06 Upmem Procédé et circuit de protection d’un dispositif de mémoire DRAM de l’effet de martelagede rang
US11120860B1 (en) * 2020-08-06 2021-09-14 Micron Technology, Inc. Staggering refresh address counters of a number of memory devices, and related methods, devices, and systems
US11809743B2 (en) * 2020-09-21 2023-11-07 Advanced Micro Devices, Inc. Refresh management list for DRAM
US20220113868A1 (en) * 2020-10-09 2022-04-14 Microsoft Technology Licensing, Llc Mitigating row-hammer attacks
US11410715B2 (en) * 2020-11-06 2022-08-09 Micron Technology, Inc. Apparatus with refresh management mechanism
US11935623B2 (en) * 2022-06-28 2024-03-19 Montage Technology (Kunshan) Co. Apparatus for controlling access to a memory device and memory system comprising the same
US20240062800A1 (en) * 2022-08-17 2024-02-22 Qualcomm Incorporated Dynamic random access memory (dram) row hammering mitigation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080232184A1 (en) * 2007-03-22 2008-09-25 Kabushiki Kaisha Toshiba Semiconductor memory device
CN107025927A (zh) * 2016-01-25 2017-08-08 三星电子株式会社 执行锤刷新操作的存储器设备和包括其的存储器系统
CN108154895A (zh) * 2016-12-06 2018-06-12 三星电子株式会社 执行锤击刷新操作和关联操作的存储器设备和存储器系统

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999046775A2 (en) * 1998-03-10 1999-09-16 Rambus, Inc. Performing concurrent refresh and current control operations in a memory subsystem
US6046952A (en) * 1998-12-04 2000-04-04 Advanced Micro Devices, Inc. Method and apparatus for optimizing memory performance with opportunistic refreshing
US6931480B2 (en) * 2001-08-30 2005-08-16 Micron Technology, Inc. Method and apparatus for refreshing memory to preserve data integrity
US7532532B2 (en) 2005-05-31 2009-05-12 Micron Technology, Inc. System and method for hidden-refresh rate modification
US20080183916A1 (en) 2007-01-30 2008-07-31 Mark David Bellows Using Extreme Data Rate Memory Commands to Scrub and Refresh Double Data Rate Memory
JP5185098B2 (ja) 2008-12-22 2013-04-17 株式会社東芝 強誘電体メモリ
US7990795B2 (en) 2009-02-19 2011-08-02 Freescale Semiconductor, Inc. Dynamic random access memory (DRAM) refresh
US8732426B2 (en) 2010-09-15 2014-05-20 Pure Storage, Inc. Scheduling of reactive I/O operations in a storage environment
US9257169B2 (en) 2012-05-14 2016-02-09 Samsung Electronics Co., Ltd. Memory device, memory system, and operating methods thereof
US9117544B2 (en) 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
US9032141B2 (en) 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9384821B2 (en) 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US20140173239A1 (en) 2012-12-19 2014-06-19 Apple Inc. Refreshing of memory blocks using adaptive read disturb threshold
US9286964B2 (en) * 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9269417B2 (en) 2013-01-04 2016-02-23 Intel Corporation Memory refresh management
US9478263B2 (en) 2014-01-17 2016-10-25 Apple Inc. Systems and methods for monitoring and controlling repetitive accesses to volatile memory
US8941935B1 (en) * 2014-03-10 2015-01-27 HGST Netherlands B.V. System and method for initiating refresh operations
US9431085B2 (en) * 2014-03-28 2016-08-30 Synopsys, Inc. Most activated memory portion handling
US9361182B2 (en) 2014-05-20 2016-06-07 Transcend Information, Inc. Method for read disturbance management in non-volatile memory devices
US20160118132A1 (en) 2014-10-27 2016-04-28 Sandisk Enterprise Ip Llc Low Impact Read Disturb Handling
US20170110178A1 (en) 2015-09-17 2017-04-20 Intel Corporation Hybrid refresh with hidden refreshes and external refreshes
US9812185B2 (en) 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
KR102399475B1 (ko) * 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102606490B1 (ko) 2016-06-30 2023-11-30 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치
US10354714B2 (en) * 2016-08-23 2019-07-16 Micron Technology, Inc. Temperature-dependent refresh circuit configured to increase or decrease a count value of a refresh timer according to a self-refresh signal
CN112534502B (zh) 2018-08-03 2024-04-09 美光科技公司 用于行锤击缓解的方法及采用所述方法的存储器装置及系统
CN112840400B (zh) 2018-10-09 2024-04-05 美光科技公司 用于行锤击缓解的方法以及采用所述方法的存储器装置和系统
US10725671B2 (en) 2018-10-30 2020-07-28 Dell Products L.P. Dual inline memory provisioning and reliability, availability, and serviceability enablement based on post package repair history
EP3899709A4 (en) 2018-12-21 2022-09-14 Micron Technology, Inc. METHODS FOR ACTIVITY-BASED MEMORY MAINTENANCE AND MEMORY DEVICES AND SYSTEMS USING THEM
US10817371B2 (en) 2018-12-31 2020-10-27 Micron Technology, Inc. Error correction in row hammer mitigation and target row refresh
US11164650B2 (en) 2019-08-30 2021-11-02 International Business Machines Corporation Scrub management in storage class memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080232184A1 (en) * 2007-03-22 2008-09-25 Kabushiki Kaisha Toshiba Semiconductor memory device
CN107025927A (zh) * 2016-01-25 2017-08-08 三星电子株式会社 执行锤刷新操作的存储器设备和包括其的存储器系统
CN108154895A (zh) * 2016-12-06 2018-06-12 三星电子株式会社 执行锤击刷新操作和关联操作的存储器设备和存储器系统

Also Published As

Publication number Publication date
EP3864654A1 (en) 2021-08-18
EP3864654A4 (en) 2022-06-29
KR102515404B1 (ko) 2023-03-29
KR20210056442A (ko) 2021-05-18
US11087819B2 (en) 2021-08-10
CN112840400B (zh) 2024-04-05
US20200111525A1 (en) 2020-04-09
US20240127878A1 (en) 2024-04-18
US11810610B2 (en) 2023-11-07
US20210358539A1 (en) 2021-11-18
WO2020076986A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
CN112840400B (zh) 用于行锤击缓解的方法以及采用所述方法的存储器装置和系统
CN112534502B (zh) 用于行锤击缓解的方法及采用所述方法的存储器装置及系统
CN111433850B (zh) 用于独立存储器库维护的方法和采用所述方法的存储器装置和系统
US11947412B2 (en) Methods for activity-based memory maintenance operations and memory devices and systems employing the same
US20240126707A1 (en) Methods for performing multiple memory operations in response to a single command and memory devices and systems employing the same
US11545199B2 (en) Methods for on-die memory termination and memory devices and systems employing the same
CN112445645A (zh) 具有经修改存取的半导体装置以及相关联方法和系统
KR102667274B1 (ko) 활동 기반 메모리 유지보수 동작 방법 및 이를 이용하는 메모리 디바이스 및 시스템
KR20240068790A (ko) 활동 기반 메모리 유지보수 동작 방법 및 이를 이용하는 메모리 디바이스 및 시스템
CN112309453A (zh) 用于存储器功率管理的方法以及采用所述方法的存储器装置和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant