CN112835515B - 用于存储设备扩展挂载闪存颗粒数量的方法及存储设备 - Google Patents

用于存储设备扩展挂载闪存颗粒数量的方法及存储设备 Download PDF

Info

Publication number
CN112835515B
CN112835515B CN202011470094.0A CN202011470094A CN112835515B CN 112835515 B CN112835515 B CN 112835515B CN 202011470094 A CN202011470094 A CN 202011470094A CN 112835515 B CN112835515 B CN 112835515B
Authority
CN
China
Prior art keywords
flash memory
controller
chip selection
chip
selection signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011470094.0A
Other languages
English (en)
Other versions
CN112835515A (zh
Inventor
胡民
肖自铧
徐菁华
娄海鑫
陈炳军
许伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lianyun Technology Hangzhou Co ltd
Original Assignee
Maxio Technology Hangzhou Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxio Technology Hangzhou Ltd filed Critical Maxio Technology Hangzhou Ltd
Priority to CN202011470094.0A priority Critical patent/CN112835515B/zh
Publication of CN112835515A publication Critical patent/CN112835515A/zh
Application granted granted Critical
Publication of CN112835515B publication Critical patent/CN112835515B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

公开了一种用于存储设备扩展挂载闪存颗粒数量的方法，包括：根据操作指令生成多个第一片选信号；根据第一片选信号生成多个第二片选信号；根据第二片选信号选中目标闪存颗粒，以及对目标闪存颗粒进行操作；第二片选信号为第一片选信号译码后获得，第二片选信号的数量大于第一片选信号的数量。本发明提供的方法，采用译码器单元将第一片选信号进行数量上的扩展，得到数量多于第一片选信号的第二片选信号，能够通过少量的第一片选信号实现挂载闪存颗粒的数量的扩展，从而在不增加闪存控制器管脚数量的情况下增加闪存颗粒的数量，进而提高存储设备的存储容量。

Description

用于存储设备扩展挂载闪存颗粒数量的方法及存储设备
技术领域
本发明涉及通信技术领域，特别涉及一种用于存储设备扩展挂载闪存颗粒数量的方法及存储设备。
背景技术
固态硬盘(Solid State Disk)，简称SSD，是一种主要以闪存颗粒(NAND Flash)作为永久性存储器的计算机存储设备，被广泛应用于笔记本电脑、工控、视频监控、网络监控、网络终端、导航设备等诸多领域。
SSD主要由闪存控制器和闪存颗粒组成。闪存控制器是一种嵌入式微芯片，其功能就像命令中心，它接受从计算机CPU发出的所有操作请求，对闪存芯片进行数据的读取和写入，并执行垃圾回收和耗损均衡算法等，以保证SSD的速度和寿命，可以说闪存控制器是SSD的大脑中枢。不同的闪存控制器之间能力相差非常大，在数据处理能力、算法上，对闪存芯片的读取写入控制上会有非常大的不同，直接会导致存储设备产品在性能和成本上产生很大的差距。
SSD的结构如图1所示，一个闪存控制器120一般有多个控制器通道130(Channel)，每个控制器通道130可以挂载多个闪存颗粒131。每个闪存颗粒131的数据存储大小的能力是有限的，为了实现更大存储容量的SSD产品，需要在每个控制器通道130下挂载更多的闪存颗粒131。这样就要求每个控制器通道130有更多的片选管脚。片选管脚的大大增多，会导致控制器芯片设计中出现PAD limit问题，使芯片面积变大，带来成本和功耗增加等问题。
另一种方法是提高单个闪存颗粒的容量，例如为单个闪存模块作为独立可执行的命令单元，将多个命令单元的片选信号连在一起，然后封装在一起作为一个完整的闪存设备，这种方法依赖于在闪存颗粒中增加模块选择的功能来实现，需要改变闪存设备的设计来适应不同SSD产品容量的需求。对于已经设计好的闪存颗粒，其功能已经无法再改变，为了支持更大的存储容量，只能修改控制器的设计来挂载更多闪存颗粒。
发明内容
鉴于上述问题，本发明的目的在于提供一种用于存储设备扩展挂载闪存颗粒数量的方法，通过在闪存控制器和闪存颗粒之间增加译码器单元，将闪存控制器的第一片选信号输出为成倍增加的第二片选信号，从而实现增加闪存颗粒的目的。
根据本发明的一方面，提供一种用于存储设备扩展挂载闪存颗粒数量的方法，所述存储设备包括闪存控制器，与所述闪存控制器连接的多个译码器单元，以及与所述译码器连接的多个闪存颗粒，所述方法包括：根据操作指令生成多个第一片选信号；根据所述第一片选信号生成多个第二片选信号；根据所述第二片选信号选中目标闪存颗粒；以及对所述目标闪存颗粒进行操作，其特征在于，所述第二片选信号为所述第一片选信号译码后获得，所述第二片选信号的数量大于所述第一片选信号的数量。
可选地，对所述目标闪存颗粒进行操作期间，所述第二片选信号保持稳定输出。
根据本发明的另一方面，提供一种存储设备，其特征在于，包括：闪存控制器，用于接收操作指令，并根据所述操作指令生成多个第一片选信号；多个存储模块，与所述闪存控制器连接，用于执行所述操作指令；其中，所述存储模块包括：控制器通道，与所述闪存控制器连接，接收所述第一片选信号；译码器单元，与所述控制器通道连接，根据所述第一片选信号生成多个第二片选信号；多个闪存颗粒，与所述译码器单元和所述控制器通道连接，根据所述第二片选信号确定目标闪存颗粒，对所述目标闪存颗粒进行操作。
可选地，所述第二片选信号的数量大于所述第一片选信号的数量。
可选地，在对所述目标闪存颗粒进行操作时，所述目标闪存颗粒始终处于选中状态。
可选地，所述译码器单元为可编程的逻辑芯片或电路。
可选地，所述闪存控制器的第一片选信号的管脚功能可修改。
本发明提供的用于存储设备扩展挂载闪存颗粒数量的方法，采用译码器单元将闪存控制器的第一片选信号进行扩展，得到数量多于第一片选信号的第二片选信号，能够通过少量的第一片选信号实现挂载闪存颗粒的数量的扩展，从而在不增加芯片面积的情况下增加闪存颗粒的数量，进而提高存储设备的存储容量。
本发明提供的用于存储设备扩展挂载闪存颗粒数量的方法，译码器单元采用可编程的逻辑芯片或电路，可以根据与译码器单元连接的闪存颗粒的数量来修改译码过程。
本发明提供的用于存储设备扩展挂载闪存颗粒数量的方法，闪存控制器的第一片选信号的管脚功能可以灵活切换。通过改变与每个存储模块连接的第一片选信号的数量以及编码规则，改变每个存储模块挂载的闪存颗粒的数量。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出了根据现有技术的存储设备的结构图；
图2示出了现有技术中控制器通道及闪存颗粒的结构图；
图3示出了现有技术中单个闪存颗粒的结构图；
图4示出了本发明实施例的存储设备的结构图；
图5示出了本发明实施例的控制器通道及闪存颗粒的结构图；
图6示出了本发明实施例的存储设备中各单元的工作图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一区域“下面”或“下方”。
如果为了描述直接位于另一层、另一区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
图1示出了根据现有技术的存储设备的结构图；图2示出了现有技术中控制器通道及闪存颗粒的结构图；图3示出了现有技术中单个闪存颗粒的结构图。
参考图1，现有技术的存储设备100包括串行接口110，与串行接口110连接的闪存控制器120以及多个与闪存控制器120连接的存储模块130。
其中，串行接口110例如为SATA接口或PCIe接口，SATA是Serial ATA的缩写，即串行ATA接口，主要功能是用作主板和大量存储设备(如硬盘及光盘驱动器)之间的数据传输，采用串行方式传输数据；PCIe(peripheral component interconnect express)是一种高速串行计算机扩展总线标准，属于高速串行点对点双通道高带宽传输接口。在该实施例中，存储设备100通过串行接口110与计算机CPU连接，接收主机发送的读取/写入命令。
闪存控制器120是一种嵌入式微芯片，其功能就像命令中心，它接受从计算机CPU发出的所有操作请求，对存储模块130进行数据的读取和写入，并执行垃圾回收和耗损均衡算法等，以保证SSD的速度和寿命。可以说闪存控制器120是SSD的大脑中枢。
参考图2，示出了一个包括四个闪存颗粒的存储模块130。其中，存储模块130包括四个闪存颗粒131，控制器通道132以及信号线133。信号线133包括数据和控制总线以及多个片选信号线，同一个控制器通道132下的多个闪存颗粒131共用一组数据和控制总线，但是每个闪存颗粒131需要独立的片选信号。数据和控制总线以及多个片选信号线均通过控制器通道132与闪存控制器120连接。
控制器通道132与闪存控制器120连接，四个闪存颗粒131通过数据和控制总线133与控制器通道132连接，数据和控制总线133包括数据线和多个控制线，控制线例如为片选信号线CE，数据线例如为读取和写入的数据流线。数据线与多个闪存颗粒131连接，每个闪存颗粒131分别通过一个控制线与控制器通道132的片选管脚连接。
在该实施例中，由于每个闪存颗粒131均需要一个控制线，因此为了实现更大存储容量而增加闪存颗粒131的数量后，同时也需要控制器通道132有更多的片选管脚。片选管脚的大大增多，会导致存储设备100设计中出现PAD limit问题，使芯片面积变大，带来成本和功耗增加等问题。其中，PAD limit是指芯片设计在最后的布局布线中将全部管脚在四周紧密的排满后，中间的面积大于所有标准逻辑单元与各IP模块的面积总和；但是因为四边排满管脚没有办法再缩小，所以芯片的主体面积就是由管脚排列决定，而不是由实际功能设计的复杂度来决定的。
在现有技术的解决方案中，采用的技术方案是增加单个闪存颗粒131的存储容量。参考图3，单个闪存模块1311-1314作为独立可执行的命令单元(LUN0-LUN3)，将多个这样的独立可执行的命令单元1311-1314的片选信号CE连在一起，然后封装在一起作为一个完整的闪存颗粒131。同一个闪存颗粒131中的各个独立可执行的命令单元1311-1314在使用中通过数据和控制总线的地址选择来区分。这种方法依赖于在闪存颗粒131中增加模块选择的功能来实现，需要改变闪存颗粒131的设计来适应不同SSD产品容量的需求。对于已经设计好的闪存颗粒131，其功能已经无法再改变，为了支持更大的存储容量，只能修改闪存控制器120的设计来挂载更多闪存颗粒131。
本申请的发明人注意到上述问题，提出了一种可行的用于存储设备扩展挂载闪存颗粒数量的方法及存储设备。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图4示出了本发明实施例的存储设备的结构图；图5示出了本发明实施例的控制器通道及闪存颗粒的结构图；图6示出了本发明实施例的存储设备中各单元的工作图。
参考图4，本申请的存储设备200包括：串行接口210，与串行接口210连接的闪存控制器220以及与闪存控制器220连接的多个存储模块230。图4以四个存储模块230为例进行说明。
其中，串行接口210为SATA或PCIe接口，用于与计算机CPU进行通信，例如用于接收计算机CPU下发的操作指令。操作指令例如包括读取指令，写入指令，垃圾回收和耗损均衡算法等。
闪存控制器220与串行接口210连接，用于根据计算机CPU下发的操作指令生成多个第一片选信号Controller CE，以及执行计算机CPU下发的操作指令。其中，第一片选信号中包括片选信息，该片选信息例如为包含闪存颗粒地址的信息，用于选定目标闪存颗粒，从而对目标闪存颗粒进行操作。
存储模块230参考图5，包括多个闪存颗粒231，控制器通道232，译码器单元234以及多个信号线。多个信号线包括数据和控制总线以及多个第一片选信号线和多个第二片选信号线，同一个控制器通道232下的多个闪存颗粒231共用一组数据和控制总线，但是每个闪存颗粒231需要独立的第二片选信号。数据和控制总线以及多个第一片选信号线均通过控制器通道232与闪存控制器220连接。
其中，控制器通道232与闪存控制器220连接，用于传递对应的第一片选信号Controller CE，译码器单元234通过信号线233与控制器通道232连接，闪存颗粒231通过信号线235与译码器单元234连接，通过信号线236与控制器通道232连接。译码器单元234采用将少数第一片选信号译码为多数第二片选信号的译码规则，从而实现可挂载的闪存颗粒数量的扩展。
译码器单元234例如为FPGA(Field Programmable Gate Array)或CPLD(ComplexProgrammable Logic Device)等可编程芯片，是一种用户可以根据各自需要而自行构造逻辑功能的数字集成电路。具体的，FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。CPLD(Complex Programmable Logic Device)是采用CMOS EPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件。在其他实施例中，译码器单元234还可以使用专门设计的译码逻辑芯片或电路。
信号线233为控制器通道232的第一片选信号线(Controller CE0-3)，信号线235为译码器单元234译码后的第二片选信号线(CE 0-7)，信号线236为读写数据线，通过信号线236对闪存颗粒进行数据的读取和/写入。
在一个可行的实施例中，例如控制器通道232具有四个信号线233，即四个第一片选信号Controller CE 0-3，且第一片选信号为二进制的编码信号。四个第一片选信号的工作方式为：第一片选信号Controller CE3作为存储模块230的使能信号CE_enable，当第一片选信号Controller CE3高电平有效时，表示该第一片选信号Controller CE3所在的存储模块230被选中，可以进行读写操作。其余三个第一片选信号Controller CE 0-2经过译码器单元234可以变为八个第二片选信号CE 0-7，因此可以与八个闪存颗粒231连接。
在该实施例中，译码器单元234的一种译码过程例如如下表1所示。
Figure GDA0003020969400000071
参考表1，闪存控制器220不再通过拉低第一片选信号Controller CE0-3中的某一个来选中对应的闪存颗粒231，而是通过第一片选信号Controller CE 0-3发送特定的控制信号序列给译码器单元234，译码器单元234将这些信号序列转换为经过个数扩展的第二片选信号CE 0-7，通过拉低某个第二片选信号选中对应的闪存颗粒231。
在该实施例中，第一片选信号Controller CE 0-2作为一个整体，不同的电平状态表示不同的编码信息，即表示不同的闪存颗粒231被选中，例如高电平表示1(或0)，低电平表示0(或1)。在该实施例中，例如译码前的第一片选信号Controller CE3为高电平(1)时表示该存储模块230被选中，译码后的第二片选信号CE_NUM为低电平(0)时表示该闪存颗粒231被选中。译码前的第一片选信号Controller CE3为低电平时译码器单元234不工作。
在该实施例中，还可以通过改变存储模块230中与译码器单元234连接的第一片选信号的数量来改变存储模块230中挂载的闪存颗粒231的数量。其中，第一片选信号的数量为N(N≥2)个时，第二片选信号的数量最多有2(N-1)个，其中一个第一片选信号为存储模块230的使能信号。
表1仅示出了第一片选信号和译码器单元234的一种译码过程(二进制)，在其他实施例中，第一片选信号和译码器单元234的译码方法还可以是其他，例如第一片选信号采用十进制信号，十六进制信号或其他进制的信号。
其中，第一片选信号为十进制数据时，若第一片选信号的数量为N(N≥2)个，则第二片选信号的数量最多有10(N-1)个；第一片选信号为十六进制数据时，若第一片选信号的数量为N(N≥2)个，则第二片选信号的数量最多有16(N-1)个。
此外，若译码器单元234采用更复杂的译码算法逻辑时，理论上可以实现无限扩展第二片选信号个数以达到挂载更多闪存颗粒231的目的。优选地，第一片选信号为X进制信号时，若第一片选信号的数量为N个，X和N均为不小于2的自然数，则第二片选信号的数量最多有X(N-1)个。
在该实施例中，由于译码器单元234采用现有的可编程芯片或电路，因此只需要一款可以改变闪存控制器220的第一片选信号的管脚功能的闪存控制器，通过改变第一片选信号采用的进制，就可以得到适应各种容量的存储设备。减少了设计一款新的闪存控制器所带来的成本。
在其他实施例中，还以通过第一片选信号输出一串片选数据0-N；译码器单元234收到这串片选数据后，将这些数据组合成第二片选信号。由于这种方式是将一串数据0-N组合后转换为第二片选信号的，0-N数据大小可以任意多个，所以第二片选信号的数量理论上可以无限扩展。
参考表1和图6，闪存控制器220的工作阶段包括：
第一片选阶段：通过特殊设计的信号序列，在第一片选信号Controller CE3有效时将需要选中操作的闪存颗粒231的编号即第一片选信号Controller CE0-2传输给译码器单元234，并等待译码器单元234完成编码转换。
对Flash执行操作阶段：此阶段认为对应的目标闪存颗粒231已被选中，闪存控制器220对该目标闪存颗粒231进行数据操作。
退出阶段：闪存控制器220对目标闪存颗粒231的操作已完成，通知译码器单元234取消对闪存颗粒231的选中状态。
译码器单元234的工作阶段包括：
译码阶段：从闪存控制器220发出的第一片选信号Controller CE 0-2的信号序列中获取需要选中的目标闪存颗粒231的编号信息，即将第一片选信号Controller CE 0-2转换为第二片选信号CE 0-7。
输出第二片选信号并稳定输出阶段：选中对应的目标闪存颗粒231并保持第二片选信号的稳定。
退出阶段：等待闪存控制器220发出退出操作指令后，将所有闪存颗粒231的第二片选信号拉高，取消对目标闪存颗粒231的选中状态。
在该实施例中，存储模块230的工作阶段为：控制器通道232空闲时，译码器单元234和闪存颗粒231也空闲；控制器通道232的第一片选信号Controller CE3有效时，译码器单元234对第一片选信号Controller CE 0-2进行译码，并选中对应目标闪存颗粒231，目标闪存颗粒231空闲；控制器通道232对选中的目标闪存颗粒231进行操作时，译码器单元234保持第二片选信号的稳定，使选中的目标闪存颗粒231一直处于选中状态。
本发明提供的用于存储设备扩展挂载闪存颗粒数量的方法，采用译码器单元将闪存控制器的第一片选信号进行扩展，得到数量多于第一片选信号的第二片选信号，能够通过少量的第一片选信号实现挂载闪存颗粒的数量的扩展，从而在不增加芯片面积的情况下增加闪存颗粒的数量，进而提高存储设备的存储容量。
本发明提供的用于存储设备扩展挂载闪存颗粒数量的方法，译码器单元采用可编程的逻辑芯片或电路，可以根据与译码器单元连接的闪存颗粒的数量来修改译码过程。
本发明提供的用于存储设备扩展挂载闪存颗粒数量的方法，闪存控制器的第一片选信号的功能可以灵活切换。通过改变与每个存储模块连接的第一片选信号的数量以及编码规则，改变每个存储模块挂载的闪存颗粒的数量，其中，第二片选信号的数量可以远大于第一片选信号的数量。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (6)

1.一种用于存储设备扩展挂载闪存颗粒数量的方法，所述存储设备包括闪存控制器，与所述闪存控制器连接的多个译码器单元，以及与所述译码器连接的多个闪存颗粒，所述方法包括：
根据操作指令生成多个第一片选信号；
根据所述第一片选信号生成多个第二片选信号；
根据所述第二片选信号选中目标闪存颗粒；以及对所述目标闪存颗粒进行操作，
其特征在于，所述第二片选信号为所述第一片选信号译码后获得，所述第二片选信号的数量大于所述第一片选信号的数量。
2.根据权利要求1所述的方法，其特征在于，对所述目标闪存颗粒进行操作期间，所述第二片选信号保持稳定输出。
3.一种存储设备，其特征在于，包括：
闪存控制器，用于接收操作指令，并根据所述操作指令生成多个第一片选信号；
多个存储模块，与所述闪存控制器连接，用于执行所述操作指令；
其中，所述存储模块包括：
控制器通道，与所述闪存控制器连接，接收所述第一片选信号；
译码器单元，与所述控制器通道连接，根据所述第一片选信号生成多个第二片选信号，所述第二片选信号的数量大于所述第一片选信号的数量；
多个闪存颗粒，与所述译码器单元和所述控制器通道连接，根据所述第二片选信号确定目标闪存颗粒，对所述目标闪存颗粒进行操作。
4.根据权利要求3所述的存储设备，其特征在于，在对所述目标闪存颗粒进行操作时，所述目标闪存颗粒始终处于选中状态。
5.根据权利要求3所述的存储设备，其特征在于，所述译码器单元为可编程的逻辑芯片或电路。
6.根据权利要求3所述的存储设备，其特征在于，所述闪存控制器的第一片选信号的管脚功能可修改。
CN202011470094.0A 2020-12-14 2020-12-14 用于存储设备扩展挂载闪存颗粒数量的方法及存储设备 Active CN112835515B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011470094.0A CN112835515B (zh) 2020-12-14 2020-12-14 用于存储设备扩展挂载闪存颗粒数量的方法及存储设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011470094.0A CN112835515B (zh) 2020-12-14 2020-12-14 用于存储设备扩展挂载闪存颗粒数量的方法及存储设备

Publications (2)

Publication Number Publication Date
CN112835515A CN112835515A (zh) 2021-05-25
CN112835515B true CN112835515B (zh) 2022-06-17

Family

ID=75923548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011470094.0A Active CN112835515B (zh) 2020-12-14 2020-12-14 用于存储设备扩展挂载闪存颗粒数量的方法及存储设备

Country Status (1)

Country Link
CN (1) CN112835515B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117558325B (zh) * 2023-12-29 2024-04-05 苏州元脑智能科技有限公司 应用电路、固态硬盘、电子设备及数据读写方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005049094A1 (de) * 2005-10-13 2007-04-19 Robert Bosch Gmbh Datenspeicher, Datenverarbeitungssystem und Betriebsverfahren dafür
CN101071624A (zh) * 2006-05-11 2007-11-14 上海集通数码科技有限责任公司 一种带扩展输入/输出接口的存储器芯片
CN201527801U (zh) * 2009-04-17 2010-07-14 常州南基天盛科技有限公司 复合型闪存固态盘
CN102830276B (zh) * 2012-08-27 2015-05-13 江西省电力科学研究院 冲击负荷电能表电流采样方法
KR20160004728A (ko) * 2014-07-04 2016-01-13 에스케이하이닉스 주식회사 메모리 시스템 및 데이터 저장 장치
CN108984423B (zh) * 2017-05-31 2020-10-27 龙芯中科技术有限公司 一种系统级芯片的地址空间验证方法和系统
WO2020077518A1 (zh) * 2018-10-16 2020-04-23 华为技术有限公司 一种混合存储设备及访问方法
CN111078156B (zh) * 2019-12-27 2023-09-08 深圳大普微电子科技有限公司 一种闪存数据映射方法、dq映射模组及存储设备

Also Published As

Publication number Publication date
CN112835515A (zh) 2021-05-25

Similar Documents

Publication Publication Date Title
US10725956B2 (en) Memory device for a hierarchical memory architecture
US10877907B2 (en) Multilevel memory bus system
US10552047B2 (en) Memory system
JP7244497B2 (ja) 集積回路パッケージへのプログラマブルデバイスおよび処理システムの集積
US9305613B2 (en) Reconfigurable load-reduced memory buffer
CN112035381B (zh) 一种存储系统及存储数据处理方法
US20230273749A1 (en) Latency and throughput centric reconfigurable storage device
JP5533963B2 (ja) 構成可能な入出力ポートを伴うメモリモジュール
US7761668B2 (en) Processor architecture having multi-ported memory
US12001696B2 (en) Channel architecture for memory devices
CN111679783A (zh) 存储器控制器
CN112835515B (zh) 用于存储设备扩展挂载闪存颗粒数量的方法及存储设备
US20060277372A1 (en) Systems and methods for monitoring and controlling binary state devices using a memory device
US9298378B2 (en) Logic device
JP5913737B2 (ja) 信号伝送システム及びストレージシステム
CN114747143A (zh) 可编程设备配置存储器系统
JP2010026950A (ja) 記憶装置
CN106575523B (zh) 指定半导体管芯以实现高堆叠能力
US7093060B2 (en) Access method and architecture of non-volatile random access memory
CN102236529A (zh) 具有可扩充性的混合式储存装置及计算机系统与控制方法
JPH01142844A (ja) 半導体集積回路
WO2015181933A1 (ja) メモリモジュールとメモリバスシステム及び計算機システム
JP2001168201A (ja) ハードマクロ及びその配置方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 310051 room c1-604, building C, No. 459, Qianmo Road, Xixing street, Binjiang District, Hangzhou, Zhejiang Province

Patentee after: Lianyun Technology (Hangzhou) Co.,Ltd.

Address before: 6 / F, block C1, spotlight center, 459 Qianmo Road, Binjiang District, Hangzhou City, Zhejiang Province, 310051

Patentee before: MAXIO TECHNOLOGY (HANGZHOU) Ltd.

CP03 Change of name, title or address