JP2001168201A - ハードマクロ及びその配置方法 - Google Patents

Abstract

(57)【要約】 【課題】 汎用性の高いハードマクロを提供できるよう
にする。 【解決手段】 ハードマクロ１０は、機能モジュール制
御回路１１、ハードマクロ制御回路１２、及び同一の機
能を有する複数の機能モジュールを備えている。各機能
モジュールは、複数の第１の制御信号ＰＤＯＡｍのそれ
ぞれによってオン又はオフされる。機能モジュール制御
回路１１は、複数の外部ピンＰＯＮｍのそれぞれから入
力される複数の外部ピン信号、又は機能モジュール制御
信号に基づき、複数の第１の制御信号ＰＤＯＡｍを各機
能モジュールにそれぞれ出力する。ハードマクロ制御回
路１２は、第１の制御信号ＰＤＯＡｍによりオンされる
機能モジュールとの間の送受信を有効とすると共に第１
の制御信号ＰＤＯＡｍによりオフされる機能モジュール
との間の送受信を無効とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路及
びその設計方法に関し、特に、所定の機能を実現する回
路である機能ブロックとして半導体集積回路に組み込ま
れるハードマクロの構成及びその配置方法に関する。

【０００２】

【従来の技術】半導体集積回路は通常複数の機能ブロッ
クによって構成されている。これらの機能ブロックのう
ち、メモリ等の汎用性の高い機能ブロックは、様々なア
プリケーションに用いることができるように機能ブロッ
ク単位でライブラリ化されるのが一般的である。このよ
うにライブラリ化された機能ブロックはハードマクロと
呼ばれている。

【０００３】ところで、ハードマクロが同一の機能を有
する複数の機能モジュールによって構成されている場
合、該機能モジュールの数を変化させることによって、
ハードマクロをシリーズ化することができる。例えば、
メモリ等はその記憶容量の違いによってハードマクロと
してシリーズ化されている場合が多い。この場合、デー
タを記憶する素子又はその組み合わせが機能モジュール
を構成する。

【０００４】ハードマクロがシリーズ化されていると、
該シリーズ化されたハードマクロのうちから、半導体集
積回路が必要とするだけの機能モジュールを備えたハー
ドマクロを選択して使用することが可能になる。

【０００５】図８は、複数の機能モジュールを備えた従
来のハードマクロの構成の一例を示すブロック図であ
る。

【０００６】図８に示すように、ハードマクロ８０は、
ハードマクロ制御回路８１と複数の機能モジュール、具
体的には第１の機能モジュール８２、第２の機能モジュ
ール８３、第３の機能モジュール８４、……、第ｎ（ｎ
は４以上の整数）の機能モジュール８５とを備えてい
る。ハードマクロ制御回路８１は、各機能モジュールを
使用して、機能ブロックとしての所望の動作を実現す
る。また、ハードマクロ制御回路８１は、ハードマクロ
８０の外部との間、及び各機能モジュールとの間で信号
の送受信を行なう。

【０００７】ハードマクロ８０が例えばメモリ用のハー
ドマクロである場合、ハードマクロ制御回路８１は、指
定されたアドレスのデータの読み出し処理又は書き込み
処理を制御する。また、各機能モジュールは、データを
保持するメモリ素子から構成される。このとき、ハード
マクロ８０がデータを保持する容量によって、ハードマ
クロ８０に組み込まれる機能モジュールの数が決定され
る。

【０００８】図９は、ハードマクロが実装された従来の
半導体集積回路の構成の一例を示すブロック図である。

【０００９】図９に示すように、半導体集積回路９０は
論理回路９１とハードマクロ９２とを備えている。論理
回路９１及びハードマクロ９２は、それぞれの間、及び
半導体集積回路９０の外部との間で信号の送受信を行な
う。

【００１０】以下、機能モジュールとしてのポートを１
つ又は複数備えた機能ブロックとしてのバス転送装置を
例として説明する。

【００１１】バス転送装置は、ネットワーク接続を実現
する汎用的な装置として電子計算機、ハードディスク、
又はデジタルビデオカメラ等に搭載されている。電子計
算機又はネットワークハブ等においては、複数の装置を
ネットワーク接続するために複数のポートを備えたバス
転送装置が搭載される必要がある。一方、デジタルビデ
オカメラ等のポータブル装置においては、該装置のサイ
ズを小さくするために必要最低限である１つのポートを
備えたバス転送装置が搭載されればよい。

【００１２】すなわち、同一の機能を有する機能ブロッ
ク（例えば、バス転送装置）であっても、アプリケーシ
ョンによって組み込まれる機能モジュール（例えば、ポ
ート）の数は異なる。従って、このような機能ブロック
をハードマクロとしてライブラリ化する場合には、各ア
プリケーションに対応して機能モジュールの構成つまり
機能モジュールの数を変えることによりハードマクロを
シリーズ化する必要があった。

【００１３】

【発明が解決しようとする課題】しかしながら、目的と
するアプリケーションにおいて必要とされる機能モジュ
ールの構成を備えたハードマクロが存在していない場合
には、該ハードマクロ自体を開発する必要があるため、
半導体集積回路の開発工数が増大するという問題が生じ
る。

【００１４】前記に鑑み、本発明は、汎用性の高いハー
ドマクロを提供できるようにすることを目的とする。

【００１５】

【課題を解決するための手段】前記の目的を達成するた
めに、本発明に係るハードマクロは、複数の第１の制御
信号のそれぞれによってオン又はオフされ、同一の機能
を有する複数の機能モジュールと、複数の機能モジュー
ルのそれぞれと対応するように設けられ、Ｈｉｇｈ若し
くはＬｏｗに固定されている複数の外部ピンのそれぞれ
から入力される複数の外部ピン信号、又は外部から入力
される機能モジュール制御信号に基づき、複数の第１の
制御信号を複数の機能モジュールにそれぞれ出力する機
能モジュール制御回路と、機能モジュール制御回路から
出力された複数の第１の制御信号が入力され、入力され
た複数の第１の制御信号に基づき、複数の機能モジュー
ルのうち対応する第１の制御信号によりオンされる機能
モジュールからの入力信号と該機能モジュールへの出力
信号とを有効とすると共に複数の機能モジュールのうち
対応する第１の制御信号によりオフされる機能モジュー
ルからの入力信号と該機能モジュールへの出力信号とを
無効とするハードマクロ制御回路とを備えている。

【００１６】本発明のハードマクロによると、機能モジ
ュール制御回路が、複数の外部ピン信号又は機能モジュ
ール制御信号に基づき複数の第１の制御信号を複数の機
能モジュールにそれぞれ出力すると共に、該複数の第１
の制御信号のそれぞれによって複数の機能モジュールが
オン又はオフされ、また、ハードマクロ制御回路が、第
１の制御信号によりオンされる機能モジュールとの間の
送受信を有効とすると共に第１の制御信号によりオフさ
れる機能モジュールとの間の送受信を無効としている。
このため、機能モジュール制御回路及びハードマクロ制
御回路つまりハードマクロ主要部を変更することなく、
外部ピン信号又は機能モジュール制御信号を用いて、ハ
ードマクロが有する複数の機能モジュールのそれぞれを
選択的にオン又はオフすることができるので、ハードマ
クロの汎用性を高くすることができる。また、ハードマ
クロを半導体集積回路に組み込んだ後も、所定の機能モ
ジュール制御信号を機能モジュール制御回路に入力する
ことにより、各機能モジュールを選択的にオン又はオフ
することができるので、使用されていない機能モジュー
ルをオフにして半導体集積回路の消費電力を低減するこ
とができる。

【００１７】本発明のハードマクロにおいて、機能モジ
ュール制御回路は、機能モジュール制御信号又は外部か
ら入力される外部リセット信号に基づき、複数の機能モ
ジュールのそれぞれをオン又はオフする複数の第２の制
御信号を出力するデコード回路と、デコード回路から出
力された複数の第２の制御信号が入力され、入力された
複数の第２の制御信号の論理和をとると共に該論理和に
基づきセレクト信号を出力する論理和回路と、複数の外
部ピン信号のうちの対応する外部ピン信号、デコード回
路から出力された複数の第２の制御信号のうちの対応す
る第２の制御信号、及び論理和回路から出力されたセレ
クト信号が入力され、入力されたセレクト信号に基づ
き、入力された対応する外部ピン信号及び入力された対
応する第２の制御信号のうちのいずれか一方を、複数の
第１の制御信号のうちの対応する第１の制御信号として
複数の機能モジュールのうちの対応する機能モジュール
に出力する複数のセレクタ回路とを備えていることこと
が好ましい。

【００１８】このようにすると、機能モジュール制御回
路は、初期状態又は外部リセット信号が入力された場合
においては、複数の外部ピン信号を複数の第１の制御信
号として出力することができる一方、機能モジュール制
御信号が入力された場合においては、該機能モジュール
制御信号に基づき複数の機能モジュールのそれぞれをオ
ン又はオフする複数の第２の制御信号を複数の第１の制
御信号として出力することができる。

【００１９】本発明のハードマクロにおいて、機能モジ
ュール制御回路及びハードマクロ制御回路はハードマク
ロ主要部を構成し、ハードマクロ主要部及び複数の機能
モジュールのそれぞれは、個々に独立して配置処理可能
な単位となっていることが好ましい。

【００２０】このようにすると、ハードマクロ主要部と
各機能モジュールとを別々に配置することができるの
で、複数の機能モジュールのうち動作することのない機
能モジュール、つまり複数の機能モジュールのうち対応
する第１の制御信号によりオンされない機能モジュール
を配置しないようにすることができる。

【００２１】本発明のハードマクロにおいて、複数の機
能モジュールのうち対応する第１の制御信号によりオン
されない機能モジュールは、該機能モジュールよりも面
積が小さく、且つ該機能モジュールと同一の入出力ピン
を備えていると共に該入出力ピンのうち出力ピンがＨｉ
ｇｈ又はＬｏｗに固定されているゼロエリアモジュール
と置換されていることが好ましい。

【００２２】このようにすると、半導体集積回路の面積
を低減することができる。

【００２３】本発明に係るハードマクロの配置方法は、
複数の第１の制御信号のそれぞれによってオン又はオフ
され、同一の機能を有する複数の機能モジュールと、複
数の機能モジュールのそれぞれと対応するように設けら
れ、Ｈｉｇｈ若しくはＬｏｗに固定されている複数の外
部ピンのそれぞれから入力される複数の外部ピン信号、
又は外部から入力される機能モジュール制御信号に基づ
き、複数の第１の制御信号を複数の機能モジュールにそ
れぞれ出力する機能モジュール制御回路と、機能モジュ
ール制御回路から出力された複数の第１の制御信号が入
力され、入力された複数の第１の制御信号に基づき、複
数の機能モジュールのうち対応する第１の制御信号によ
りオンされる機能モジュールからの入力信号と該機能モ
ジュールへの出力信号とを有効とすると共に複数の機能
モジュールのうち対応する第１の制御信号によりオフさ
れる機能モジュールからの入力信号と該機能モジュール
への出力信号とを無効とするハードマクロ制御回路とを
備えたハードマクロの配置方法を前提とし、機能モジュ
ール制御回路及びハードマクロ制御回路から構成される
ハードマクロ主要部を配置するハードマクロ主要部配置
工程と、複数の機能モジュールのうち対応する第１の制
御信号によりオンされる機能モジュールのみを配置する
機能モジュール配置工程とを備えている。

【００２４】本発明のハードマクロの配置方法による
と、複数の機能モジュールのうち対応する第１の制御信
号によりオンされる機能モジュールのみを配置している
ので、言い換えると、複数の機能モジュールのうち対応
する第１の制御信号によりオンされない機能モジュール
を配置していないので、半導体集積回路の面積を低減す
ることができる。

【００２５】本発明のハードマクロの配置方法におい
て、機能モジュール配置工程は、複数の機能モジュール
のうち対応する第１の制御信号によりオンされない機能
モジュールに代えて、該機能モジュールよりも面積が小
さく、且つ該機能モジュールと同一の入出力ピンを備え
ていると共に該入出力ピンのうち出力ピンがＨｉｇｈ又
はＬｏｗに固定されているゼロエリアモジュールを配置
する工程を含むことが好ましい。

【００２６】このようにすると、半導体集積回路の面積
を確実に低減することができる。

【００２７】

【発明の実施の形態】以下、本発明の一実施形態に係る
ハードマクロについて図面を参照しながら説明する。

【００２８】図１は本実施形態に係るハードマクロの構
成の一例を示すブロック図である。

【００２９】図１に示すように、ハードマクロ１０は、
機能モジュール制御回路１１と、ハードマクロ制御回路
１２と、互いに同一の機能を有する複数の機能モジュー
ル、具体的には第１の機能モジュール１３、第２の機能
モジュール１４、第３の機能モジュール１５、……、第
ｎ（ｎは４以上の整数）の機能モジュール１６とを備え
ている。また、ハードマクロ１０には、各機能モジュー
ルと対応する複数の外部ピン、具体的には、第１の機能
モジュール１３と対応する第１の外部ピンＰＯＮ１、第
２の機能モジュール１４と対応する第２の外部ピンＰＯ
Ｎ２、第３の機能モジュール１５と対応する第３の外部
ピンＰＯＮ３、……、第ｎの機能モジュール１６と対応
する第ｎの外部ピンＰＯＮｎが設けられている。

【００３０】各外部ピンＰＯＮｍ（ｍ＝１、２、３、…
…、ｎ）は、ハードマクロ１０を半導体集積回路（ＬＳ
Ｉ）に実装するときに、対応する機能モジュールを初期
状態でオンにする場合は一状態（例えば、Ｈｉｇｈ）に
固定される一方、対応する機能モジュールを初期状態で
オフにする場合は他状態（例えば、Ｌｏｗ）に固定され
る。これにより、ＬＳＩの初期状態における各機能モジ
ュールの動作状況が決定される。

【００３１】尚、機能モジュール制御回路１１とハード
マクロ制御回路１２とはハードマクロ主要部１７を構成
している。

【００３２】機能モジュール制御回路１１は、ハードマ
クロ１０の外部から入力される入力信号と、各外部ピン
ＰＯＮｍから入力される信号つまり複数の外部ピン信号
とを常時観測している。

【００３３】ハードマクロ１０の外部から入力される入
力信号としては、ハードマクロ１０を搭載したＬＳＩの
外部から入力される入力信号であってもよいし、又は、
該ＬＳＩの内部で生成される信号であってもよい。但
し、いずれの場合でも、ハードマクロ１０をＬＳＩに実
装した後において制御可能な信号でなければならない。

【００３４】機能モジュール制御回路１１は、初期状
態、又はハードマクロ１０の外部から入力される入力信
号として外部リセット信号が入力された場合（つまり外
部リセットが発生した場合）には、各外部ピンＰＯＮｍ
から入力される複数の外部ピン信号に基づき、各機能モ
ジュールのオン・オフを選択的に制御する複数の第１の
制御信号ＰＤＯＡｍ（ｍ＝１、２、３、……、ｎ）をそ
れぞれ対応する機能モジュールに出力する。

【００３５】また、機能モジュール制御回路１１は、ハ
ードマクロ１０の外部から入力される入力信号として、
各機能モジュールのオン・オフを制御することを指示す
る特定のパターンつまり機能モジュール制御信号が入力
された場合には、該機能モジュール制御信号に基づき、
複数の第１の制御信号ＰＤＯＡｍをそれぞれ対応する機
能モジュールに出力する。

【００３６】尚、複数の第１の制御信号ＰＤＯＡｍはハ
ードマクロ制御回路１２にも出力される。

【００３７】また、各第１の制御信号ＰＤＯＡｍは、対
応する機能モジュールをオンにする場合は一状態（例え
ば、Ｈｉｇｈ）に設定される一方、対応する機能モジュ
ールをオフにする場合は他状態（例えば、Ｌｏｗ）に設
定される。すなわち、各機能モジュールは、入力される
第１の制御信号ＰＤＯＡｍが例えばＨｉｇｈになると、
パワーオン状態となって動作を開始する一方、入力され
る第１の制御信号ＰＤＯＡｍが例えばＬｏｗになると、
動作を停止してパワーダウン状態になる。

【００３８】また、機能モジュール制御回路１１に入力
される機能モジュール制御信号は、任意のビット幅を有
していてもよいが、ＬＳＩの通常動作に使用されるピン
を兼用できる信号であることが好ましい。このようにす
ると、ＬＳＩのピン数の増加を抑制することができる。

【００３９】ハードマクロ制御回路１２は、機能モジュ
ール制御回路１１から出力された複数の第１の制御信号
ＰＤＯＡｍを受信して各機能モジュールのオン・オフを
認識した後、各機能モジュールのうち対応する第１の制
御信号ＰＤＯＡｍによりオンされる機能モジュールから
の入力信号と該機能モジュールへの出力信号とを有効と
すると共に、各機能モジュールのうち対応する第１の制
御信号ＰＤＯＡｍによりオフされる機能モジュールから
の入力信号と該機能モジュールへの出力信号とを無効と
する。すなわち、ハードマクロ制御回路１２は、対応す
る第１の制御信号ＰＤＯＡｍによりオンされる機能モジ
ュールとの間の送受信を有効とすると共に対応する第１
の制御信号ＰＤＯＡｍによりオフされる機能モジュール
との間の送受信を無効とすることにより、各機能モジュ
ールを制御して機能ブロックとしての所望の動作を実現
する。

【００４０】また、ハードマクロ制御回路１２は、各機
能モジュールの動作状態に依存するＬＳＩ内部の信号に
対して、各第１の制御信号ＰＤＯＡｍの情報を反映させ
る。例えば、ＬＳＩの内部レジスタが、オンになってい
る機能モジュールの数を保持している場合、該機能モジ
ュールの数を、各第１の制御信号ＰＤＯＡｍのうち例え
ばＨｉｇｈである第１の制御信号ＰＤＯＡｍの数に等し
く設定する。

【００４１】以下、機能モジュール制御回路１１につい
て図面を参照しながら詳しく説明する。

【００４２】図２は、機能モジュール制御回路１１の構
成の一例を示すブロック図である。

【００４３】図２に示すように、機能モジュール制御回
路１１はデコード回路２１と論理和回路２２と複数のセ
レクタ回路、具体的には、第１の機能モジュール１３と
対応する第１のセレクタ回路２３、第２の機能モジュー
ル１４と対応する第２のセレクタ回路２４、第３の機能
モジュール１５と対応する第３のセレクタ回路２５、…
…、第ｎの機能モジュール１６と対応する第ｎのセレク
タ回路２６とを備えている。

【００４４】デコード回路２１は、ハードマクロ１０の
外部から入力される入力信号を解析して該入力信号が機
能モジュール制御信号であった場合には、該機能モジュ
ール制御信号をデコードした後、該デコード結果に基づ
き、各機能モジュールのオン・オフを制御する複数の第
２の制御信号ＰＣＮＴｍ（ｍ＝１、２、３、……、ｎ）
を出力する。このとき、各第２の制御信号ＰＣＮＴｍ
は、対応する機能モジュールをオンにする場合は一状態
（例えば、Ｈｉｇｈ）に設定される一方、対応する機能
モジュールをオフにする場合は他状態（例えば、Ｌｏ
ｗ）に設定される。

【００４５】また、デコード回路２１は、ハードマクロ
１０の外部から入力される入力信号が外部リセット信号
であった場合（つまり、外部リセットが発生した場合）
には、全ての第２の制御信号ＰＣＮＴｍを他状態（例え
ば、Ｌｏｗ）に設定して出力する。

【００４６】尚、デコード回路２１は、新たな機能モジ
ュール制御信号が入力されるまでの間又は外部リセット
が発生するまでの間、各第２の制御信号ＰＣＮＴｍを保
持する。

【００４７】論理和回路２２は、デコード回路２１から
出力された各第２の制御信号ＰＣＮＴｍを受信して、受
信された各第２の制御信号ＰＣＮＴｍの論理和をとると
共に該論理和に基づきセレクト信号ＳＥＬを各セレクタ
回路に出力する。このようにすると、デコード回路２１
に機能モジュール制御信号が入力された場合には、セレ
クト信号ＳＥＬは例えばＨｉｇｈに設定される一方、デ
コード回路２１に外部リセット信号が入力された場合に
は、セレクト信号ＳＥＬは例えばＬｏｗに設定される。

【００４８】尚、デコード回路２１に新たな機能モジュ
ール制御信号が入力されるまでの間又は外部リセットが
発生するまでの間、セレクト信号ＳＥＬは保持される。

【００４９】各セレクタ回路は、対応する外部ピン信
号、デコード回路２１から出力された複数の第２の制御
信号ＰＣＮＴｍのうちの対応する第２の制御信号ＰＣＮ
Ｔｍ、及び論理和回路２２から出力されたセレクト信号
ＳＥＬを受信して、受信されたセレクト信号ＳＥＬがＬ
ｏｗになっている場合（初期状態又は外部リセットが発
生した場合）には、受信された対応する外部ピン信号を
第１の制御信号ＰＤＯＡｍとして対応する機能モジュー
ルに出力すると共に、受信されたセレクト信号ＳＥＬが
Ｈｉｇｈになっている場合には、受信された対応する第
２の制御信号ＰＣＮＴｍを第１の制御信号ＰＤＯＡｍと
して対応する機能モジュールに出力する。

【００５０】以下、本実施形態に係るハードマクロが実
装された半導体集積回路について図面を参照しながら説
明する。

【００５１】図３は、本実施形態に係るハードマクロが
実装された半導体集積回路の構成の一例を示すブロック
図である。

【００５２】図３に示すように、半導体集積回路３０は
論理回路３１及びハードマクロ３２を備えている。ハー
ドマクロ３２は、第１の機能モジュール３３、第２の機
能モジュール３４及び第３の機能モジュール３５を備え
ている。また、ハードマクロ３２には、第１の機能モジ
ュール３３と対応する第１の外部ピンＰＯＮ１、第２の
機能モジュール３４と対応する第２の外部ピンＰＯＮ
２、及び第３の機能モジュール３５と対応する第３の外
部ピンＰＯＮ３が設けられている。

【００５３】第１の外部ピンＰＯＮ１及び第２の外部ピ
ンＰＯＮ２は例えばＨｉｇｈにプルアップされている一
方、第３の外部ピンＰＯＮ３は例えばＬｏｗにプルダウ
ンされている。その結果、初期状態においては、第１の
機能モジュール３３及び第２の機能モジュール３４がオ
ン状態になっている一方、第３の機能モジュール３５が
オフ状態になっている。

【００５４】論理回路３１から出力された機能モジュー
ル制御信号がハードマクロ３２に入力されると、ハード
マクロ３２は、第１の外部ピンＰＯＮ１、第２の外部ピ
ンＰＯＮ２又は第３の外部ピンＰＯＮ３の状態に関わら
ず、機能モジュール制御信号に基づき第１の機能モジュ
ール３３、第２の機能モジュール３４又は第３の機能モ
ジュール３５の動作状態を変更する。

【００５５】尚、半導体集積回路３０において、機能モ
ジュール制御信号が論理回路３１からハードマクロ３２
に入力されているが、これに代えて、機能モジュール制
御信号が半導体集積回路３０の外部から直接ハードマク
ロ３２に入力されてもよい。

【００５６】本実施形態に係るハードマクロつまりハー
ドマクロ１０の特徴として、図１に示すように、機能モ
ジュール制御回路１１及びハードマクロ制御回路１２か
ら構成されるハードマクロ主要部１７と、各機能モジュ
ールとは構造上分割されており、それぞれが独立して配
置処理可能な単位となっている。従って、ハードマクロ
主要部１７と各機能モジュールとを別々に配置すること
ができるので、動作することのない機能モジュール、具
体的には、対応する第１の制御信号ＰＤＯＡｍによりオ
ンされることのない機能モジュールを実装時に配置しな
いようにすることができる。このとき、実装時に配置さ
れない機能モジュールに代えて、該機能モジュールより
も例えば面積が小さい代替用モジュール（以下、ゼロエ
リアモジュールと称する）、又は外部と接続されていな
い修正用セルを含んだ代替用モジュール（以下、リペア
用モジュールと称する）等を配置してもよい。

【００５７】以下、本実施形態に係るハードマクロに用
いられるゼロエリアモジュールについて図面を参照しな
がら説明する。

【００５８】図４は、本実施形態に係るハードマクロに
用いられる機能モジュールの構成の一例を示すブロック
図であり、図５は、図４に示す機能モジュールと置換可
能なゼロエリアモジュールの構成の一例を示すブロック
図である。

【００５９】図４に示すように、機能モジュール４０は
回路４１と複数の入力ピン、具体的には、第１の入力ピ
ン４２、第２の入力ピン４３、第３の入力ピン４４及び
第４の入力ピン４５と、複数の出力ピン、具体的には、
第１の出力ピン４６、第２の出力ピン４７、第３の出力
ピン４８及び第４の出力ピン４９とを備えている。

【００６０】また、図５に示すように、ゼロエリアモジ
ュール５０は機能モジュール４０と同一のピン、具体的
には、第１の入力ピン５１、第２の入力ピン５２、第３
の入力ピン５３、第４の入力ピン５４、第１の出力ピン
５５、第２の出力ピン５６、第３の出力ピン５７及び第
４の出力ピン５８とを備えている。また、第１の出力ピ
ン５５及び第２の出力ピン５６はＨｉｇｈに固定されて
いる一方、第３の出力ピン５７及び第４の出力ピン５８
はＬｏｗに固定されている。

【００６１】すなわち、ゼロエリアモジュールは、置換
対象の機能モジュールと同一の入出力ピンを備えている
と共に該入出力ピンのうち出力ピンがＨｉｇｈ又はＬｏ
ｗに固定されている。尚、ゼロエリアモジュールの出力
ピンをＨｉｇｈ又はＬｏｗのいずれに固定するかは任意
である。また、ゼロエリアモジュールの形状は任意であ
って、ゼロエリアモジュールは、その内部にどのような
回路を有していてもよい。但し、面積効率の点からは、
ゼロエリアモジュールは回路を有していないことが好ま
しい。

【００６２】以下、本実施形態に係るハードマクロの配
置方法について、動作することのない機能モジュールを
ゼロエリアモジュールと置換する場合を例として、図面
を参照しながら説明する。尚、配置対象のハードマクロ
は、図１に示すハードマクロ１０であるとする。

【００６３】図６は、本実施形態に係るハードマクロの
配置方法の各処理を示すフロー図である。

【００６４】まず、ハードマクロ主要部配置工程ＳＡつ
まりステップＳＡ１において、機能モジュール制御回路
１１及びハードマクロ制御回路１２から構成されるハー
ドマクロ主要部１７の配置を行なう。

【００６５】次に、機能モジュール配置工程ＳＢにおい
て、各機能モジュールつまり第１の機能モジュール１
３、第２の機能モジュール１４、第３の機能モジュール
１５、……、第ｎ（ｎは４以上の整数）の機能モジュー
ル１６の配置を行なう。

【００６６】具体的には、まず、ステップＳＢ１におい
て、配置される機能モジュールの番号ｍを初期値１に設
定する。

【００６７】次に、ステップＳＢ２において、番号ｍに
対応する第１の制御信号ＰＤＯＡｍの状態を調べる。

【００６８】第１の制御信号ＰＤＯＡｍが一状態に設定
されている場合（例えば、Ｈｉｇｈにプルアップされて
いる場合）、ステップＳＢ３において、該第１の制御信
号ＰＤＯＡｍと対応する機能モジュールの配置を行な
う。

【００６９】また、第１の制御信号ＰＤＯＡｍが他状態
に設定されている場合（例えば、Ｌｏｗにプルダウンさ
れている場合）、ステップＳＢ４において、該第１の制
御信号ＰＤＯＡｍと対応する機能モジュールに代えて、
該機能モジュールと置換可能なゼロエリアモジュールの
配置を行なう。

【００７０】ステップＳＢ２における第１の制御信号Ｐ
ＤＯＡｍの状態の調査は、回路のネットリストを参照す
ることによって容易に行なうことができる。ネットリス
トにおいては、一般的に、プルアップされている部分は
ＶDD又は1'b1等のキーワードを用いて表されている一
方、プルダウンされている部分はＶSS又は1'b0等のキー
ワードを用いて表されている。

【００７１】尚、第１の制御信号ＰＤＯＡｍが、例えば
論理回路等の出力等であってＨｉｇｈにもＬｏｗにもな
りうる可能性がある場合は、該第１の制御信号ＰＤＯＡ
ｍと対応する機能モジュールの配置を行なう。

【００７２】次に、ステップＳＢ５において、全ての機
能モジュールの配置が完了しているかどうか、つまり配
置される機能モジュールの番号ｍが最終値ｎを越えてい
るかどうかを調べる。

【００７３】全ての機能モジュールの配置が完了してい
ない場合、ステップＳＢ６において、機能モジュールの
番号ｍを１つインクリメントしてステップＳＢ２からの
処理を再度実行する。

【００７４】また、全ての機能モジュールの配置が完了
している場合、ハードマクロの配置処理を完了する。

【００７５】以下、本実施形態に係るハードマクロの配
置方法を用いた半導体集積回路の配置結果について、ハ
ードマクロが有する３つの機能モジュールのうち２つだ
けが使用される半導体集積回路を例として、図面を参照
しながら説明する。

【００７６】図７は、本実施形態に係るハードマクロの
配置方法を用いた半導体集積回路の配置結果の一例を示
すブロック図である。

【００７７】図７に示すように、半導体集積回路６０は
論理回路６１、ハードマクロ主要部６２、第１の機能モ
ジュール６３、第２の機能モジュール６４及びゼロエリ
アモジュール６５を備えている。すなわち、半導体集積
回路６０においては、ハードマクロが有する３つの機能
モジュールのうち、使用されない１つの機能モジュール
がゼロエリアモジュール６５と置換されている。

【００７８】また、ハードマクロ主要部６２には、第１
の機能モジュール６３と対応する第１の外部ピンＰＯＮ
１、第２の機能モジュール６４と対応する第２の外部ピ
ンＰＯＮ２、及びゼロエリアモジュール６５と対応する
第３の外部ピンＰＯＮ３が設けられている。尚、第１の
外部ピンＰＯＮ１及び第２の外部ピンＰＯＮ２は例えば
Ｈｉｇｈにプルアップされている一方、第３の外部ピン
ＰＯＮ３は例えばＬｏｗにプルダウンされている。

【００７９】論理回路６１から出力された機能モジュー
ル制御信号がハードマクロ主要部６２に入力されると、
ハードマクロ主要部６２は、第１の外部ピンＰＯＮ１又
は第２の外部ピンＰＯＮ２の状態に関わらず、機能モジ
ュール制御信号に基づき第１の機能モジュール６３又は
第２の機能モジュール３４の動作状態を変更する。

【００８０】以上に説明したように、本実施形態による
と、機能モジュール制御回路１１が、複数の外部ピンＰ
ＯＮｍから入力される複数の外部ピン信号、又は機能モ
ジュール制御信号に基づき複数の第１の制御信号ＰＤＯ
Ａｍを複数の機能モジュールにそれぞれ出力すると共
に、該複数の第１の制御信号ＰＤＯＡｍのそれぞれによ
って複数の機能モジュールがオン又はオフされ、また、
ハードマクロ制御回路１２が、第１の制御信号ＰＤＯＡ
ｍによりオンされる機能モジュールとの間の送受信を有
効とすると共に第１の制御信号ＰＤＯＡｍによりオフさ
れる機能モジュールとの間の送受信を無効としている。
このため、機能モジュール制御回路１１及びハードマク
ロ制御回路１２つまりハードマクロ主要部１７を変更す
ることなく、外部ピン信号又は機能モジュール制御信号
を用いて、ハードマクロ１０が有する複数の機能モジュ
ールのそれぞれを選択的にオン又はオフすることができ
るので、ハードマクロ１０の汎用性を高くすることがで
きる。また、ハードマクロ１０を半導体集積回路に組み
込んだ後も、所定の機能モジュール制御信号を機能モジ
ュール制御回路１１に入力することにより、各機能モジ
ュールを選択的にオン又はオフすることができるので、
使用されていない機能モジュールをオフにして半導体集
積回路の消費電力を低減することができる。

【００８１】また、本実施形態によると、機能モジュー
ル制御回路１１は、機能モジュール制御信号又は外部リ
セット信号に基づき、複数の機能モジュールのそれぞれ
をオン又はオフする複数の第２の制御信号ＰＣＮＴｍを
出力するデコード回路２１と、複数の第２の制御信号Ｐ
ＣＮＴｍが入力され、入力された複数の第２の制御信号
ＰＣＮＴｍの論理和をとると共に該論理和に基づきセレ
クト信号ＳＥＬを出力する論理和回路２２と、複数の外
部ピン信号のうちの対応する外部ピン信号、複数の第２
の制御信号ＰＣＮＴｍのうちの対応する第２の制御信号
ＰＣＮＴｍ、及びセレクト信号ＳＥＬが入力され、入力
されたセレクト信号ＳＥＬに基づき、入力された対応す
る外部ピン信号及び入力された対応する第２の制御信号
ＰＣＮＴｍのうちのいずれか一方を、複数の第１の制御
信号ＰＤＯＡｍのうちの対応する第１の制御信号ＰＤＯ
Ａｍとして対応する機能モジュールに出力する複数のセ
レクタ回路とを備えている。このため、機能モジュール
制御回路１１は、初期状態又は外部リセット信号が入力
された場合においては、複数の外部ピン信号を複数の第
１の制御信号ＰＤＯＡｍとして出力することができる一
方、機能モジュール制御信号が入力された場合において
は、該機能モジュール制御信号に基づき複数の機能モジ
ュールのそれぞれをオン又はオフする複数の第２の制御
信号ＰＣＮＴｍを複数の第１の制御信号ＰＤＯＡｍとし
て出力することができる。

【００８２】また、本実施形態によると、機能モジュー
ル制御回路１１及びハードマクロ制御回路１２から構成
されるハードマクロ主要部１７と、複数の機能モジュー
ルのそれぞれとは、個々に独立して配置処理可能な単位
となっている。このため、ハードマクロ主要部１７と各
機能モジュールとを別々に配置することができるので、
複数の機能モジュールのうち動作することのない機能モ
ジュール、つまり複数の機能モジュールのうち対応する
第１の制御信号ＰＤＯＡｍによりオンされない機能モジ
ュールを配置しないようにすることができる。

【００８３】また、本実施形態によると、機能モジュー
ル配置工程ＳＢにおいて複数の機能モジュールのうち対
応する第１の制御信号ＰＤＯＡｍによりオンされる機能
モジュールのみを配置しているので、言い換えると、複
数の機能モジュールのうち対応する第１の制御信号ＰＤ
ＯＡｍによりオンされない機能モジュールを配置してい
ないので、半導体集積回路の面積を低減することができ
る。

【００８４】また、本実施形態によると、機能モジュー
ル配置工程ＳＢにおいて複数の機能モジュールのうち対
応する第１の制御信号ＰＤＯＡｍによりオンされない機
能モジュールに代えて、該機能モジュールよりも面積が
小さく、且つ該機能モジュールと同一の入出力ピンを備
えていると共に該入出力ピンのうち出力ピンがＨｉｇｈ
又はＬｏｗに固定されているゼロエリアモジュールを配
置しているので、半導体集積回路の面積を確実に低減す
ることができる。

【００８５】

【発明の効果】本発明によると、ハードマクロ主要部を
変更することなく、外部ピン信号又は機能モジュール制
御信号を用いて、ハードマクロが有する複数の機能モジ
ュールのそれぞれを選択的にオン又はオフすることがで
きるため、ハードマクロの汎用性を高くすることができ
る。従って、機能モジュールの数のみが異なる同様の機
能ブロックを有する様々な半導体集積回路を設計する場
合、該半導体集積回路の設計工数を低減することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るハードマクロの構成
の一例を示すブロック図である。

【図２】本発明の一実施形態に係るハードマクロにおけ
る、機能モジュール制御回路の構成の一例を示すブロッ
ク図である。

【図３】本発明の一実施形態に係るハードマクロが実装
された半導体集積回路の構成の一例を示すブロック図で
ある。

【図４】本発明の一実施形態に係るハードマクロにおけ
る、機能モジュールの構成の一例を示すブロック図であ
る。

【図５】本発明の一実施形態に係るハードマクロにおけ
る、ゼロエリアモジュールの構成の一例を示すブロック
図である。

【図６】本発明の一実施形態に係るハードマクロの配置
方法の各処理を示すフロー図である。

【図７】本発明の一実施形態に係るハードマクロの配置
方法を用いた半導体集積回路の配置結果の一例を示すブ
ロック図である。

【図８】従来のハードマクロの構成の一例を示すブロッ
ク図である。

【図９】従来の半導体集積回路の構成の一例を示すブロ
ック図である。

【符号の説明】

１０ ハードマクロ １１ 機能モジュール制御回路 １２ ハードマクロ制御回路 １３ 第１の機能モジュール １４ 第２の機能モジュール １５ 第３の機能モジュール １６ 第ｎの機能モジュール １７ ハードマクロ主要部 ２１ デコード回路 ２２ 論理和回路 ２３ 第１のセレクタ回路 ２４ 第２のセレクタ回路 ２５ 第３のセレクタ回路 ２６ 第ｎのセレクタ回路 ３０ 半導体集積回路 ３１ 論理回路 ３２ ハードマクロ ３３ 第１の機能モジュール ３４ 第２の機能モジュール ３５ 第３の機能モジュール ４０ 機能モジュール ４１ 回路 ４２ 第１の入力ピン ４３ 第２の入力ピン ４４ 第３の入力ピン ４５ 第４の入力ピン ４６ 第１の出力ピン ４７ 第２の出力ピン ４８ 第３の出力ピン ４９ 第４の出力ピン ５０ ゼロエリアモジュール ５１ 第１の入力ピン ５２ 第２の入力ピン ５３ 第３の入力ピン ５４ 第４の入力ピン ５５ 第１の出力ピン ５６ 第２の出力ピン ５７ 第３の出力ピン ５８ 第４の出力ピン ６０ 半導体集積回路 ６１ 論理回路 ６２ ハードマクロ主要部 ６３ 第１の機能モジュール ６４ 第２の機能モジュール ６５ ゼロエリアモジュール

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数の第１の制御信号のそれぞれによっ
   てオン又はオフされ、同一の機能を有する複数の機能モ
   ジュールと、 前記複数の機能モジュールのそれぞれと対応するように
   設けられ、Ｈｉｇｈ若しくはＬｏｗに固定されている複
   数の外部ピンのそれぞれから入力される複数の外部ピン
   信号、又は外部から入力される機能モジュール制御信号
   に基づき、前記複数の第１の制御信号を前記複数の機能
   モジュールにそれぞれ出力する機能モジュール制御回路
   と、 前記機能モジュール制御回路から出力された前記複数の
   第１の制御信号が入力され、入力された前記複数の第１
   の制御信号に基づき、前記複数の機能モジュールのうち
   対応する前記第１の制御信号によりオンされる機能モジ
   ュールからの入力信号と該機能モジュールへの出力信号
   とを有効とすると共に前記複数の機能モジュールのうち
   対応する前記第１の制御信号によりオフされる機能モジ
   ュールからの入力信号と該機能モジュールへの出力信号
   とを無効とするハードマクロ制御回路とを備えているこ
   とを特徴とするハードマクロ。
2. 【請求項２】 前記機能モジュール制御回路は、 前記機能モジュール制御信号又は外部から入力される外
   部リセット信号に基づき、前記複数の機能モジュールの
   それぞれをオン又はオフする複数の第２の制御信号を出
   力するデコード回路と、 前記デコード回路から出力された前記複数の第２の制御
   信号が入力され、入力された前記複数の第２の制御信号
   の論理和をとると共に該論理和に基づきセレクト信号を
   出力する論理和回路と、 前記複数の外部ピン信号のうちの対応する外部ピン信
   号、前記デコード回路から出力された前記複数の第２の
   制御信号のうちの対応する第２の制御信号、及び前記論
   理和回路から出力された前記セレクト信号が入力され、
   入力された前記セレクト信号に基づき、入力された前記
   対応する外部ピン信号及び入力された前記対応する第２
   の制御信号のうちのいずれか一方を、前記複数の第１の
   制御信号のうちの対応する第１の制御信号として前記複
   数の機能モジュールのうちの対応する機能モジュールに
   出力する複数のセレクタ回路とを備えていることを特徴
   とする請求項１に記載のハードマクロ。
3. 【請求項３】 前記機能モジュール制御回路及びハード
   マクロ制御回路はハードマクロ主要部を構成し、 前記ハードマクロ主要部及び前記複数の機能モジュール
   のそれぞれは、個々に独立して配置処理可能な単位とな
   っていることを特徴とする請求項１に記載のハードマク
   ロ。
4. 【請求項４】 前記複数の機能モジュールのうち対応す
   る前記第１の制御信号によりオンされない機能モジュー
   ルは、該機能モジュールよりも面積が小さく、且つ該機
   能モジュールと同一の入出力ピンを備えていると共に該
   入出力ピンのうち出力ピンがＨｉｇｈ又はＬｏｗに固定
   されているゼロエリアモジュールと置換されていること
   を特徴とする請求項１に記載のハードマクロ。
5. 【請求項５】 複数の第１の制御信号のそれぞれによっ
   てオン又はオフされ、同一の機能を有する複数の機能モ
   ジュールと、前記複数の機能モジュールのそれぞれと対
   応するように設けられ、Ｈｉｇｈ若しくはＬｏｗに固定
   されている複数の外部ピンのそれぞれから入力される複
   数の外部ピン信号、又は外部から入力される機能モジュ
   ール制御信号に基づき、前記複数の第１の制御信号を前
   記複数の機能モジュールにそれぞれ出力する機能モジュ
   ール制御回路と、前記機能モジュール制御回路から出力
   された前記複数の第１の制御信号が入力され、入力され
   た前記複数の第１の制御信号に基づき、前記複数の機能
   モジュールのうち対応する前記第１の制御信号によりオ
   ンされる機能モジュールからの入力信号と該機能モジュ
   ールへの出力信号とを有効とすると共に前記複数の機能
   モジュールのうち対応する前記第１の制御信号によりオ
   フされる機能モジュールからの入力信号と該機能モジュ
   ールへの出力信号とを無効とするハードマクロ制御回路
   とを備えたハードマクロの配置方法であって、 前記機能モジュール制御回路及びハードマクロ制御回路
   から構成されるハードマクロ主要部を配置するハードマ
   クロ主要部配置工程と、 前記複数の機能モジュールのうち対応する前記第１の制
   御信号によりオンされる機能モジュールのみを配置する
   機能モジュール配置工程とを備えていることを特徴とす
   るハードマクロの配置方法。
6. 【請求項６】 前記機能モジュール配置工程は、前記複
   数の機能モジュールのうち対応する前記第１の制御信号
   によりオンされない機能モジュールに代えて、該機能モ
   ジュールよりも面積が小さく、且つ該機能モジュールと
   同一の入出力ピンを備えていると共に該入出力ピンのう
   ち出力ピンがＨｉｇｈ又はＬｏｗに固定されているゼロ
   エリアモジュールを配置する工程を含むことを特徴とす
   る請求項５に記載のハードマクロの配置方法。