CN112825252A - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN112825252A
CN112825252A CN202010550190.XA CN202010550190A CN112825252A CN 112825252 A CN112825252 A CN 112825252A CN 202010550190 A CN202010550190 A CN 202010550190A CN 112825252 A CN112825252 A CN 112825252A
Authority
CN
China
Prior art keywords
line
voltage
source
drain select
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010550190.XA
Other languages
English (en)
Other versions
CN112825252B (zh
Inventor
辛在贤
高贵韩
金成焄
崔亨进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112825252A publication Critical patent/CN112825252A/zh
Application granted granted Critical
Publication of CN112825252B publication Critical patent/CN112825252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

存储器装置及其操作方法。一种存储器装置包括存储器块、外围电路和编程操作控制器。存储器块包括连接到第一漏极选择线和第一源极选择线的第一子块，以及连接到第二漏极选择线和第二源极选择线的第二子块，并且所述第一子块和所述第二子块中的每一个连接到多条字线和公共源极线。在对沟道区进行预充电的步骤中，编程操作控制器控制外围电路通过连接到存储器块的公共源极线或多条位线将预充电电压传输到沟道区，并且在不同的时间点将控制电压施加到第一源极选择线和第二源极选择线，或者在不同的时间点将控制电压施加到第一漏极选择线和第二漏极选择线。

Description

存储器装置及其操作方法
技术领域
本公开涉及一种电子装置，更具体地，涉及一种存储器装置及其操作方法。
背景技术
存储装置是在诸如计算机或智能电话的主机装置的控制下存储数据的装置。存储装置可以包括其中存储数据的存储器装置和控制该存储器装置的存储器控制器。存储 器装置被划分为易失性存储器装置和非易失性存储器装置。
易失性存储器装置是仅在供电时存储数据而在切断电源时丢失所存储的数据的装置。易失性存储器装置的示例包括静态随机存取存储器(SRAM)和动态随机存取 存储器(DRAM)等。
非易失性存储器装置是即使切断电源也不会丢失数据的装置。非易失性存储器装置的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)， 电可擦除可编程ROM(EEPROM)和闪存存储器等。
发明内容
本公开的各种实施方式提供一种具有改进编程性能的存储器装置及其操作方法。
根据本公开的实施方式的一种存储器装置包括存储器块、外围电路和编程操作控制器。存储器块包括连接到第一漏极选择线和第一源极选择线的第一子块，以及连接 到第二漏极选择线和第二源极选择线的第二子块，并且第一子块和第二子块中的每一 个连接到多条位线、多条字线和公共源极线。外围电路执行编程循环，该编程循环包 括将编程电压施加到多条字线中的选定字线的编程电压施加步骤、验证连接到选定字 线的存储器单元的编程状态的验证步骤、以及对存储器块的沟道区进行预充电的步骤。 在对沟道区进行预充电的步骤中，编程操作控制器控制外围电路通过公共源极线或多 条位线将预充电电压传输到沟道区，并且控制外围电路在不同的时间点将控制电压施 加到第一源极选择线和第二源极选择线，或者在不同的时间点将控制电压施加到第一 漏极选择线和第二漏极选择线。
在根据本公开的实施方式的操作存储器装置的方法中，存储器装置包括存储器块， 存储器块包括第一子块和第二子块，第一子块连接到第一漏极选择线和第一源极选择线，第二子块连接到第二漏极选择线和第二源极选择线，并且第一子块和第二子块中 的每一个连接到多条位线、多条字线和公共源极线。该操作存储器装置的方法包括以 下步骤：使被施加到多条字线中的选定字线的验证电压放电，以及通过公共源极线对 存储器块的沟道区进行预充电。预充电的步骤包括在不同的时间点将控制电压施加到 第一源极选择线和第二源极选择线。
在根据本公开的实施方式的操作存储器装置的方法中，存储器装置包括存储器块， 存储器块包括第一子块和第二子块，第一子块连接到第一漏极选择线和第一源极选择线，第二子块连接到第二漏极选择线和第二源极选择线，并且第一子块和第二子块中 的每一个连接到多条位线、多条字线和公共源极线。该操作存储器装置的方法包括以 下步骤：使被施加到多条字线中的选定字线的验证电压放电，以及通过多条位线对存 储器块的沟道区进行预充电。预充电的步骤包括在不同的时间点将控制电压施加到第 一漏极选择线和第二漏极选择线。
在根据本公开的实施方式的操作存储器装置的方法中，该方法包括以下步骤：将预充电电压施加到公共源极线，以及在不同的时间点导通相应的选择晶体管，以将预 充电电压传输到分别包括所述相应的选择晶体管的单元串的沟道区，其中，单元串被 包括在不同的存储器区域中。
根据本技术，提供了一种具有改进编程性能的存储器装置及其操作方法。
附图说明
图1是描述根据本公开的实施方式的存储装置的图。
图2是描述图1的存储器装置的结构的图。
图3是描述图2的存储器单元阵列的一个实施方式的图。
图4是描述图2的存储器单元阵列的另一实施方式的图。
图5是示出图4的存储器块BLK1至BLKz中的存储器块BLKa的电路图。
图6是示出图4的存储器块BLK1至BLKz中的存储器块BLKb的另一实施方式 的电路图。
图7是描述根据本公开的实施方式的存储器块和子块的图。
图8是描述图2的存储器装置的编程操作的图。
图9是详细描述图8的验证步骤的图。
图10A是描述沟道负升压的图。
图10B是描述根据本公开的一个实施方式的编程序列的图。
图10C是描述根据本公开的另一实施方式的编程序列的图。
图11是描述在编程操作中通过公共源极线进行沟道预充电操作的图。
图12A是详细描述图11的通过公共源极线进行沟道预充电操作的图。
图12B是描述图12A的沟道预充电操作的一个实施方式的图。
图12C是描述图12A的沟道预充电操作的另一实施方式的图。
图13是描述编程操作中通过位线进行沟道预充电操作的图。
图14A是详细描述图13的通过位线进行沟道预充电操作的图。
图14B是描述图14A的沟道预充电操作的一个实施方式的图。
图14C是描述图14A的沟道预充电操作的另一实施方式的图。
图15是描述根据本公开实施方式的图2的存储器装置的结构和操作的图。
具体实施方式
在下文中，将通过参照附图描述本公开的各种实施方式来详细描述本公开。
图1是描述根据本公开的实施方式的存储装置的图。
参照图1，存储装置50可以包括存储器装置100和控制存储器装置100的操作 的存储器控制器200。存储装置50是在诸如蜂窝电话、智能电话、MP3播放器、膝 上型计算机、台式计算机、游戏机、电视机、平板PC或车载信息娱乐系统的主机的 控制下存储数据的装置。
根据作为与主机的通信方式的主机接口，可以将存储装置50制造为各种类型的存储装置中的一种。例如，存储装置50可以被配置为诸如SSD，MMC、eMMC、 RS-MMC和微型MMC形式的多媒体卡，SD、迷你SD和微型SD形式的安全数字卡， 通用串行总线(USB)存储装置，通用闪存存储(UFS)装置，个人计算机存储器卡 国际协会(PCMCIA)卡型存储装置，外围组件互连(PCI)卡型存储装置，PCI快 速(PCI-E)卡型存储装置，紧凑型闪存(CF)卡，智能媒体卡和记忆棒的各种类型 的存储装置中的任何一种。
存储装置50可以被制造为各种类型的封装中的任何一种。例如，存储装置50 可以被制造为诸如叠层封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片 封装(MCP)、板载芯片(COB)，晶圆级制造封装(WFP)和晶圆级层叠封装(WSP) 的各种类型的封装类型中的任何一种。
存储器装置100可以存储数据。存储器装置100响应于存储器控制器200的控制 而操作。存储器装置100可以包括存储器单元阵列，该存储器单元阵列包括用于存储 数据的多个存储器单元。
每一个存储器单元可以被配置为存储一个数据位的单层单元(SLC)、存储两个 数据位的多层单元(MLC)、存储三个数据位的三层单元(TLC)或存储四个数据位 的四层单元(QLC)。
存储器单元阵列可以包括多个存储器块。每一个存储器块可以包括多个存储器单元。一个存储器块可以包括多个页。在一个实施方式中，页可以是用于将数据存储在 存储器装置100中或读取存储在存储器装置100中的数据的单元。
存储器块可以是用于擦除数据的单元。在一个实施方式中，存储器装置100可以是双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4 (LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)、 Rambus动态随机存取存储器(RDRAM)、NAND闪存存储器、垂直NAND闪存存 储器、NOR闪存存储器装置、电阻式随机存取存储器(RRAM)，相变存储器(PRAM)、 磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移力矩随 机存取存储器(STT-RAM)等。在本说明书中，为了便于描述，存储器装置100为 NAND闪存存储器。
存储器装置100被配置为从存储器控制器200接收命令和地址，并且访问存储器单元阵列中由地址选择的区域。也就是说，存储器装置100可以对由地址选择的区域 执行由命令指示的操作。例如，存储器装置100可以执行写入操作(编程操作)、读 取操作和擦除操作。在编程操作期间，存储器装置100可以将数据编程到由地址选择 的区域。在读取操作期间，存储器装置100可从由地址选择的区域读取数据。在擦除 操作期间，存储器装置100可以擦除存储在由地址选择的区域中的数据。
存储器控制器200控制存储装置50的整体操作。
当向存储装置50供电时，存储器控制器200可以执行固件FW。当存储器装置 100是闪存存储器装置时，存储器控制器200可以操作固件(例如闪存转换层(FTL))， 以用于控制主机与存储器装置100之间的通信。
在一个实施方式中，存储器控制器200可以从主机接收数据和逻辑块地址(LBA)，并且将逻辑块地址(LBA)转换成物理块地址(PBA)，该物理块地址(PBA)指示 存储器装置100中所包括的其中将要存储数据的存储器单元的地址。
存储器控制器200可以响应于来自主机的请求而控制存储器装置100执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以向存储器装置 100提供写入命令、物理块地址和数据。在读取操作期间，存储器控制器200可以向 存储器装置100提供读取命令和物理块地址。在擦除操作期间，存储器控制器200 可以向存储器装置100提供擦除命令和物理块地址。
在一个实施方式中，存储器控制器200可以产生命令、地址和数据并且将其传输到存储器装置100，而不管来自主机的请求如何。例如，存储器控制器200可以向存 储器装置100提供命令、地址和数据以执行后台操作(例如用于损耗均衡的编程操作 和用于垃圾收集的编程操作)。
在一个实施方式中，存储器控制器200可以控制至少两个存储器装置100。在此 情况下，存储器控制器200可以根据交织方法来控制存储器装置100以提高操作性能。 交织方法可以是用于使至少两个存储器装置100的操作周期重叠的操作方法。
主机可以使用例如通用串行总线(USB)、串行AT附件(SATA)，串行附接SCSI(SAS)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、 PCI快速(PCIe)、非易失性存储器快速(NVMe)、通用闪存存储(UFS)、安全数字 (SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插存储器模块(DIMM)、 注册DIMM(RDIMM)和减载DIMM(LRDIMM)的各种通信方法中的至少一种与 存储装置50进行通信。
图2是描述图1的存储器装置的结构的图。
参照图2，存储器装置100可以包括存储器单元阵列110、外围电路120和控制 逻辑130。
存储器单元阵列110包括多个存储器块BLK1至BLKz。多个存储器块BLK1至 BLKz通过行线RL连接到地址解码器121。多个存储器块BLK1至BLKz通过位线BL1至BLm连接到读写电路123。多个存储器块BLK1至BLKz中的每一个包括多 个存储器单元。作为一个实施方式，多个存储器单元是非易失性存储器单元。将多个 存储器单元中连接到相同字线的存储器单元定义为一个物理页。也就是说，存储器单 元阵列110由多个物理页构成。根据本公开的一个实施方式，存储器单元阵列110中 包括的多个存储器块BLK1至BLKz中的每一个可以包括多个虚设单元。至少一个虚 设单元可以串联连接在漏极选择晶体管与存储器单元之间以及源极选择晶体管与存 储器单元之间。
存储器装置100的每一个存储器单元可以被配置为存储一个数据位的单层单元(SLC)、存储两个数据位的多层单元(MLC)、存储三个数据位的三层单元(TLC) 或存储四个数据位的四层单元(QLC)。
外围电路120可以包括地址解码器121、电压发生器122、读写电路123、数据 输入/输出电路124和感测电路125。
外围电路120驱动存储器单元阵列110。例如，外围电路120可以驱动存储器单 元阵列110以执行编程操作、读取操作和擦除操作。
地址解码器121通过行线RL连接到存储器单元阵列110。行线RL可以包括漏 极选择线、字线、源极选择线和公共源极线。根据本公开的一个实施方式，字线可以 包括正常字线和虚设字线。根据本公开的一个实施方式，行线RL还可以包括管选择 线(pipe selectline)。
地址解码器121被配置为响应于控制逻辑130的控制而操作。地址解码器121 从控制逻辑130接收行地址RADD。
地址解码器121被配置为对行地址RADD的块地址进行解码。地址解码器121 根据经解码的块地址在存储器块BLK1至BLKz中选择至少一个存储器块。地址解码 器121可以通过根据经解码的行地址RADD将从电压发生器122提供的电压施加到 至少一条字线WL来选择选定存储器块的至少一条字线。
在编程操作期间，地址解码器121可以将编程电压施加到选定字线并且将电平小于编程电压的电平的通过电压施加到未选字线。在编程验证操作期间，地址解码器 121可以将验证电压施加到选定字线并且将电平大于验证电压的电平的验证通过电 压施加到未选字线。
在读取操作期间，地址解码器121可以将读取电压施加到选定字线并且将电平大于读取电压的电平的读取通过电压施加到未选字线。
根据本公开的一个实施方式，以存储器块为单位执行存储器装置100的擦除操作。在擦除操作期间输入到存储器装置100的地址ADDR包括块地址。地址解码器121 可以对块地址进行解码并且根据经解码的块地址选择一个存储器块。在擦除操作期间， 地址解码器121可以将接地电压施加到与选定存储器块连接的字线。
根据本公开的一个实施方式，地址解码器121可以被配置为对传输的地址ADDR 的列地址进行解码。可以将经解码的列地址传输到读写电路123。例如，地址解码器 121可以包括诸如行解码器、列解码器和地址缓冲器的组件。
电压发生器122被配置为通过使用向存储器装置100供电的外部电源电压来产生多个操作电压Vop。电压发生器122响应于控制逻辑130的控制而操作。
例如，电压发生器122可以通过调节外部电源电压来产生内部电源电压。电压发生器122所产生的内部电源电压用作存储器装置100的操作电压。
作为一个实施方式，电压发生器122可以使用外部电源电压或内部电源电压产生多个操作电压Vop。电压发生器122可以被配置为产生存储器装置100所需的各种电 压。例如，电压发生器122可以产生多个擦除电压、多个编程电压、多个通过电压、 多个选择读取电压和多个未选择读取电压。
为了产生具有各种电压电平的多个操作电压Vop，电压发生器122可以包括接收内部电源电压的多个泵浦(pumping)电容器，并且选择性地激活多个泵浦电容器以 产生多个操作电压Vop。
多个产生的操作电压Vop可以通过地址解码器121而被提供给存储器单元阵列110。
读写电路123包括第一页缓冲器PB1至第m页缓冲器PBm。第一页缓冲器PB1 至第m页缓冲器PBm分别通过第一位线BL1至第m位线BLm连接到存储器单元阵 列110。第一页缓冲器PB1至第m页缓冲器PBm响应于控制逻辑130的控制而操作。
第一页缓冲器PB1至第m页缓冲器PBm与数据输入/输出电路124进行数据 DATA的通信。在编程时，第一页缓冲器PB1至第m页缓冲器PBm通过数据输入/ 输出电路124和数据线DL接收待存储的数据DATA。
在编程操作期间，当编程电压施加到选定字线时，第一页缓冲器PB1至第m页 缓冲器PBm可以通过位线BL1至BLm将待存储的数据DATA(即，通过数据输入/ 输出电路124接收的数据DATA)传输到选定存储器单元。根据传输的数据DATA对 选定页的存储器单元进行编程。连接到施加有编程允许电压(例如，接地电压)的位 线的存储器单元可以具有增加的阈值电压。连接到施加有编程禁止电压(例如，电源 电压)的位线的存储器单元的阈值电压可以维持。在编程验证操作期间，第一页缓冲 器PB1至第m页缓冲器PBm通过位线BL1至BLm从选定存储器单元读取存储在存 储器单元中的数据DATA。
在读取操作期间，读写电路123可以通过位线BL从选定页的存储器单元读取数 据DATA，并且将读取的数据DATA存储在第一页缓冲器PB1至第m页缓冲器PBm 中。
在擦除操作期间，读写电路123可以使位线BL浮置。作为一个实施方式，读写 电路123可以包括列选择电路。
数据输入/输出电路124通过数据线DL连接到第一页缓冲器PB1至第m页缓冲 器PBm。数据输入/输出电路124响应于控制逻辑130的控制而操作。
数据输入/输出电路124可以包括接收输入数据DATA的多个输入/输出缓冲器 (未示出)。在编程操作期间，数据输入/输出电路124从外部控制器(未示出)接收 待存储的数据DATA。在读操作期间，数据输入/输出电路124将从读写电路123中 所包括的第一页缓冲器PB1至第m页缓冲器PBm传输的数据DATA输出到外部控制 器。
在读取操作或验证操作期间，感测电路125可以响应于由控制逻辑130产生的允许位VRYBIT的信号而产生参考电流，并且可以将从读写电路123接收的感测电压 VPB与通过参考电流产生的参考电压进行比较，以向控制逻辑130输出通过信号或 失败信号。
控制逻辑130可以连接到地址解码器121、电压发生器122、读写电路123、数 据输入/输出电路124和感测电路125。控制逻辑130可以被配置为控制存储器装置 100的所有操作。控制逻辑130可以响应于从外部装置传输的命令CMD而操作。
控制逻辑130可以响应于命令CMD和地址ADDR而产生各种信号以控制外围电 路120。例如，控制逻辑130可以响应于命令CMD和地址ADDR而产生操作信号 OPSIG、行地址RADD、读写电路控制信号PBSIGNALS和允许位VRYBIT。控制逻 辑130可以将操作信号OPSIG输出到电压发生器122，将行地址RADD输出到地址 解码器121，将读写控制信号输出到读写电路123，并且将允许位VRYBIT输出到感 测电路125。此外，控制逻辑130可以响应于由感测电路125输出的通过信号或失败 信号PASS/FAIL而确定验证操作是通过还是失败。
图3是描述图2的存储器单元阵列的实施方式的图。
参照图3，第一存储器块BLK1至第z存储器块BLKz共同连接到第一位线BL1 至第m位线BLm。在图3中，为了便于描述，示出了多个存储器块BLK1至BLKz 中的第一存储器块BLK1中所包括的元件，并且省略了剩余存储器块BLK2至BLKz 中的每一个中所包括的元件。应当理解，剩余存储器块BLK2至BLKz中的每一个都 与第一存储器块BLK1类似地进行配置。
第一存储器块BLK1可以包括多个单元串CS1_1至CS1_m(m是正整数)。第一 单元串CS1_1至第m单元串CS1_m分别连接到第一位线BL1至第m位线BLm。第 一单元串CS1_1至第m单元串CS1_m中的每一个包括漏极选择晶体管DST、串联 连接的多个存储器单元MC1至MCn(n是正整数)以及源极选择晶体管SST。
第一单元串CS1_1至第m单元串CS1_m中的每一个中所包括的漏极选择晶体管 DST的栅极端子连接到漏极选择线DSL1。第一单元串CS1_1至第m单元串CS1_m 中的每一个中所包括的第一存储器单元MCl至第n存储器单元MCn的栅极端子分别 连接到第一字线WLl至第n字线WLn。第一单元串CS1_1至第m单元串CS1_m中 的每一个中所包括的源极选择晶体管SST的栅极端子连接到源极选择线SSL1。
为了便于描述，将会参照多个单元串CS1_1至CS1_m中的第一单元串CS1_1来 描述单元串的结构。然而，应当理解，剩余的单元串CS1_2至CS1_m中的每一个都 与第一单元串CS1_1类似地进行配置。
第一单元串CS1_1中所包括的漏极选择晶体管DST的漏极端子连接到第一位线BL1。第一单元串CS1_1中所包括的漏极选择晶体管DST的源极端子连接到第一单 元串CS1_1中所包括的第一存储器单元MC1的漏极端子。第一存储器单元MC1至 第n存储器单元MCn彼此串联连接。第一单元串CS1_1中所包括的源极选择晶体管 SST的漏极端子连接到第一单元串CS1_1中所包括的第n存储器单元MCn的源极端 子。第一单元串CS1_1中所包括的源极选择晶体管SST的源极端子连接到公共源极 线CSL。作为一个实施方式，公共源极线CSL可以公共地连接到第一存储器块BLK1 至第z存储器块BLKz。
漏极选择线DSL1、第一字线WL1至第n字线WLn以及源极选择线SSL1被包 括在图2的行线RL中。漏极选择线DSL1、第一字线WL1至第n字线WLn以及源 极选择线SSL1由地址解码器121控制。公共源极线CSL由控制逻辑130控制。第一 位线BL1至第m位线BLm由读写电路123控制。
图4是描述图2的存储器单元阵列的另一实施方式的图。
参照图4，存储器单元阵列110包括多个存储器块BLK1至BLKz。每个存储器 块可以具有三维结构。每个存储器块包括层叠在基板上的多个存储器单元。这些多个 存储器单元沿+X方向、+Y方向和+Z方向布置。参照图5和图6更详细地描述每个 存储器块的结构。
图5是示出图4的存储器块BLK1至BLKz中的存储器块BLKa的电路图。
参照图5，存储器块BLKa包括多个单元串CS11至CS1m和CS21至CS2m。作 为一个实施方式，多个单元串CS11至CS1m和CS21至CS2m中的每一个可以形成 为“U”形。在存储器块BLKa中，m个单元串沿行方向(即，+X方向)布置。在图5 中，两个单元串沿列方向(即，+Y方向)布置。然而，这是为了便于描述，并且可 以理解，可以沿列方向布置三个或更多个单元串。
在一个实施方式中，一个存储器块可以包括多个子块。一个子块可以包括在一列中以“U”形布置的单元串。
多个单元串CS11至CS1m和CS21至CS2m中的每一个包括至少一个源极选择 晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管式晶体管PT和至少 一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以具有类似 的结构。作为一个实施方式，选择晶体管SST和DST以及存储器单元MC1至MCn 中的每一个可以包括沟道层、隧穿绝缘膜、电荷存储膜和阻挡绝缘膜。作为一个实施 方式，可以在每个单元串中设置用于设置沟道层的柱。作为一个实施方式，可以在每 个单元串中设置用于设置沟道层、隧穿绝缘膜、电荷存储膜和阻挡绝缘膜中的至少一 个的柱。
每一单元串的源极选择晶体管SST连接在公共源极线CSL与存储器单元MC1 至MCp之间。
作为一个实施方式，布置在相同行中的单元串的源极选择晶体管连接到沿行方向延伸的源极选择线，并且布置在不同行中的单元串的源极选择晶体管连接到不同的源 极选择线。在图5中，第一行的单元串CS11至CS1m的源极选择晶体管连接到第一 源极选择线SSL1。第二行的单元串CS21至CS2m的源极选择晶体管连接到第二源 极选择线SSL2。
作为另一实施方式，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管 可以共同连接到一条源极选择线。
每个单元串的第一存储器单元MC1至第n存储器单元MCn连接在源极选择晶体 管SST与漏极选择晶体管DST之间。
第一存储器单元MC1至第n存储器单元MCn可以被划分为第一存储器单元MC1 至第p存储器单元MCp和第(p+1)存储器单元MCp+1至第n存储器单元MCn。第 一存储器单元MC1至第p存储器单元MCp沿与+Z方向相反的方向顺序布置，并且 串联连接在源极选择晶体管SST与管式晶体管PT之间。第(p+1)存储器单元MCp+1 至第n存储器单元MCn沿+Z方向顺序布置，并且串联连接在管式晶体管PT与漏极 选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp和第(p+1)存 储器单元MCp+1至第n存储器单元MCn通过管式晶体管PT彼此连接。每个单元串 的第一存储器单元MC1至第n存储器单元MCn的栅极分别连接到第一字线WL1至第n字线WLn。
每个单元串的管式晶体管PT的栅极连接到管线PL。
每个单元串的漏极选择晶体管DST连接在对应的位线与存储器单元MCp+1至 MCn之间。沿行方向布置的单元串连接到沿行方向延伸的漏极选择线。第一行的单 元串CS11至CS1m的漏极选择晶体管连接到第一漏极选择线DSL1。第二行的单元 串CS21至CS2m的漏极选择晶体管连接到第二漏极选择线DSL2。
沿列方向布置的单元串连接到沿列方向延伸的位线。在图5中，第一列的单元串CS11和CS21连接到第一位线BL1。第m列的单元串CS1m和CS2m连接到第m位 线BLm。
沿行方向布置的单元串中的连接到相同字线的存储器单元构成一个页。例如，在第一行的单元串CS11至CS1m中，连接到第一字线WL1的存储器单元构成一个页。 在第二行的单元串CS21至CS2m中，连接到第一字线WL1的存储器单元构成另一 页。可以通过选择漏极选择线DSL1和DSL2中的任何一条来选择沿一个行方向布置 的单元串。可以通过选择字线WL1至WLn中的任何一条来选择选定单元串的一个页。
作为另一实施方式，可以设置偶数位线和奇数位线来代替第一位线BL1至第m 位线BLm。此外，分别地，沿行方向布置的单元串CS11至CS1m或CS21至CS2m 中的偶数编号单元串可以连接到偶数位线，并且沿行方向布置的单元串CS11至CS1m 或CS21至CS2m中的奇数编号单元串可以连接到奇数位线。
作为一个实施方式，第一存储器单元MC1至第n存储器单元MCn中的至少一个 可以用作虚设存储器单元。例如，设置至少一个虚设存储器单元以减小源极选择晶体 管SST与存储器单元MC1至MCp之间的电场。另选地，设置至少一个虚设存储器 单元以减小漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。随着设 置更多的虚设存储器单元，提高了存储器块BLKa的操作可靠性，但是增加了存储器 块BLKa的尺寸。随着设置更少的存储器单元，可以减小存储器块BLKa的尺寸，但 是可能降低存储器块BLKa的操作可靠性。
为了有效地控制至少一个虚设存储器单元，每一个虚设存储器单元可以具有要求的阈值电压。在对存储器块BLKa进行擦除操作之前或之后，可以对所有或部分虚设 存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，通过控制施加到 与各个虚设存储器单元连接的虚设字线的电压，虚设存储器单元可以具有要求的阈值 电压。
图6是示出图4的存储器块BLK1至BLKz中的存储器块BLKb的另一实施方式 的电路图。
参照图6，存储器块BLKb包括多个单元串CS11′至CS1m′和CS21′至CS2m′。多 个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个沿+Z方向延伸。多个单元串 CS11′至CS1m′和CS21′至CS2m′中的每一个包括层叠在存储器块BLKb下方的基板 (未图示)上的至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器 单元MCn和至少一个漏极选择晶体管DST。
在一个实施方式中，一个存储器块可以包括多个子块。一个子块可以包括在一列中以“I”形布置的单元串。
每个单元串的源极选择晶体管SST连接在公共源极线CSL与存储器单元MC1 至MCn之间。布置在相同行中的单元串的源极选择晶体管连接到相同源极选择线。 布置在第一行中的单元串CS11′至CS1m′的源极选择晶体管连接到第一源极选择线SSLl。布置在第二行中的单元串CS21′至CS2m′的源极选择晶体管连接到第二源极选 择线SSL2。在另一实施方式中，单元串CS11′至CS1m′和CS21′至CS2m′的源极选择 晶体管可以共同连接到一条源极选择线。
每个单元串的第一存储器单元MC1至第n存储器单元MCn串联连接在源极选择 晶体管SST与漏极选择晶体管DST之间。第一存储器单元MC1至第n存储器单元 MCn的栅极分别连接到第一字线WL1至第n字线WLn。
每个单元串的漏极选择晶体管DST连接在对应的位线与存储器单元MC1至 MCn之间。沿行方向布置的单元串的漏极选择晶体管连接到沿行方向延伸的漏极选 择线。第一行的单元串CS11′至CS1m′的漏极选择晶体管连接到第一漏极选择线DSL1。 第二行的单元串CS21′至CS2m′的漏极选择晶体管连接到第二漏极选择线DSL2。
结果，除了从每个单元串中排除了管式晶体管PT之外，图5的存储器块BLKb 与图4的存储器块BLKa具有相似的等效电路。
作为另一实施方式，可以设置偶数位线和奇数位线来代替第一位线BL1至第m 位线BLm。此外，分别地，沿行方向布置的单元串CS11′至CS1m′或CS21′至CS2m′ 中的偶数编号单元串可以连接到偶数位线，并且沿行方向布置的单元串CS11′至 CS1m′或CS21′至CS2m′中的奇数编号单元串可以连接到奇数位线。
作为一个实施方式，第一存储器单元MC1至第n存储器单元MCn中的至少一个 可以用作虚设存储器单元。例如，设置至少一个虚设存储器单元以减小源极选择晶体 管SST与存储器单元MC1至MCn之间的电场。另选地，设置至少一个虚设存储器 单元以减小漏极选择晶体管DST与存储器单元MC1至MCn之间的电场。随着设置 更多的虚设存储器单元，提高了存储器块BLKb的操作可靠性，但是增加了存储器块 BLKb的尺寸。随着设置更少的虚设存储器单元，可以减小存储器块BLKb的尺寸， 但是可能降低存储器块BLKb的操作可靠性。
为了有效地控制至少一个虚设存储器单元，每一个虚设存储器单元中可以具有要求的阈值电压。在对存储器块BLKb进行擦除操作之前或之后，可以对所有或部分虚 设存储器单元执行编程操作。当在执行编程操作之后执行擦除操作时，通过控制施加 到与各个虚设存储器单元连接的虚设字线的电压，虚设存储器单元可以具有要求的阈 值电压。
图7是描述根据本公开的一个实施方式的存储器块和子块的图。
参照图5或图6描述的存储器块可以在如图7所示的另一实施方式中描述。
参照图7，存储器块BLK可以包括多个子块SUB1和SUB2。存储器块BLK中 所包括的子块的数量不限于本实施方式。
每个子块可以包括多个存储器单元串MST1至MSTn。每个存储器单元串可以包 括至少一个漏极选择晶体管、串联连接的多个存储器单元和至少一个源极选择晶体管。
子块中的每个存储器单元串中所包括的漏极选择晶体管可以由漏极选择线控制，并且源极选择晶体管可以由源极选择线控制。存储器块BLK的全部存储器单元串中 所包括的存储器单元可以由多条字线WL控制。
存储器块BLK的每个存储器单元串可以通过漏极选择晶体管连接到多条位线 BL。存储器块BLK的每个存储器单元串可以通过源极选择晶体管连接到公共源极线 CSL。
在图7中，第一子块SUB1可以连接到第一漏极选择线DSL1和第一源极选择线SSL1，并且第二子块SUB2可以连接到第二漏极选择线DSL2和第二源极选择线SSL2。 第一子块SUB1和第二子块SUB2中的每一个可以连接到多条位线BL、多条字线WL 和公共源极线CSL。连接到一个子块的漏极选择线的数量和源极选择线的数量不限于 本实施方式。
当对第一子块SUB1执行编程操作时，第一漏极选择线DSL1可以是选定漏极选 择线，并且第一源极选择线SSL1可以是选定源极选择线。此时，由于不执行对于第 二子块SUB2的编程操作，所以第二漏极选择线DSL2可以是未选漏极选择线，并且 第二源极选择线SSL2可以是未选源极选择线。
在一个实施方式中，即使对存储器块中所包括的多个子块中的一个执行编程操作， 也可以对整个存储器块的沟道区进行预充电(precharged)以防止负升压(negativeboosting)。下面将参照图8至图14C详细描述防止负升压和沟道预充电操作。
图8是描述图2的存储器装置的编程操作的图。
在图8中，为了便于描述，多个存储器单元中的每一个是存储2位数据的多层单 元(MLC)。然而，本公开的范围不限于此，并且所述多个存储器单元中的每一个例 如可以是存储3位数据的三层单元(TLC)或存储4位数据的四层单元(QLC)。
存储器装置100的编程操作可以包括多个编程循环PL1至PLn。也就是说，存储 器装置100可以执行多个编程循环PL1至PLn，使得选定存储器单元具有对应于多个 编程状态P1、P2和P3中的任何一个的阈值电压。
所述多个编程循环PL1至PLn中的每一个可以包括：编程电压施加步骤PGM Step，其中将编程电压施加到与选定存储器单元连接的选定字线；以及验证步骤Verify Step，其中通过施加验证电压来确定存储器单元是否被编程。
例如，当执行第一编程循环PL1时，在施加第一编程脉冲Vpgm1之后，顺序地 施加第一验证电压V_vfy1至第三验证电压V_vfy3以验证多个存储器单元的编程状态。 此时，可以通过第一验证电压V_vfy1验证具有作为第一编程状态P1的目标编程状态 的存储器单元，可以通过第二验证电压V_vfy2验证具有作为第二编程状态P2的目标 编程状态的存储器单元，并且可以通过第三验证电压V_vfy3验证具有作为第三编程 状态P3的目标编程状态的存储器单元。
通过了经由施加各个验证电压V_vfy1至V_vfy3而进行的验证的存储器单元可以被确定为具有目标编程状态，并且然后在第二编程循环PL2中被禁止编程(programinhibited)。施加比第一编程脉冲Vpgm1高一个单位电压ΔVpgm的第二编程脉冲 Vpgm2，以对除了在第二编程循环PL2中被禁止编程的存储器单元之外的剩余存储 器单元进行编程。此后，以与第一编程循环PL1的验证操作相同的方式执行验证操 作。例如，验证通过表示存储器单元通过对应的验证电压被读取为关断单元(off-cell)。
如上所述，当存储器装置100对存储2位的多层单元(MLC)进行编程时，存 储器装置100使用第一验证电压V_vfy1至第三验证电压V_vfy3来验证编程状态为目 标编程状态的每一个存储器单元。
在验证操作期间，可以将验证电压施加到选定字线(其为选定存储器单元所连接到的字线)，并且图2的页缓冲器可以分别基于流过与选定存储器单元连接的位线的 电流或电压来确定对存储器单元的验证是否通过。
图9是详细描述图8的验证步骤的图。
参照图9，存储器装置的编程操作可以包括多个编程循环PL1至PLn。也就是说， 存储器装置可以通过执行多个编程循环PL1至PLn将存储器单元编程为具有多个编 程状态中的一个。
多个编程循环PL1至PLn中的每一个可以包括：编程电压施加步骤PGM Step， 其中将编程电压施加到选定字线；以及验证步骤Verify Step，其中通过施加验证电压 Vvfy而确定存储器单元是否被编程。
每个编程循环中所包括的验证步骤可以包括预充电时段、评估时段和放电时段。
预充电时段是其中连接到存储器单元的页缓冲器通过连接到位线的感测节点SO，利用与存储器单元的目标编程状态相对应的位线电压对位线BL进行预充电的时段。
具体地说，在时段t0′至t1′中，将与待验证的编程状态相对应的验证电压Vvfy 施加到选定字线Sel WL。可以将用于导通存储器单元使得连接到未选字线的存储器 单元不影响位线的电压的验证通过电压Vpass施加到未选字线Unsel WL。可以将对 应于0V的接地电压施加到公共源极线CSL。
评估时段t1'至t2'是用于感测根据流过存储器单元的电流而确定的位线BL的电压的时段。存储器装置可以根据位线BL的电压来存储存储器单元的状态。存储器单 元的状态可以对应于验证通过或验证失败。当存储器单元的阈值电压高于被施加到字 线的验证电压Vvfy时，存储器单元被读取为关断单元，并且被读取为关断单元的存 储器单元可以对应于验证通过状态。相反，当存储器单元的阈值电压低于被施加到字 线的验证电压Vfy时，存储器单元被读取为导通单元(on-cell)，并且被读取为导通 单元的存储器单元可以对应于验证失败状态。
放电时段t2'至t3'是用于释放被施加到字线和选择线(未示出)的电压的时段。存储器装置可以通过向字线和选择线(未示出)施加对应于0V的接地电压来释放被 施加到字线和选择线(未示出)的电压。
图10A是描述沟道负升压的图。
在图10A中，示出了未选存储器单元串。存储器单元串可以包括串联在位线BL 与公共源极线CSL之间的多个存储器单元。每一个存储器单元中可以分别连接到字 线。漏极选择晶体管可以连接在存储器单元与位线之间，并且源极选择晶体管可以连 接在存储器单元与公共源极线之间。可以通过漏极选择线控制漏极选择晶体管，并且 可以通过源极选择线控制源极选择晶体管。
在所描述的图10A的实施方式中，存储器单元串连接到十条字线WL1至WL10， 并且在从第一字线WL1到第十字线WL10的方向上顺序地执行编程操作。可以在从 漏极选择线DSL到源极选择线SSL的方向上顺序地执行编程操作。选定字线是第五 字线WL5。因此，连接到第一字线WL1至第四字线WL4的存储器单元是经编程的 存储器单元，并且连接到第六字线WL6至第十字线WL10的存储器单元是编程之前 的存储器单元。因此，连接到第六字线WL6至第十字线WL10的存储器单元可以具 有对应于擦除状态E的阈值电压。因此，可以在与连接到第一字线WL1至第五字线 WL5的存储器单元相对应的沟道中形成沟道关断区(也即，局部升压区)。
在参照图9描述的放电时段中，将字线放电到接地电压。因此，沟道关断区的电 荷可以负向下耦合(negatively down coupled)。这被称为负升压(negative boosting) 或耦合不足(under coupling)。因此，沟道关断区中所包括的负电荷的数量可以增加。
由于与连接到第六字线WL6至第十字线WL10的存储器单元相对应的沟道的电 压连接到公共源极线CSL，所以该电压可以是接地电压(即，0V)。因此，随着沟道 关断区中的负电压与接地电压(0V)之间的电压差增加，对应于擦除状态E的存储 器单元可能由于带间隧穿(band to band tunneling，BTBT)或热载流子注入(hot carrier injection，HCI)而被编程。在此情况下，为了防止负升压，可以执行用于控制源极 选择线SSL以通过公共源极线提高沟道的电位的沟道预充电操作。
在另一实施方式中，在从第十字线WL10到第一字线WL1的方向上顺序地执行 编程操作(未图示)。可以在从源极选择线SSL到漏极选择线DSL的方向上顺序地执 行编程操作。选定字线是第五字线WL5。因此，连接到第六字线WL6至第十字线 WL10的存储器单元是经编程的存储器单元，并且连接到第一字线WL1至第四字线 WL4的存储器单元是编程之前的存储器单元。因此，连接到第一字线WL1至第四字 线WL4的存储器单元可以具有对应于擦除状态E的阈值电压。因此，可以在与连接 到第五字线WL5至第十字线WL10的存储器单元相对应的沟道中形成沟道关断区(也 即，局部升压区)。在此情况下，为了防止负升压，可以执行用于控制漏极选择线DSL 以通过位线提高沟道的电位的沟道预充电操作。
在本公开的一个实施方式中，提供一种存储器装置及其操作方法，该存储器装置及其操作方法通过在当前编程循环的验证步骤与下一编程循环的编程电压施加步骤 之间执行通过公共源极线或位线对沟道进行预充电的步骤来防止负升压。
具体来说，在本公开的一个实施方式中，提供了一种存储器装置及其操作方法，该存储器装置及其操作方法通过在用于防止负升压的沟道预充电步骤中在不同时间 点向源极选择线(或漏极选择线)施加控制电压以防止峰值电流的产生。
在下文中，将参照图10B至图10C更详细地描述根据本公开的一个实施方式的 编程操作方法。
图10B是描述根据本公开的一个实施方式的编程序列的图。
参照图10B，存储器单元串连接到第一字线WL1至第三十二字线WL32。连接 到存储器单元串的字线的数量不限于本实施方式。
在图10B中，第n字线WLn可以是当前正要执行编程操作的选定字线Sel WL。 第一未选字线组GR1_Unsel WL可以包括第一字线WL1至第(n-1)字线WLn-1。第 二未选字线组GR2_Unsel WL可以包括第(n+1)字线WLn+1至第32字线WL32。
可以在从漏极选择线DSL到源极选择线SSL的方向上执行编程操作。因此，第 一未选字线组GR1_Unsel WL可以包括位于漏极选择线DSL与选定字线Sel WL之间 的字线。第二未选字线组GR2_Unsel WL可以包括位于选定字线Sel WL与源极选择 线SSL之间的字线。
另选地，第一未选字线组GR1_Unsel WL可以包括执行了编程操作的未选字线， 并且第二未选字线组GR2_Unsel WL可以包括将要执行编程操作的未选字线。将要执 行编程操作的字线可以是连接到具有擦除状态的存储器单元的字线。
图10C是描述根据本公开的另一实施方式的编程序列的图。
参照图10C，存储器单元串连接到第一字线WL1至第三十二字线WL32。连接 到存储器单元串的字线的数量不限于本实施方式
在图10C中，第n字线WLn可以是当前将要执行编程操作的选定字线Sel WL。 第一未选字线组GR1_Unsel WL可以包括第(n+1)字线WLn+1至第32字线WL32。 第二未选字线组GR2_Unsel WL可以包括第一字线WL1至第(n-1)字线WLn-1。
可以在从源极选择线SSL到漏极选择线DSL的方向上执行编程操作。因此，第 一未选字线组GR1_Unsel WL可以包括位于源极选择线SSL与选定字线Sel WL之间 的字线。第二未选字线组GR2_Unsel WL可以包括位于选定字线Sel WL与漏极选择 线DSL之间的字线。
另选地，第一未选字线组GR1_Unsel WL可以包括执行了编程操作的未选字线， 并且第二未选字线组GR2_Unsel WL可以包括将要执行编程操作的未选字线。将要执 行编程操作的字线可以是连接到具有擦除状态的存储器单元的字线。
图11是描述编程操作中通过公共源极线进行的沟道预充电操作的图。
参照图11，编程操作可以包括编程电压施加步骤PGM STEP、验证步骤VERIFY STEP和沟道预充电步骤CH PRE STEP。
时段t1至t4可以表示验证步骤VERIFY STEP，时段t4至t5可以表示沟道预充 电步骤CH PRE STEP，并且时段t5至t7可以表示编程电压施加步骤PGM STEP。存 储器装置可以在t1之前执行编程电压施加步骤。
可以根据字线的序列顺序地对存储器单元进行编程。因此，与未选字线当中的在选定字线Sel WL之前被编程的字线连接的存储器单元可以是经编程的，并且与比选 定字线Sel WL更晚要被编程的字线连接的存储器单元可以具有对应于擦除状态的阈 值电压。
在图11中，如参照图10B所述，存储器装置在从相邻于漏极选择线DSL的字线 WL到相邻于源极选择线SSL的字线WL的方向上顺序地执行编程操作。因此，与位 于选定字线SelWL与源极选择线SSL之间的未选字线连接的存储器单元可以是将要 执行编程操作的存储器单元。此外，与位于选定字线Sel WL和漏极选择线DSL之间 的未选字线连接的存储器单元可以是已经执行编程操作的存储器单元。
在图11中，第一未选字线组GR1_Unsel WL可以包括位于选定字线Sel WL与漏 极选择线DSL之间的未选字线。第二未选字线组GR2_Unsel WL可以包括位于选定 字线Sel WL与源极选择线SSL之间的未选字线。
由于连接到第一未选字线组GR1_Unsel WL的存储器单元在选定字线Sel WL之 前先被编程，因此连接到第一未选字线组GR1_Unsel WL的存储器单元可以已经被编 程有对应于存储的数据的阈值电压。由于连接到第二未选字线组GR2_Unsel WL的存 储器单元比选定字线Sel WL更晚被编程，所以连接到第二未选字线组GR2_Unsel WL 的存储器单元可以是具有擦除状态的存储器单元。
参照图9，验证步骤VERIFY STEP可以包括预充电时段、评估时段和放电时段。 在验证步骤VERIFY_STEP中，t1至t2可以是预充电时段，t2至t3可以是评估时段， 并且t3至t4可以是放电时段。
在验证步骤VERIFY STEP中，可以将接地电压GND施加到公共源极线CSL。
在t1到t3，可以将验证电压Vvfy施加到选定字线Sel WL，并且可以将验证通 过电压Vpass施加到未选字线。验证电压Vfy可以是用于确定选定存储器单元的编程 状态的电压。验证通过电压Vpass可以是用于导通存储器单元以使得连接到未选字线 的存储器单元不影响位线的电压的电压。
在图11中，存储器块包括四个子块。然而，存储器块中包括的子块的数量不限 于本实施方式。在多个子块中，包括执行编程操作的选定存储器单元串的子块可以为 选定子块。在多个子块中，包括不执行编程操作的未选存储器单元串的子块可以为未 选子块。
在t1，可以将用于导通漏极选择晶体管的漏极选择电压VDSL施加到选定漏极 选择线Sel DSL，选定漏极选择线Sel DSL是连接到选定子块的漏极选择线。此外， 可以将用于导通漏极选择晶体管的漏极选择电压VDSL施加到未选漏极选择线Unsel DSL，未选漏极选择线Unsel DSL是连接到未选子块的漏极选择线。这是为了防止未 选子块的沟道电位由于施加到未选字线GR1_Unsel WL和GR2_Unsel WL的高电位的 验证通过电压Vpass而过度增加。
在t1，可以将用于导通源极选择晶体管的源极选择电压VSSL施加到选定源极选择线Sel SSL，选定源极选择线Sel SSL是连接到选定子块的源极选择线。此外，可 以将用于导通源极选择晶体管的源极选择电压VSSL施加到未选源极选择线Unsel SSL，未选源极选择线Unsel SSL是连接到未选子块的源极选择线。这是为了防止未 选子块的沟道电位由于施加到未选字线GR1_Unsel WL和GR2_Unsel WL的高电位的 验证通过电压Vpass而过度增加。
可以在验证步骤VERIFY STEP的预充电时段t1到t2执行沟道初始化操作。沟 道初始化操作可以是将漏极选择电压VDSL施加到所有漏极选择线Sel DSL和Unsel DSL并且将源极选择电压VSSL施加到所有源极选择线Sel SSL和Unsel SSL以稳定 沟道电位的操作。
在验证步骤VERIFY STEP的评估时段t2到t3中，可以使施加到未选漏极选择 线Unsel DSL的漏极选择电压VDSL和施加到未选源极选择线Unsel SSL的源极选择 电压VSSL放电。可以将接地电压GND施加到未选漏极选择线Unsel DSL和未选源 极选择线UnselSSL。这允许未选存储器单元串与公共源极线CSL分离并且处于浮置 状态。
在t2，选定字线Sel WL的电位可以增加到验证通过电压Vpass的电平。另选地， 在一个实施方式中，在t2，施加到选定字线Sel WL的电压可以是与施加到未选字线 GR1_Unsel WL和GR2_Unsel WL的电压具有相同电平的电压。
因为字线之间的距离很窄，所以在字线之间可能发生电容耦合现象。在放电时段中，所有字线同时放电到对应于0V或非常低的特定电压的接地电压。因此，由于字 线之间的电容耦合现象，特定字线的电压可能不会稳定地放电至接地电压电平。也就 是说，未选字线可能由于RC延迟而缓慢放电，并且选定字线Sel WL的电位可能由 于与相邻未选字线的电容耦合而瞬时降低至低于接地电压GND的负电压。
因此，当在将选定字线Sel WL的电压调整到与被施加到相邻未选字线 GR1_UnselWL和GR2_Unsel WL的电压的电平相同的电平之后执行放电时，可以进 行更稳定的放电。
在验证步骤VERIFY STEP的放电时段t3到t4中，可以将选定漏极选择线Sel DSL、选定源极选择线Sel SSL、选定字线Sel WL以及未选字线GR1_Unsel WL和 GR2_Unsel WL的电位放电到接地电压GND。
由于所有字线的电位都被放电到接地电压GND，因此可能发生沟道负升压，如 参照图10A所述。
因此，在作为沟道预充电步骤CH PRE STEP的t4到t5，可以执行通过公共源极 线CSL进行的沟道预充电操作以防止沟道负升压。
可以将预充电电压Vpre施加到公共源极线CSL以用于沟道预充电操作。可以将 控制电压Vctrl施加到源极选择线Sel SSL和Unsel SSL。控制电压Vctrl可以是用于 导通源极选择晶体管以将施加到公共源极线CSL的预充电电压Vpre传输到存储器块 的沟道区的电压。这允许存储器块的存储器单元串连接到公共源极线CSL。
可以将接地电压GND施加到漏极选择线Sel DSL和Unsel DSL。因此，漏极选 择晶体管截止，并且存储器块的存储器单元串与位线分离。
可以将字线电压VWL施加到选定字线Sel WL和第一未选字线组GR1_Unsel WL。 可以将接地电压GND施加到第二未选字线组GR2_Unsel WL。字线电压VWL可以 低于验证电压Vvfy。字线电压VWL可以高于或等于控制电压Vctrl。
已编程的存储器单元的阈值电压可以高于处于擦除状态的存储器单元的阈值电压。因此，存储器装置可以将字线电压VWL施加到与已编程的存储器单元连接的字 线，以更加平滑地(smoothly)形成电流路径，从而有效地执行沟道升压。
在另一实施方式中，可以将接地电压GND施加到除了选定字线Sel WL之外的 未选字线。在另一实施方式中，可以将字线电压VWL施加到选定字线Sel WL和与 选定字线相邻的字线，并且可以将接地电压GND施加到剩余字线。
在沟道预充电步骤CH PRE STEP之后，可以执行下一编程循环的编程电压施加 步骤PGM STEP。
在t5到t6，可以使被施加到选定字线Sel WL和第一未选字线组GR1_Unsel WL 的字线电压VWL放电。可以使被施加到源极选择线Sel SSL和Unsel SSL的控制电 压Vctrl放电。
在t6到t7，可以将编程通过电压Vpass′施加到选定字线Sel WL，此后，可以施 加编程电压Vpgm。可以将编程通过电压Vpass′施加到未选字线GR1_Unsel WL和 GR2_UnselWL。
也就是说，选定字线Sel WL的电位可以与未选字线GR1_Unsel WL和GR2_Unsel WL一起升高到编程通过电压Vpass′，并且然后升高到编程电压Vpgm。因此，可以 缓解由于字线之间的电容引起的耦合现象。
图12A是详细描述图11的通过公共源极线进行沟道预充电操作的图。
参照图12A，将详细描述参照图11的时段t4到t5描述的沟道预充电操作。
存储器块可以包括第一子块至第四子块。存储器块中所包括的子块的数量不限于本实施方式。
当对第一子块至第四子块中的第一子块执行编程操作时，连接到第一子块的源极选择线可以是选定源极选择线Sel SSL。连接到第二子块的源极选择线可以是第一未 选源极选择线Unsel SSL1。连接到第三子块的源极选择线可以是第二未选源极选择线 UnselSSL2。连接到第四子块的源极选择线可以是第三未选源极选择线Unsel SSL3。
在时段t4到t5期间，可以将控制电压Vctrl施加到所有源极选择线。控制电压Vctrl可以是用于导通源极选择晶体管以将被施加到公共源极线CSL的预充电压传输 到存储器块的沟道区的电压。因此，可以导通连接到源极选择线的所有源极选择晶体 管，并且可以将被施加到公共源极线CSL的预充电电压传输到包括存储器单元串的 存储器块的沟道区。
图12B是描述图12A的沟道预充电操作的一个实施方式的图。
参照图12B，在沟道预充电操作期间，控制电压Vctrl可以在不同的时间点被施 加到源极选择线。
例如，控制电压Vctrl可以在时间点t4被施加到选定源极选择线Sel SSL。控制 电压Vctrl可以在时间点ta被施加到第一未选源极选择线Unsel SSL1。控制电压Vctrl 可以在时间点tb被施加到第二未选源极选择线Unsel SSL2。控制电压Vctrl可以在时 间点tc被施加到第三未选源极选择线Unsel SSL3。
在图12A的情况下，可以将控制电压Vctrl同时施加到所有源极选择线，并且可 以同时对存储器块中所包括的所有存储器单元串的沟道区进行预充电。如上所述，当 对所有存储器单元串的沟道区同时预充电时，可能瞬时出现峰值电流。峰值电流可能 损坏存储器装置的内部电路，并且引起对存储器单元的干扰和电源的不稳定。
随着存储器块中所包括的子块的数量增加，可能加剧峰值电流问题。具体地说，随着存储器块中的存储器单元串的数量由于存储器装置的叠层的增加而增加，存储器 块的沟道区的电容可能增加。当存储器块的沟道区的电容增加时，如果对所有存储器 单元串的沟道区同时预充电，则会造成电源电流Icc的不稳定。
参照图12B，在沟道预充电操作期间，控制电压Vctrl可以不同时被施加到所有 源极选择线，而是可以在不同的时间点被施加到各条源极选择线。因此，由于利用时 间差对存储器单元串的沟道区进行预充电，所以可以防止峰值电流的出现，并且可以 稳定电源电流Icc。
图12C是描述图12A的沟道预充电操作的另一实施方式的图。
参照图12C，可以将源极选择线划分为多个源极选择线组，并且在沟道预充电操作期间，控制电压Vctrl可以针对各个源极选择线组在不同时间点被施加。
第一源极选择线组GR1_SSL可以包括选定源极选择线Sel SSL和第一未选源极 选择线Unsel SSL1。第二源极选择线组GR2_SSL可以包括第二未选源极选择线Unsel SSL2和第三未选源极选择线Unsel SSL3。源极选择线组的数量和每个源极选择线组 中所包括的源极选择线的数量不限于本实施方式。
控制电压Vctrl可以在时间点t4被施加到第一源极选择线组GR1_SSL。控制电 压Vctrl可以在时间点td被施加到第二源极选择线组GR2_SSL。
与图12B相比，通过将源极选择线映射到组单元来执行沟道预充电操作。因此， 可以简化对沟道预充电操作的控制。
图13是描述在编程操作中通过位线进行的沟道预充电操作的图。
参照图13，编程操作可以包括编程电压施加步骤PGM STEP、验证步骤VERIFY STEP和沟道预充电步骤CH PRE STEP。
时段T1至T4可以表示验证步骤VERIFY STEP，时段T4至T5可以表示沟道预 充电步骤CH PRE STEP，并且时段T5至T7可以表示编程电压施加步骤PGM STEP。 存储器装置可以在T1之前执行编程电压施加步骤。
可以根据字线的序列顺序地对存储器单元进行编程。因此，与未选字线中在选定字线Sel WL之前被编程的字线连接的存储器单元可以是经编程的，并且与比选定字 线SelWL更晚要被编程的字线连接的存储器单元可以具有对应于擦除状态的阈值电 压。
在图13中，如参照图10C所述，存储器装置在从相邻于源极选择线SSL的字线 WL到相邻于漏极选择线DSL的字线WL的方向上顺序地执行编程操作。因此，与 位于选定字线SelWL与漏极选择线DSL之间的未选字线连接的存储器单元可以是将 要执行编程操作的存储器单元。此外，与位于选定字线Sel WL与源极选择线SSL之 间的未选字线连接的存储器单元可以是已执行编程操作的存储器单元。
在图13中，第一未选字线组GR1_Unsel WL可以包括位于选定字线Sel WL与源 极选择线SSL之间的未选字线。第二未选字线组GR2_Unsel WL可以包括位于选定 字线Sel WL与漏极选择线DSL之间的未选字线。
由于连接到第一未选字线组GR1_Unsel WL的存储器单元在选定字线Sel WL之 前先被编程，因此连接到第一未选字线组GR1_Unsel WL的存储器单元可以被编程有 对应于存储的数据的阈值电压。由于连接到第二未选字线组GR2_Unsel WL的存储器 单元比选定字线Sel WL更晚被编程，所以连接到第二未选字线组GR2_Unsel WL的 存储器单元可以是具有擦除状态的存储器单元。
参照图9，验证步骤VERIFY STEP可以包括预充电时段、评估时段和放电时段。 在验证步骤VERIFY_STEP中，T1至T2可以是预充电时段，T2至T3可以是评估时 段，并且T3至T4可以是放电时段。
在验证步骤VERIFY STEP中，可以将接地电压GND施加到与存储器块的存储 器单元串连接的多条位线BL。
在T1到T3，可以将验证电压Vvfy施加到选定字线Sel WL，并且可以将验证通 过电压Vpass施加到未选字线。验证电压Vfy可以是用于确定选定存储器单元的编程 状态的电压。验证通过电压Vpass可以是用于导通存储器单元以使得连接到未选字线 的存储器单元不影响位线的电压的电压。
在图13中，存储器块包括四个子块。然而，存储器块中所包括的子块的数量不 限于本实施方式。在多个子块中，包括执行编程操作的选定存储器单元串的子块可以 为选定子块。在多个子块中，包括不执行编程操作的未选存储器单元串的子块可以为 未选子块。
在T1，可以将用于导通漏极选择晶体管的漏极选择电压VDSL施加到选定漏极 选择线Sel DSL，选定漏极选择线Sel DSL是连接到选定子块的漏极选择线。此外， 可以将用于导通漏极选择晶体管的漏极选择电压VDSL施加到未选漏极选择线Unsel DSL，未选漏极选择线Unsel DSL是连接到未选子块的漏极选择线。这是为了防止未 选子块的沟道电位由于被施加到未选字线GR1_Unsel WL和GR2_Unsel WL的高电位 的验证通过电压Vpass而过度增加。
在T1，可以将用于导通源极选择晶体管的源极选择电压VSSL施加到选定源极 选择线Sel SSL，选定源极选择线Sel SSL是连接到选定子块的源极选择线。此外， 可以将用于导通源极选择晶体管的源极选择电压VSSL施加到未选源极选择线Unsel SSL，未选源极选择线Unsel SSL是连接到未选子块的源极选择线。这是为了防止未 选子块的沟道电位由于被施加到未选字线GR1_Unsel WL和GR2_Unsel WL的高电位 的验证通过电压Vpass而过度增加。
可以在验证步骤VERIFY STEP的预充电时段T1到T2中执行沟道初始化操作。 沟道初始化操作可以是将漏极选择电压VDSL施加到所有漏极选择线Sel DSL和 Unsel DSL并且将源极选择电压VSSL施加到所有源极选择线Sel SSL和Unsel SSL 以稳定沟道电位的操作。
在验证步骤VERIFY STEP的评估时段T2到T3中，可以使被施加到未选漏极选 择线Unsel DSL的漏极选择电压VDSL和被施加到未选源极选择线Unsel SSL的源极 选择电压VSSL放电。可以将接地电压GND施加到未选漏极选择线Unsel DSL和未 选源极选择线UnselSSL。这允许未选存储器单元串与公共源极线CSL分离并且处于 浮置状态。
在T2，选定字线Sel WL的电位可以增加到验证通过电压Vpass的电平。另选地， 在一个实施方式中，在T2，被施加到选定字线Sel WL的电压可以是与被施加到未选 字线GR1_Unsel WL和GR2_Unsel WL的电压具有相同电平的电压。
因为字线之间的距离很窄，所以在字线之间可能发生电容耦合现象。在放电时段中，所有字线同时放电到对应于0V或非常低的特定电压的接地电压。因此，由于字 线之间的电容耦合现象，特定字线的电压可能不会稳定地放电至接地电压电平。也就 是说，未选字线可能会由于RC延迟而缓慢放电，并且选定字线Sel WL的电位可能 由于与相邻未选字线的电容耦合而瞬时降低至低于接地电压GND的负电压。
因此，当在将选定字线Sel WL的电压调整到与被施加到相邻未选字线 GR1_UnselWL和GR2_Unsel WL的电压的电平相同的电平之后执行放电时，可以进 行更稳定的放电。
在验证步骤VERIFY STEP的放电时段T3到T4中，可以将选定漏极选择线Sel DS、选定源极选择线Sel SSL、选定字线Sel WL以及未选字线GR1_Unsel WL和 GR2_Unsel WL的电位放电到接地电压GND。
由于所有字线的电位都被放电到接地电压GND，因此可能发生沟道负升压，如 参照图10A所述。
因此，在作为沟道预充电步骤CH PRE STEP的T4到T5，可以执行通过多条位 线BL进行的沟道预充电操作以防止沟道负升压。
可以将预充电电压Vpre施加到多条位线BL以用于沟道预充电操作。可以将控 制电压Vctrl施加到漏极选择线Sel DSL和Unsel DSL。控制电压Vctrl可以是用于导 通漏极选择晶体管以将被施加到多条位线BL的预充电电压Vpre传输到存储器块的 沟道区的电压。这允许存储器块的存储器单元串连接到位线。
可以将接地电压GND施加到源极选择线Sel SSL和Unsel SSL。因此，源极选择 晶体管截止，并且存储器块的存储器单元串与公共源极线分离。
可以将字线电压VWL施加到选定字线Sel WL和第一未选字线组GR1_Unsel WL。 可以将接地电压GND施加到第二未选字线组GR2_Unsel WL。字线电压VWL可以 低于验证电压Vvfy。字线电压VWL可以高于或等于控制电压Vctrl。
已被编程的存储器单元的阈值电压可以高于处于擦除状态的存储器单元的阈值电压。因此，存储器装置可以将字线电压VWL施加到与已被编程的存储器单元连接 的字线，以更加平滑地形成电流路径，从而有效地执行沟道升压。
在另一实施方式中，可以将接地电压GND施加到除了选定字线Sel WL之外的 未选字线。在另一实施方式中，可以将字线电压VWL施加到选定字线Sel WL和与 选定字线相邻的字线，并且可以将接地电压GND施加到剩余字线。
在沟道预充电步骤CH PRE STEP之后，可以执行下一编程循环的编程电压施加 步骤PGM STEP。
在T5到T6，可以使被施加到选定字线Sel WL和第一未选字线组GR1_Unsel WL 的字线电压VWL放电。可以使被施加到源极选择线Sel SSL和Unsel SSL的控制电 压Vctrl放电。可以使被施加到多条位线BL的预充电电压Vpre放电。
在T6到T7，可以将编程通过电压Vpass′施加到选定字线Sel WL，此后，可以 施加编程电压Vpgm。可以将编程通过电压Vpass′施加到未选字线GR1_Unsel WL和 GR2_UnselWL。
也就是说，选定字线Sel WL的电位可以与未选字线GR1_Unsel WL和GR2_Unsel WL一起升高到编程通过电压Vpass′，并且然后升高到编程电压Vpgm。因此，可以 缓解由于字线之间的电容引起的耦合现象。
根据对连接到每条位线的存储器单元的编程是否完成，可以将编程禁止电压Vinh或编程允许电压GND施加到多条位线BL。可以将编程禁止电压Vinh施加到与连接 到选定字线Sel WL的选定存储器单元中的编程禁止单元连接的位线。编程禁止单元 可以是编程完成达到目标状态的存储器单元或不需要被编程的存储器单元。
可以将编程允许电压GND施加到与选定存储器单元中的编程允许单元连接的位线。编程允许单元可以是要被编程的存储器单元中的编程未完成至目标状态的存储器 单元。
图14A是详细描述图13的通过位线进行沟道预充电操作的图。
参照图14A，将详细描述参照图13的时段T4至T5描述的沟道预充电操作。
存储器块可以包括第一子块至第四子块。存储器块中所包括的子块的数量不限于本实施方式。
当对第一子块至第四子块中的第一子块执行编程操作时，连接到第一子块的漏极选择线可以是选定漏极选择线Sel DSL。连接到第二子块的漏极选择线可以是第一未 选漏极选择线Unsel DSL1。连接到第三子块的漏极选择线可以是第二未选漏极选择 线UnselDSL2。连接到第四子块的漏极选择线可以是第三未选漏极选择线Unsel DSL3。
在时段T4至T5期间，控制电压Vctrl可以被施加到所有漏极选择线。控制电压Vctrl可以是用于导通漏极选择晶体管以将被施加到位线BL的预充电电压传输到存 储器块的沟道区的电压。因此，连接到漏极选择线的所有漏极选择晶体管可以导通， 并且被施加到位线BL的预充电电压可以传输到包括存储器单元串的存储器块的沟道 区。
图14B是描述图14A的沟道预充电操作的一个实施方式的图。
参照图14B，在沟道预充电操作期间，控制电压Vctrl可以在不同的时间点被施 加到漏极选择线。
例如，控制电压Vctrl可以在时间点T4被施加到选定漏极选择线Sel DSL。控制 电压Vctrl可以在时间点Ta被施加到第一未选漏极选择线Unsel DSL1。控制电压Vctrl 可以在时间点Tb被施加到第二未选漏极选择线Unsel DSL2。控制电压Vctrl可以在 时间点Tc被施加到第三未选漏极选择线Unsel DSL3。
在图14A的情况下，控制电压Vctrl可以同时被施加到所有漏极选择线，并且可 以对存储器块中所包括的所有存储器单元串的沟道区同时进行预充电。如上所述，当 对所有存储器单元串的沟道区同时进行预充电时，可能瞬时出现峰值电流。峰值电流 可能损坏存储器装置的内部电路，并且引起对存储器单元的干扰和电源的不稳定。
随着存储器块中所包括的子块的数量增加，可以加强峰值电流。具体地说，随着存储器块中的存储器单元串的数量由于存储器装置的叠层的增加而增加，存储器块的 沟道区的电容可能增加。当存储器块的沟道区的电容增加时，如果对所有存储器单元 串的沟道区同时预充电，会造成电源电流Icc的不稳定。
参照图14B，在沟道预充电操作期间，控制电压Vctrl可以不同时被施加到所有 漏极选择线，而是可以在不同的时间点被施加到各条漏极选择线。因此，由于利用时 间差对存储器单元串的沟道区进行预充电，所以可以防止峰值电流的出现，并且可以 稳定电源电流Icc。
图14C是描述图14A的沟道预充电操作的另一实施方式的图。
参照图14C，可以将漏极选择线划分为多个漏极选择线组，并且在沟道预充电操作期间，控制电压Vctrl可以针对各个漏极选择线组在不同时间点被施加。
第一漏极选择线组GR1_DSL可以包括选定漏极选择线Sel DSL和第一未选漏极 选择线Unsel DSL1。第二漏极选择线组GR2_DSL可以包括第二未选漏极选择线Unsel DSL2和第三未选漏极选择线Unsel DSL3。漏极选择线组的数量和每个漏极选择线组 中所包括的漏极选择线的数量不限于本实施方式。
控制电压Vctrl可以在时间点T4被施加到第一漏极选择线组GR1_DSL。控制电 压Vctrl可以在时间点Td被施加到第二漏极选择线组GR2_DSL。
与图14B相比，通过将漏极选择线映射到组单元来执行沟道预充电操作。因此， 可以简化对沟道预充电操作的控制。
图15是描述根据本公开的一个实施方式的图2的存储器装置的结构和操作的图。
参照图15，存储器装置可以包括存储器单元阵列410、地址解码器420、电压发 生器430、读写电路440和编程操作控制器450。
存储器单元阵列410、地址解码器420、电压发生器430和读写电路440可以分 别与参照图2描述的存储器单元阵列110、地址解码器121、电压发生器122和读写 电路123相同地进行配置和操作。因此，在图15中，将重点描述编程操作控制器450 的操作。
编程操作控制器450可以被包括在参照图2描述的控制逻辑130中。
参照图15，编程操作控制器450可以包括沟道预充电控制器451、字线控制信号 发生器452、选择线控制信号发生器453、页缓冲器控制信号发生器454和源极线控 制器455。
沟道预充电控制器451可以根据从控制存储器装置的存储器控制器输入的编程命令来控制外围电路执行沟道预充电步骤。
具体来说，沟道预充电控制器451可以向电压发生器430提供用于产生在沟道预充电步骤中使用的各种电平的电压的操作信号OPSIG。电压发生器430可以响应于 操作信号OPSIG产生在沟道预充电步骤中使用的沟道预充电相关电压Vop，并且将 沟道预充电相关电压Vop提供给地址解码器420。
在一个实施方式中，沟道预充电控制器451可以产生第一预充电控制信号CNT1，以控制被施加到连接至存储器单元阵列410的行线RL和位线BL的沟道预充电相关 电压Vop的施加定时。沟道预充电控制器451可以将产生的第一预充电控制信号 CNT1提供给字线控制信号发生器452、选择线控制信号发生器453和页缓冲器控制 信号发生器454。
响应于第一预充电控制信号CNT1，字线控制信号发生器452和选择线控制信号 发生器453可以向地址解码器提供字线控制信号WLSIG和选择线控制信号SLSIG。 地址解码器420可以在由字线控制信号WLSIG和选择线控制信号SLSIG确定的定时 向存储器单元阵列410提供由电压发生器430产生的沟道预充电相关电压Vop。
响应于第一预充电控制信号CNT1，页缓冲器控制信号发生器454可以向读写电 路440提供用于控制读写电路440的页缓冲器控制信号PBSIGNAL。响应于页缓冲 器控制信号PBSIGNAL，读写电路440可以向连接到存储器单元阵列410的位线BL 提供电压。
在一个实施方式中，沟道预充电控制器451可以产生第二预充电控制信号CNT2，以控制在沟道预充电步骤中将预充电电压施加到公共源极线的定时，并且将产生的第 二预充电控制信号CNT2提供给源极线控制器455。
响应于第二预充电控制信号CNT2，源极线控制器455可以向存储器单元阵列410提供公共源极线控制信号CSLSIG，使得预充电电压被施加到存储器单元阵列410的 公共源极线。
虽然已经参照本公开的某些实施方式示出和描述了本公开，但是本领域技术人员应当理解，在不脱离由所附权利要求及其等同物限定的本公开的精神和范围的情况下， 可以在形式和细节上进行各种改变。因此，本公开的范围不应限于上述实施方式，而 是应不仅由所附权利要求确定，还由其等同物确定。
在上述实施方式中，可以选择性地执行所有步骤，或者可以省略部分步骤。在每个实施方式中，这些步骤不必按照所描述的顺序执行并且可以重新排序。本说明书和 附图中公开的实施方式仅是用于帮助理解本公开的示例，而本公开不限于此。也就是 说，对于本领域的技术人员来说，显然可以基于本公开的技术范围进行各种修改。
此外，已经在附图和说明书中描述了本公开的实施方式。尽管这里使用了特定的术语，但是这些术语仅用于描述本公开的实施方式。因此，本公开不限于上述实施方 式，并且在本公开的精神和范围内，可以进行许多变化。对于本领域技术人员来说， 除了在此公开的实施方式之外，显然可以基于本公开的技术范围进行各种修改。
相关申请的交叉引用
本申请要求2019年11月21日提交的韩国专利申请No.10-2019-0150808的优先权，其全部内容通过引用结合于此。

Claims (18)

1.一种操作存储器装置的方法，所述存储器装置包括存储器块，所述存储器块包括第一子块和第二子块，所述第一子块连接到第一漏极选择线和第一源极选择线，所述第二子块连接到第二漏极选择线和第二源极选择线，并且所述第一子块和所述第二子块中的每一个连接到多条位线、多条字线和公共源极线，该方法包括以下步骤：
使被施加到所述多条字线中的选定字线的验证电压放电；以及
通过所述公共源极线对所述存储器块的沟道区进行预充电，
其中，所述预充电的步骤包括以下步骤：在不同的时间点将控制电压施加到所述第一源极选择线和所述第二源极选择线。
2.根据权利要求1所述的方法，其中，所述预充电的步骤还包括以下步骤：
将字线电压施加到所述多条字线中的一条或更多条字线；以及
在将所述字线电压施加到所述一条或更多条字线的情况下，将预充电电压施加到所述公共源极线。
3.根据权利要求2所述的方法，其中，施加所述字线电压的步骤包括以下步骤：
将所述字线电压施加到所述选定字线和第一未选字线组；以及
在将所述字线电压施加到所述选定字线和所述第一未选字线组的情况下，将接地电压施加到第二未选字线组，
其中，所述第一未选字线组包括所述多条字线当中的位于所述选定字线与所述第一漏极选择线或所述第二漏极选择线之间的未选字线，并且
其中，所述第二未选字线组包括所述多条字线当中的位于所述选定字线与所述第一源极选择线或所述第二源极选择线之间的未选字线。
4.根据权利要求2所述的方法，其中，施加所述字线电压的步骤包括以下步骤：
将所述字线电压施加到所述选定字线和第一未选字线组；以及
在将所述字线电压施加到所述选定字线和所述第一未选字线组的情况下，将接地电压施加到第二未选字线组，
其中，所述第一未选字线组包括所述多条字线当中的执行了编程操作的未选字线，并且
其中，所述第二未选字线组包括所述多条字线当中的将要执行编程操作的未选字线。
5.根据权利要求1所述的方法，
其中，所述存储器块还包括第三子块和第四子块，并且
其中，所述预充电的步骤包括以下步骤：
在第一时间点将所述控制电压施加到所述第一源极选择线和对应于所述第三子块的第三源极选择线；以及
在第二时间点将所述控制电压施加到所述第二源极选择线和对应于所述第四子块的第四源极选择线。
6.根据权利要求1所述的方法，其中，所述控制电压是这样的电压：该电压用于导通连接到所述第一源极选择线和所述第二源极选择线中的任一条的源极选择晶体管，以将通过所述公共源极线施加的预充电电压传输到所述存储器块的沟道区。
7.根据权利要求1所述的方法，
其中，所述第一子块包括：
第一漏极选择晶体管，所述第一漏极选择晶体管连接到所述多条位线，并且由所述第一漏极选择线控制；
第一单元串，所述第一单元串连接到所述第一漏极选择晶体管，并且由所述多条字线控制；以及
第一源极选择晶体管，所述第一源极选择晶体管连接在所述第一单元串与所述公共源极线之间，并且由所述第一源极选择线控制；
其中，所述第二子块包括：
第二漏极选择晶体管，所述第二漏极选择晶体管连接到所述多条位线，并且由所述第二漏极选择线控制；
第二单元串，所述第二单元串连接到所述第二漏极选择晶体管，并且由所述多条字线控制；以及
第二源极选择晶体管，所述第二源极选择晶体管连接在所述第二单元串与所述公共源极线之间，并且由所述第二源极选择线控制。
8.一种操作存储器装置的方法，所述存储器装置包括存储器块，所述存储器块包括第一子块和第二子块，所述第一子块连接到第一漏极选择线和第一源极选择线，所述第二子块连接到第二漏极选择线和第二源极选择线，并且所述第一子块和所述第二子块中的每一个连接到多条位线、多条字线和公共源极线，该方法包括以下步骤：
使被施加到所述多条字线中的选定字线的验证电压放电；以及
通过所述多条位线对所述存储器块的沟道区进行预充电，
其中，所述预充电的步骤包括以下步骤：在不同的时间点将控制电压施加到所述第一漏极选择线和所述第二漏极选择线。
9.根据权利要求8所述的方法，其中，所述预充电的步骤还包括以下步骤：
将字线电压施加到所述多条字线中的一条或更多条字线；以及
在将所述字线电压施加到所述一条或更多条字线的情况下，将预充电电压施加到所述多条位线。
10.根据权利要求9所述的方法，其中，施加所述字线电压的步骤包括以下步骤：
将所述字线电压施加到所述选定字线和第一未选字线组；以及
在将所述字线电压施加到所述选定字线和所述第一未选字线组的情况下，将接地电压施加到第二未选字线组，
其中，所述第一未选字线组包括所述多条字线当中的位于所述选定字线与所述第一源极选择线或所述第二源极选择线之间的未选字线，并且
其中，所述第二未选字线组包括所述多条字线当中的位于所述选定字线与所述第一漏极选择线或所述第二漏极选择线之间的未选字线。
11.根据权利要求9所述的方法，其中，施加所述字线电压的步骤包括以下步骤：
将所述字线电压施加到所述选定字线和第一未选字线组；以及
在将所述字线电压施加到所述选定字线和所述第一未选字线组的情况下，将接地电压施加到第二未选字线组，
其中，所述第一未选字线组包括所述多条字线当中的执行了编程操作的未选字线，并且
其中，所述第二未选字线组包括所述多条字线当中的将要执行编程操作的未选字线。
12.根据权利要求8所述的方法，
其中，所述存储器块还包括第三子块和第四子块，并且
其中，所述预充电的步骤包括以下步骤：
在第一时间点将所述控制电压施加到所述第一漏极选择线和对应于所述第三子块的第三漏极选择线；以及
在第二时间点将所述控制电压施加到所述第二漏极选择线和对应于所述第四子块的第四漏极选择线。
13.根据权利要求8所述的方法，其中，所述控制电压是这样的电压：该电压用于导通连接到所述第一源极选择线和所述第二源极选择线中的任一条的漏极选择晶体管，以将通过所述位线施加的预充电电压传输到所述存储器块的沟道区。
14.根据权利要求8所述的方法，
其中，所述第一子块包括：
第一漏极选择晶体管，所述第一漏极选择晶体管连接到所述多条位线，并且由所述第一漏极选择线控制；
第一单元串，所述第一单元串连接到所述第一漏极选择晶体管，并且由所述多条字线控制；以及
第一源极选择晶体管，所述第一源极选择晶体管连接在所述第一单元串与所述公共源极线之间，并且由所述第一源极选择线控制；
其中，所述第二子块包括：
第二漏极选择晶体管，所述第二漏极选择晶体管连接到所述多条位线，并且由所述第二漏极选择线控制；
第二单元串，所述第二单元串连接到所述第二漏极选择晶体管，并且由所述多条字线控制；以及
第二源极选择晶体管，所述第二源极选择晶体管连接在所述第二单元串与所述公共源极线之间，并且由所述第二源极选择线控制。
15.一种存储器装置，该存储器装置包括：
存储器块，所述存储器块包括连接到第一漏极选择线和第一源极选择线的第一子块，以及连接到第二漏极选择线和第二源极选择线的第二子块，并且所述第一子块和所述第二子块中的每一个连接到多条位线、多条字线和公共源极线；
外围电路，所述外围电路被配置为执行编程循环，该编程循环包括将编程电压施加到所述多条字线中的选定字线的编程电压施加步骤、验证连接到所述选定字线的存储器单元的编程状态的验证步骤、以及对所述存储器块的沟道区进行预充电的步骤；以及
编程操作控制器，所述编程操作控制器被配置为在对所述沟道区进行预充电的步骤中，控制所述外围电路通过所述公共源极线或所述多条位线将预充电电压传输到所述沟道区，
其中，所述编程操作控制器控制所述外围电路在不同的时间点将控制电压施加到所述第一源极选择线和所述第二源极选择线，或者在不同的时间点将所述控制电压施加到所述第一漏极选择线和所述第二漏极选择线。
16.根据权利要求15所述的存储器装置，
其中，所述第一子块包括：
第一漏极选择晶体管，所述第一漏极选择晶体管连接到所述多条位线，并且由所述第一漏极选择线控制；
第一单元串，所述第一单元串连接到所述第一漏极选择晶体管，并且由所述多条字线控制；以及
第一源极选择晶体管，所述第一源极选择晶体管连接在所述第一单元串与所述公共源极线之间，并且由所述第一源极选择线控制；
其中，所述第二子块包括：
第二漏极选择晶体管，所述第二漏极选择晶体管连接到所述多条位线，并且由所述第二漏极选择线控制；
第二单元串，所述第二单元串连接到所述第二漏极选择晶体管，并且由所述多条字线控制；以及
第二源极选择晶体管，所述第二源极选择晶体管连接在所述第二单元串与所述公共源极线之间，并且由所述第二源极选择线控制。
17.根据权利要求16所述的存储器装置，其中，所述控制电压是这样的电压：该电压用于导通所述第一漏极选择晶体管和所述第二漏极选择晶体管或者所述第一源极选择晶体管和所述第二源极选择晶体管，以将所述预充电电压传输到所述沟道区。
18.根据权利要求15所述的存储器装置，
其中，所述存储器块还包括连接到第三漏极选择线和第三源极选择线的第三子块，以及连接到第四漏极选择线和第四源极选择线的第四子块，并且
其中，在对所述沟道区进行预充电的步骤中，所述编程操作控制器控制所述外围电路：
在第一时间点将所述控制电压施加到所述第一漏极选择线和所述第三漏极选择线，并且
在第二时间点将所述控制电压施加到所述第二漏极选择线和所述第四漏极选择线，或者
在第三时间点将所述控制电压施加到所述第一源极选择线和所述第三源极选择线，并且
在第四时间点将所述控制电压施加到所述第二源极选择线和所述第四源极选择线。
CN202010550190.XA 2019-11-21 2020-06-16 存储器装置及其操作方法 Active CN112825252B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190150808A KR20210062502A (ko) 2019-11-21 2019-11-21 메모리 장치 및 그 동작 방법
KR10-2019-0150808 2019-11-21

Publications (2)

Publication Number Publication Date
CN112825252A true CN112825252A (zh) 2021-05-21
CN112825252B CN112825252B (zh) 2024-01-26

Family

ID=75907872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010550190.XA Active CN112825252B (zh) 2019-11-21 2020-06-16 存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US11348641B2 (zh)
KR (1) KR20210062502A (zh)
CN (1) CN112825252B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220036467A (ko) * 2020-09-16 2022-03-23 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US11664075B2 (en) * 2021-08-30 2023-05-30 Sandisk Technologies Llc Sub-block programming mode with multi-tier block

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050105334A1 (en) * 2003-09-08 2005-05-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device, electronic card and electronic apparatus
US20100195406A1 (en) * 2009-02-02 2010-08-05 Young Soo Park Method of operating nonvolatile memory device
US20110019486A1 (en) * 2009-07-22 2011-01-27 Samsung Electronics Co., Ltd. Semiconductor memory device and programming method thereof
US20160240264A1 (en) * 2015-02-18 2016-08-18 Kabushiki Kaisha Toshiba Semiconductor memory device
CN107393592A (zh) * 2016-05-17 2017-11-24 爱思开海力士有限公司 半导体存储器件及其操作方法
CN107871520A (zh) * 2016-09-26 2018-04-03 桑迪士克科技有限责任公司 3d存储器的自适应操作
CN108511023A (zh) * 2017-02-28 2018-09-07 爱思开海力士有限公司 半导体存储器装置及其操作方法
US20180373605A1 (en) * 2017-06-23 2018-12-27 SK Hynix Inc. Memory system and method of operating the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101463584B1 (ko) 2008-07-30 2014-11-19 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 프로그램 방법
KR102598735B1 (ko) 2018-05-18 2023-11-07 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050105334A1 (en) * 2003-09-08 2005-05-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device, electronic card and electronic apparatus
US20100195406A1 (en) * 2009-02-02 2010-08-05 Young Soo Park Method of operating nonvolatile memory device
US20110019486A1 (en) * 2009-07-22 2011-01-27 Samsung Electronics Co., Ltd. Semiconductor memory device and programming method thereof
US20160240264A1 (en) * 2015-02-18 2016-08-18 Kabushiki Kaisha Toshiba Semiconductor memory device
CN107393592A (zh) * 2016-05-17 2017-11-24 爱思开海力士有限公司 半导体存储器件及其操作方法
CN107871520A (zh) * 2016-09-26 2018-04-03 桑迪士克科技有限责任公司 3d存储器的自适应操作
CN108511023A (zh) * 2017-02-28 2018-09-07 爱思开海力士有限公司 半导体存储器装置及其操作方法
US20180373605A1 (en) * 2017-06-23 2018-12-27 SK Hynix Inc. Memory system and method of operating the same

Also Published As

Publication number Publication date
KR20210062502A (ko) 2021-05-31
US11348641B2 (en) 2022-05-31
CN112825252B (zh) 2024-01-26
US20210158871A1 (en) 2021-05-27

Similar Documents

Publication Publication Date Title
KR20190131898A (ko) 메모리 장치 및 그 동작 방법
US20220076754A1 (en) Memory device and method of operating the same
CN112397126B (zh) 存储器设备及操作存储器设备方法
CN112885394B (zh) 存储器装置和操作该存储器装置的方法
CN113808651A (zh) 存储器装置及其控制方法
CN112825252B (zh) 存储器装置及其操作方法
US11335406B2 (en) Memory device for performing program verify operation and method of operating the same
US11152070B2 (en) Memory device including page buffer and method of operating the memory device
CN112530496B (zh) 存储器设备及其操作方法
CN113724752A (zh) 存储器装置及其操作方法
KR20220093912A (ko) 메모리 장치 및 그 동작 방법
US11894057B2 (en) Memory device performing program operation and method of operating the same
CN115620787A (zh) 用于执行编程操作的存储器装置及其操作方法
CN114067864A (zh) 存储器装置及其操作方法以及页缓冲器
CN114078532A (zh) 半导体存储器装置及其操作方法
CN112908371A (zh) 存储器装置和操作该存储器装置的方法
KR20200118711A (ko) 메모리 장치 및 그 동작 방법
US11615847B2 (en) Memory device and operating method of the memory device
US11646089B2 (en) Memory device for performing verify operation and operating method thereof
US11875863B2 (en) Memory device configured to apply first and second pass voltages to unselected word lines based on an operating voltage
KR20220023263A (ko) 메모리 장치 및 그 동작 방법
CN113971978A (zh) 页缓冲器及其操作方法以及电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant