CN112825004B - 低压差稳压器以及调节低压差稳压器的方法 - Google Patents

低压差稳压器以及调节低压差稳压器的方法 Download PDF

Info

Publication number
CN112825004B
CN112825004B CN202011239801.5A CN202011239801A CN112825004B CN 112825004 B CN112825004 B CN 112825004B CN 202011239801 A CN202011239801 A CN 202011239801A CN 112825004 B CN112825004 B CN 112825004B
Authority
CN
China
Prior art keywords
node
voltage
switch
low dropout
ldo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011239801.5A
Other languages
English (en)
Other versions
CN112825004A (zh
Inventor
金正雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN112825004A publication Critical patent/CN112825004A/zh
Application granted granted Critical
Publication of CN112825004B publication Critical patent/CN112825004B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明提供一种调节低压差(LDO)稳压器的方法。方法包含：通过从低压差稳压器的输出节点接收反馈来产生反馈电压；通过接收反馈电压和参考电压来产生用以驱动传输元件的控制信号；通过检测电路来检测第一节点的电压且根据检测结果来控制第一开关的切换操作。当低压差稳压器在主动模式下操作时，第一开关接通以使第一节点与传输元件的控制端连接，且当低压差稳压器在待机模式下操作时，第一开关断开以使第一节点与传输元件的控制端断开连接。还提供一种低压差(LDO)稳压器。

Description

低压差稳压器以及调节低压差稳压器的方法
技术领域
本发明是涉及一种电压稳压器，尤其涉及一种具有唤醒时间改善的晶载主动低压差(Low drop out；LDO)稳压器以及调节低压差稳压器的方法。
背景技术
当今，在传统DRAM和NAND存储器装置中通常采用晶载(on-chip)LDO稳压器。基于存储器装置中的负载状态，LDO稳压器具有主动模式和待机模式。在从待机模式到主动模式的模式转变期间，LDO稳压器往往会遭遇较长的唤醒时间。这是由于与LDO稳压器中的反馈回路中的较大补偿电容相关联的高RC时间常数导致唤醒期间的回路响应的速度变慢。另一方面，如果在LDO稳压器稳定到恒定值之前负载电流耗尽(draw)，那么LDO稳压器的输出节点处的电压进一步下降，这导致存储器装置中的数据传输的误差。
随着对解决从待机模式到主动模式的模式转变期间的较长唤醒时间的要求，研发出一种用于本领域中特定应用的具有改善的唤醒响应的LDO稳压器可说是备受期待。
发明内容
本公开的低压差(LDO)稳压器包含传输元件、反馈电路、误差放大器、补偿电容器以及检测电路。传输元件连接在电源电压与LDO稳压器的输出节点之间。反馈电路配置成从输出节点接收反馈且产生反馈电压。误差放大器配置成接收反馈电压和参考电压以产生用以驱动传输元件的控制信号。补偿电容器包含第一端和第二端，其中第一端耦接到第一节点且第二端耦接到LDO稳压器的输出节点。检测电路配置成检测所述第一节点的电压且根据检测结果来控制第一开关。当LDO稳压器在主动模式下操作时，第一开关接通以使第一节点与传输元件的控制端连接，且当LDO稳压器在待机模式下操作时，第一开关断开以使第一节点与传输元件的控制端断开连接。
提供一种调节低压差(LDO)稳压器的方法。方法包含：通过从LDO稳压器的输出节点接收反馈来产生反馈电压；通过接收反馈电压和参考电压来产生用以驱动传输元件的控制信号；通过检测电路来检测第一节点的电压且根据检测结果来控制第一开关的切换操作。当LDO稳压器在主动模式下操作时，第一开关接通以使第一节点与传输元件的控制端连接，且当LDO稳压器在待机模式下操作时，第一开关断开以使第一节点与传输元件的控制端断开连接。
基于上文，在本公开的实施例中，当所述LDO稳压器在主动模式下操作时，第一开关接通以使第一节点与传输元件连接，且当LDO稳压器在待机模式下操作时，第一开关断开以使第一节点与传输元件断开连接。因此，误差放大器的输出的放电时间因电荷共享而改善，进而改善LDO稳压器的唤醒响应且减小LDO稳压器的电压降/下冲电压。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是本发明一实施例的LDO稳压器的电路图；
图2A是本发明一实施例的使能脉冲产生器的电路图；
图2B是本发明一实施例的使能脉冲产生器的操作波形；
图3是本发明一实施例的LDO稳压器的操作波形；
图4是本发明一实施例的调节LDO稳压器的方法。
具体实施方式
应理解，在不脱离本发明的范围的情况下，可利用其它实施例，且可作出结构性改变。同样，应理解，本文中所使用的措词和术语是出于描述的目的且不应视为是限制性的。“包含”、“包括”或“具有”及其在本文中的变体的使用意在涵盖其后列出的项目和其等效物以及额外项目。除非另有限制，否则术语“连接(connected)”、“耦接(coupled)”以及“安装(mounted)”及其在本文中的变体是广义上使用的并且涵盖直接和间接连接、耦合以及安装。
图1是依照本发明的一实施例的LDO稳压器的电路图。参看图1，LDO稳压器100包含传输元件110、反馈电路120、误差放大器130、补偿电容器Cc 140、输出电容器CL 150、负载电阻器RL 160、寄生电容器Cpar 170、检测电路180、驱动器电路190、第一开关191以及第二开关192。
传输元件110为包含源极端、漏极端以及控制端的PMOS晶体管。源极端耦接到电源电压VEXT。漏极端耦接到LDO稳压器100的输出节点VINT。传输元件110的控制端耦接到误差放大器130的输出节点。传输元件110也定义为传输晶体管Pass Tr。
反馈电路120配置成从LDO稳压器100的输出节点VINT接收反馈。反馈电路120包含第一反馈电阻器RFB1和第二反馈电阻器RFB2。第一反馈电阻器RFB1耦接于LDO稳压器100的输出节点VINT与第二反馈电阻器RFB2之间。类似地，第二反馈电阻器RFB2耦接于第一反馈电阻器RFB1与接地电位VSS之间。反馈电路120基于在LDO稳压器100的输出节点VINT处的电压来产生送到误差放大器130的反馈电压VFB。
误差放大器130配置成接收反馈电压VFB和参考电压VREF以产生用以驱动传输元件110的控制信号。误差放大器130为具有两个输入端和一个输出端的运算放大器。换句话说，具有反相端和非反相端以及输出端。误差放大器130接收非反相端处的反馈电压VFB和反相端处的参考电压VREF。参考电压VREF为预定电压且由用户定义。
补偿电容器Cc 140包含第一端和第二端。第一端耦接到第一节点VCC且第二端耦接到LDO稳压器100的输出节点VINT。补偿电容器Cc 140也定义为用于电压稳压器中的频率补偿的米勒(Miller)电容。补偿电容器/米勒电容Cc 140在本领域中是众所周知的，因此省略描述。
输出电容器CL 150耦接于LDO稳压器的输出节点VINT与接地电位VSS之间。输出电容器150也定义为负载电容器CL。
类似地，负载电阻器RL 160耦接于LDO稳压器的输出节点VINT与接地电位VSS之间。
寄生电容器Cpar 170耦接于传输元件110的控制端与接地电位VSS之间。
检测电路180配置成检测第一节点VCC处的电压和驱动器电路190处的电压且根据检测结果来控制第一开关191。
检测电路180包含晶体管M51、晶体管M52、晶体管M53、检测电阻器RDETECT以及反相器INV1。晶体管M51和晶体管M52为PMOS晶体管。晶体管M53为NMOS晶体管。
晶体管M51、晶体管M52以及晶体管M53包含源极端、漏极端以及控制端。晶体管M51的源极端和晶体管M52的源极端耦接到电源电压VEXT，且晶体管M51的漏极端与晶体管M52的漏极端彼此连接。晶体管M51的控制端和晶体管M53的控制端耦接到使能信号Enb_TD。
检测电阻器RDETECT耦接于反相器INV1的输入端与晶体管M53的漏极端之间。晶体管M53的源极端耦接到接地电位VSS。反相器INV1的输出端耦接到驱动器电路190。
在一些实施例中，使用N型晶体管来代替检测电阻器RDETECT。
驱动器电路190配置成对第一节点VCC进行充电和放电。驱动器电路190包含晶体管M61、晶体管M62、晶体管M63以及电阻器RBLEED。晶体管M61、晶体管M62以及晶体管M63包含源极端、漏极端以及控制端。晶体管M61和晶体管M62为PMOS晶体管。晶体管M63为NMOS晶体管。
晶体管M61为二极管连接式PMOS。详细地说，晶体管M61的控制端耦接到晶体管M61的漏极端。晶体管M61的源极端耦接到电源电压VEXT。
晶体管M62的源极端耦接到晶体管M61的漏极端，且晶体管M62的漏极端耦接到电阻器RBLEED的一端。晶体管M62的控制端受使能信号EN控制。电阻器RBLEED的另一端耦接到晶体管M63的漏极端，且晶体管M63的源极端耦接到接地电位VSS。晶体管M63的控制端耦接到检测电路180的反相器INV1的输出端。
在一些实施例中，使用N型晶体管来代替电阻器RBLEED。
第二开关192耦接到第一节点VCC和晶体管M62的漏极端。第二开关192配置成在对第一节点VCC进行充电和放电期间连接第一节点VCC与驱动器电路190。
第一开关191耦接于第一节点VCC与误差放大器130的输出端之间。换句话说，第一开关191耦接于传输元件110的控制端与第一节点VCC之间。
检测电路180配置成检测补偿电容器Cc 140的第一端的电压和驱动器电路190，且控制第一开关191和第二开关192以在主动模式下使补偿电容器Cc 140连接到传输元件110的控制端且在待机模式下使补偿电容器Cc 140与传输元件110的控制端断开连接，以在不增大误差放大器130的尾电流IBIAS的情况下改善传输元件110的放电时间。
详细地说，当EN＝0时，第一节点VCC连接到驱动器电路190且在预定电压VEXT-∣Vthp∣下通过二极管连接式PMOS晶体管M61对第一节点VCC进行预充电。应指出，预定电压VEXT-∣Vthp∣与传输元件110处的电压相同。当EN＝1时，LDO稳压器100接通，随后第一节点VCC连接到传输元件110的控制端。在这一状况期间，发生电荷共享过程且传输元件110的控制端处的电压由于补偿电容器Cc 140大于寄生电容器Cpar 170而在短时间内降到预定电压VEXT-∣Vthp∣。通常，在LDO稳压器100中补偿电容器Cc 140大于寄生电容器Cpar 170。这使得传输元件110的放电时间减少Cc*|Vthp|/IBIAS。在EN＝0期间将第一节点VCC初始化到第一预定电压VEXT-∣Vthp∣以防止唤醒过程期间LDO稳压器100输出处的过冲。
图2A是依照本发明的一实施例的使能脉冲产生器的电路图。使能脉冲产生器200包含反相器210、脉冲产生器tD 220、反相器230、逻辑门240。
反相器210配置成接收使能信号EN且产生使能信号ENb。使能信号ENb的延迟由反相器的数目确定。在这一实施例中，使用反相器210来产生使能信号ENb。
脉冲产生器tD 220接收使能信号ENb且产生送到反相器230的输出。反相器230接收脉冲产生器tD 220的输出且产生送到逻辑门240的延迟信号。
逻辑门240为2输入与门(AND gate)。与门的一个输入为使能信号ENb且另一输入为来自反相器230的延迟信号且产生使能信号ENb_TD。
在一些实施例中，逻辑门240可为与门、或门(OR)、非门(NOT)、互斥或门(EXOR)、反互斥或门(EXNOR)、正反器等。因此本公开中的逻辑门240不限于此。
图2B示出根据本公开的示范性实施例的使能脉冲产生器的操作波形。参看图2A，当使能信号EN转到逻辑高“1”时，使能信号EN_b在时间t0处转到逻辑低“0”。应指出，使能信号EN与使能信号EN_b为反相信号。
当使能信号EN_b在时间t1处达到逻辑低“0”到逻辑高“1”时，使能信号ENb_TD从逻辑低“0”转到逻辑高“1”持续短时间tD。时间tD也定义为转变检测脉冲。应指出，使能信号EN、使能信号EN_b以及使能信号ENb_TD用于参看图1的检测电路180。
图3是依照本发明的一实施例的LDO稳压器的操作波形。图3中的相同元件具有与图1中的LDO稳压器100相同的附图标号。
参看图1和图2B，在从待机模式到主动模式的模式转变期间，使能信号EN从高转到低。在那之后，产生具有脉冲宽度tD的晶体管检测脉冲。转变检测脉冲tD为短脉冲，所述短脉冲用于用预定电压VEXT-∣Vthp∣初始化第一节点VCC。换句话说，使能信号ENb_TD在转变检测脉冲tD期间为高，检测电路180检测第一节点VCC处的电压。检测电路180将VCC的电压与预定电压VEXT-∣Vthp∣进行比较。如果第一节点VCC处的电压高于预定电压VEXT-∣Vthp∣，那么驱动器电路190驱动第一节点VCC以对第一节点VCC处的电压进行放电。相反，如果第一节点VCC处的电压低于预定电压VEXT-∣Vthp∣，那么驱动器电路190中的二极管连接式PMOSM61对第一节点VCC进行充电。
详细地说，在从待机模式到主动模式的模式转变期间，传输元件110处的电压在时间t0处开始从电源电压VEXT放电到预定电压VEXT-∣Vthp∣。在那之后，在时间t1中，传输元件110在时间△t处开始从第一预定电压VEXT-∣Vthp∣放电到Vb，其中△t为传输元件110的放电时间。应指出，在常规LDO中传输元件110从VEXT放电到Vb所用的时间411a比传输元件110从VEXT放电到Vb所用的时间411b高得多。因此LDO稳压器100的输出节点VINT处的下冲电压421b比常规LDO稳压器的下冲电压421a小得多。
通常，补偿电容器Cc 140大于寄生电容器170。传输元件110的转换速率(slewrate；SR)和放电时间(△t)计算为：
Figure BDA0002767986630000061
如果CC＞＞Cpar→ (1)
Figure BDA0002767986630000062
Figure BDA0002767986630000063
在使能信号EN从逻辑高转到逻辑低之后，产生转变检测脉冲tD。这时，在时间t2处将第一节点VCC充电到VEXT，随后检测器将第一节点VCC处的电压与预定电压VEXT-∣Vthp∣进行比较。如果在时间t3处检测到第一节点VCC高于预定电压VEXT-∣Vthp∣，那么驱动器电路190在时间t4处将第一节点VCC放电到VEXT-∣Vthp∣。相反，如果第一节点VCC低于预定电压VEXT-∣Vthp∣，那么二极管连接式PMOS M61对第一节点VCC进行充电。
基于上文，在待机模式期间，将补偿电容器Cc 140预充电到预定电压VEXT-∣Vthp∣，因此补偿电容器Cc 140开始从预定电压VEXT-∣Vthp∣放电到电压Vb(所述电压低于VEXT)，因而改善LDO稳压器100中的唤醒时间。
图4是依照本发明的一实施例的调节LDO稳压器的方法。调节LDO稳压器的方法包含：在步骤S401中通过从LDO稳压器的输出节点接收反馈来产生反馈电压。在步骤S402中，通过接收反馈电压和参考电压来产生用以驱动传输元件的控制信号。在步骤S403中，通过检测电路检测第一节点的电压且根据检测结果来控制第一开关的切换操作。在步骤S404中，当LDO稳压器在主动模式下操作时，第一开关接通以使第一节点与传输元件的控制端连接。在步骤S405中，当LDO稳压器在待机模式下操作时，第一开关断开以使第一节点与传输元件的控制端断开连接。
总结本公开中的实施例，在待机模式期间，将补偿电容器Cc预充电到预定电压VEXT-∣Vthp∣，因此补偿电容器Cc开始从预定电压VEXT-∣Vthp∣放电到电压Vb(所述电压低于电源电压VEXT)，因而改善LDO稳压器中的唤醒时间。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (14)

1.一种低压差稳压器，包括：
传输元件，连接在电源电压与所述低压差稳压器的输出节点之间；
反馈电路，配置成从所述输出节点接收反馈且产生反馈电压；
误差放大器，配置成接收所述反馈电压和参考电压以产生用以驱动所述传输元件的控制信号；
补偿电容器，包括第一端和第二端，其中所述第一端耦接到第一节点且所述第二端耦接到所述低压差稳压器的所述输出节点；以及
检测电路，配置成检测所述第一节点的电压且根据检测结果来控制第一开关，
其中当所述低压差稳压器在主动模式下操作时，所述第一开关接通以使所述第一节点与所述传输元件的控制端连接，且当所述低压差稳压器在待机模式下操作时，所述第一开关断开以使所述第一节点与所述传输元件的所述控制端断开连接。
2.根据权利要求1所述的低压差稳压器，还包括：
驱动器电路，配置成对所述第一节点进行充电和放电；以及
第二开关，配置成连接所述驱动器电路与所述第一节点。
3.根据权利要求1所述的低压差稳压器，其中所述第一开关耦接于所述第一节点与所述传输元件的所述控制端之间，当所述第一开关从接通变为断开时，产生转变检测脉冲以由驱动器电路用第一预定电压初始化所述第一节点。
4.根据权利要求3所述的低压差稳压器，其中当产生所述转变检测脉冲时，所述检测电路将所述第一节点的电压与所述第一预定电压进行比较。
5.根据权利要求4所述的低压差稳压器，其中当所述第一节点的所述电压高于所述第一预定电压时，所述驱动器电路对所述第一节点进行放电，当所述第一节点的所述电压低于所述第一预定电压时，所述驱动器电路对所述第一节点进行充电。
6.根据权利要求5所述的低压差稳压器，其中所述驱动器电路包括配置成在充电期间将所述第一节点充电到所述第一预定电压的二极管连接式PMOS。
7.根据权利要求6所述的低压差稳压器，其中将所述检测电路耦接到所述驱动器电路以检测所述二极管连接式PMOS的电压。
8.一种调节低压差稳压器的方法，包括：
通过从所述低压差稳压器的输出节点接收反馈来产生反馈电压；
通过接收所述反馈电压和参考电压来产生用以驱动传输元件的控制信号；以及
通过检测电路来检测第一节点的电压且根据检测结果来控制第一开关的切换操作，
其中当所述低压差稳压器在主动模式下操作时，所述第一开关接通以使所述第一节点与所述传输元件的控制端连接，且当所述低压差稳压器在待机模式下操作时，所述第一开关断开以使所述第一节点与所述传输元件的所述控制端断开连接。
9.根据权利要求8所述的调节低压差稳压器的方法，还包括：
对所述第一节点执行充电操作和放电操作。
10.根据权利要求8所述的调节低压差稳压器的方法，其中所述第一开关耦接于所述第一节点与所述传输元件的所述控制端之间，当所述第一开关从接通变为断开时，产生转变检测脉冲以由驱动器电路用第一预定电压初始化所述第一节点。
11.根据权利要求10所述的调节低压差稳压器的方法，其中当产生所述转变检测脉冲时，所述检测电路将所述第一节点的电压与所述第一预定电压进行比较。
12.根据权利要求11所述的调节低压差稳压器的方法，其中当所述第一节点的所述电压高于所述第一预定电压时，所述驱动器电路对所述第一节点进行放电，当所述第一节点的所述电压低于所述第一预定电压时，所述驱动器电路对所述第一节点进行充电。
13.根据权利要求12所述的调节低压差稳压器的方法，其中所述驱动器电路包括配置成在充电期间将所述第一节点充电到所述第一预定电压的二极管连接式PMOS。
14.根据权利要求13所述的调节低压差稳压器的方法，其中将所述检测电路耦接到所述驱动器电路以检测所述二极管连接式PMOS的电压。
CN202011239801.5A 2019-11-20 2020-11-09 低压差稳压器以及调节低压差稳压器的方法 Active CN112825004B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/690,074 2019-11-20
US16/690,074 US11086343B2 (en) 2019-11-20 2019-11-20 On-chip active LDO regulator with wake-up time improvement

Publications (2)

Publication Number Publication Date
CN112825004A CN112825004A (zh) 2021-05-21
CN112825004B true CN112825004B (zh) 2022-10-21

Family

ID=75907844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011239801.5A Active CN112825004B (zh) 2019-11-20 2020-11-09 低压差稳压器以及调节低压差稳压器的方法

Country Status (3)

Country Link
US (1) US11086343B2 (zh)
CN (1) CN112825004B (zh)
TW (1) TWI748663B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220010125A (ko) * 2020-07-17 2022-01-25 에스케이하이닉스 주식회사 증폭기 및 이를 포함하는 전압 생성 회로
US11480985B2 (en) * 2021-01-21 2022-10-25 Qualcomm Incorporated Low-power voltage regulator with fast transient response
US11656643B2 (en) * 2021-05-12 2023-05-23 Nxp Usa, Inc. Capless low dropout regulation
US11385666B1 (en) * 2021-06-04 2022-07-12 Cirrus Logic, Inc. Circuitry comprising a capacitor
US11936373B2 (en) * 2021-06-24 2024-03-19 Cirrus Logic Inc. Pre-conditioning a node of a circuit
CN114564063B (zh) * 2022-03-14 2023-11-10 长鑫存储技术有限公司 稳压器及其控制方法
TWI825726B (zh) * 2022-05-18 2023-12-11 瑞昱半導體股份有限公司 線性穩壓器與穩壓方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026703B1 (en) 2006-12-08 2011-09-27 Cypress Semiconductor Corporation Voltage regulator and method having reduced wakeup-time and increased power efficiency
CN101398694A (zh) * 2007-09-30 2009-04-01 Nxp股份有限公司 具有快速过电压响应的无电容低压差稳压器
US8258766B1 (en) 2008-01-22 2012-09-04 Marvell International Ltd. Power management system with digital low drop out regulator and DC/DC converter
WO2009133512A1 (en) 2008-04-30 2009-11-05 Nxp B.V. Power management
EP2256578A1 (fr) 2009-05-15 2010-12-01 STMicroelectronics (Grenoble 2) SAS Régulateur de tension à faible tension de dechet et faible courant de repos
WO2011026047A1 (en) 2009-08-28 2011-03-03 Green Plug High-and low-power power supply with standby power saving features
US8552703B2 (en) 2011-03-04 2013-10-08 Intersil Americas Inc. Method and apparatus for low standby current switching regulator
US8542059B2 (en) 2011-06-13 2013-09-24 Analog Devices, Inc. Ultra-low-power power supply system for an IC chip
US20130169246A1 (en) 2011-12-28 2013-07-04 Skymedi Corporation Linear voltage regulating circuit adaptable to a logic system
TWI489242B (zh) 2012-03-09 2015-06-21 Etron Technology Inc 快速響應的低壓差穩壓系統和低壓差穩壓系統的操作方法
US9146569B2 (en) 2013-03-13 2015-09-29 Macronix International Co., Ltd. Low drop out regulator and current trimming device
TWI506394B (zh) 2013-03-21 2015-11-01 Silicon Motion Inc 低壓差穩壓裝置及使用在低壓差穩壓裝置的方法
US9459642B2 (en) * 2013-07-15 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Low dropout regulator and related method
US9477246B2 (en) 2014-02-19 2016-10-25 Texas Instruments Incorporated Low dropout voltage regulator circuits
US9710002B2 (en) 2015-05-27 2017-07-18 Texas Instruments Incorporated Dynamic biasing circuits for low drop out (LDO) regulators
CN105549673B (zh) 2015-12-25 2017-01-25 上海华虹宏力半导体制造有限公司 双模切换式ldo电路
CN107102676A (zh) * 2016-02-22 2017-08-29 联发科技（新加坡）私人有限公司 低压差线性稳压器
US11398258B2 (en) 2018-04-30 2022-07-26 Invensas Llc Multi-die module with low power operation

Also Published As

Publication number Publication date
CN112825004A (zh) 2021-05-21
US20210149426A1 (en) 2021-05-20
TWI748663B (zh) 2021-12-01
TW202121098A (zh) 2021-06-01
US11086343B2 (en) 2021-08-10

Similar Documents

Publication Publication Date Title
CN112825004B (zh) 低压差稳压器以及调节低压差稳压器的方法
US7468624B2 (en) Step-down power supply
US20230393598A1 (en) Low-dropout regulator circuit
KR100818105B1 (ko) 내부 전압 발생 회로
KR102359756B1 (ko) 기준 전압 생성
US6084386A (en) Voltage generation circuit capable of supplying stable power supply voltage to load operating in response to timing signal
JPH04351791A (ja) 半導体メモリー装置のデータ入力バッファー
TWI672572B (zh) 電壓調節器
US20110235455A1 (en) Voltage regulators, amplifiers, memory devices and methods
CN115480606A (zh) 电压调节器和具有其的半导体存储器装置
US10958267B2 (en) Power-on clear circuit and semiconductor device
US6936998B2 (en) Power glitch free internal voltage generation circuit
US7859135B2 (en) Internal power supply circuit having a cascode current mirror circuit
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
US20140028276A1 (en) Internal voltage generator having immunity to ground bouncing
KR20040105976A (ko) 내부 전압 발생기
KR100889312B1 (ko) 반도체 소자의 문턱전압 검출부 및 검출방법, 이를 이용한내부전압 생성회로
US9503019B2 (en) Apparatuses and methods for providing oscillation signals
US11075626B2 (en) Power-on clear circuit and semiconductor device
US9455692B2 (en) Semiconductor device and semiconductor system including the same
US9335777B2 (en) Voltage generation circuits and semiconductor devices including the same
KR100825021B1 (ko) 내부전압 생성기
JP2007234206A (ja) 半導体記憶装置、電源検出器、半導体装置
CN113972637B (zh) 放电装置
KR101145315B1 (ko) 내부전압발생회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant