CN112800709B - 数模转换器建模方法及系统、数模转换器 - Google Patents
数模转换器建模方法及系统、数模转换器 Download PDFInfo
- Publication number
- CN112800709B CN112800709B CN202110380013.6A CN202110380013A CN112800709B CN 112800709 B CN112800709 B CN 112800709B CN 202110380013 A CN202110380013 A CN 202110380013A CN 112800709 B CN112800709 B CN 112800709B
- Authority
- CN
- China
- Prior art keywords
- digital
- analog converter
- model
- combining
- behavioral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/38—Circuit design at the mixed level of analogue and digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本公开提供一种数模转换器建模方法及系统、数模转换器，所述方法包括：建立基于行为级语言VerilogA的行为级模型；建立基于Spice的端口模型；将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型相结合，构建从数字信号输入到模拟信号输出的信号通路，获得数模转换器模型。本公开的数模转换器建模方法，设计了基于行为级语言VerilogA的行为级模型和基于Spice的端口模型相融合的模型架构，在保障数模转换器集成仿真需求和精度的同时，有效提升模型的仿真效率，增加了模型的可用性，增加了模型的可共享性，该数模转换器模型建模方法可有效支撑基于模型的IP共享。
Description
技术领域
本公开属于建模技术领域，具体涉及一种数模转换器建模方法及系统、数模转换器。
背景技术
数模转换器在目前信息、通信等电子设备中有着极为广泛的应用，可以满足数字化到模拟域的高效转化，数模转换器的模型主要用于在系统中集成时，实现数模转换器的功能和性能仿真。在当前的现有技术中，数模转换器的模型主要可以通过基于Spice的电路建模和基于端口行为的IBIS模型建模，不同的建模方法在建模过程和仿真应用中也不相同。
基于Spice电路建模形成的数模转换器模型可精确表征数模转换器的设计细节，但建模过程要求较高，且模型规模较大，在系统仿真中效率较低且一定程度会公开数模转换器的设计，在知识产权保护上有不足。基于端口行为的IBIS模型主要用于表征信号端口的电流电压行为，主要用于集成设计中互联部分的级联仿真，无法表征数模转换器的功能及性能，在系统功能评估中有不足。
发明内容
本公开旨在至少解决现有技术中存在的技术问题之一，提供一种数模转换器建模方法及系统、数模转换器。
本公开的一方面，提供一种数模转换器建模方法，所述方法包括：
建立基于行为级语言VerilogA的行为级模型；
建立基于Spice的端口模型；
将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型相结合，构建从数字信号输入到模拟信号输出的信号通路，获得数模转换器模型。
在一些实施方式中，所述建立基于行为级语言VerilogA的行为级模型，包括：
模型架构：结合数模转换器电路设计架构，建立行为级模型基础结构，在保留整体电路结构的同时，隐藏核心电路设计；
参数配置：结合整体数模转换器可配置性需求，设定模型可配置参数；
功能建模：结合数模转换器整体功能，通过行为级语言VerilogA完成数字信号到模拟信号的转换功能，并根据参数需求，完成信号行为模拟；
噪声模拟：结合数模转换器电路性能仿真和测试结果，通过所述行为级语言VerilogA完成噪声的引入，完成模拟信号性能模拟。
在一些实施方式中，所述建立基于Spice的端口模型，包括：
端口功能：结合数模转换器电路设计中输出端口部分功能，基于当前所选工艺基础晶体管，搭建端口Spice电路；
参数配置：结合整体数模转换器可配置型需求，设定输出端口可配置参数；
端口性能：结合数模转换器电路性能仿真和测试结果，调整所述基础晶体管参数，完成输出端口性能模拟。
在一些实施方式中，所述将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型相结合，构建从数字信号输入到模拟信号输出的信号通路，获得数模转换器模型，包括：
参数配置：结合所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型的参数配置，形成数模转换器模型参数配置需求；
模型组合：结合数模转换器整体功能，将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型结合，构建从数字信号输入到模拟信号输出的信号通路，获得所述数模转换器模型。
本公开的另一方面，提供一种数模转换器建模系统，所述系统包括：
第一建立模块，用于建立基于行为级语言VerilogA的行为级模型；
第二建立模块，用于建立基于Spice的端口模型；
结合模块，用于将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型相结合，构建从数字信号输入到模拟信号输出的信号通路，获得数模转换器模型。
在一些实施方式中，所述第一建立模块，用于建立基于行为级语言VerilogA的行为级模型，包括：
所述第一建立模块，具体用于：
模型架构：结合数模转换器电路设计架构，建立行为级模型基础结构，在保留整体电路结构的同时，隐藏核心电路设计；
参数配置：结合整体数模转换器可配置性需求，设定模型可配置参数；
功能建模：结合数模转换器整体功能，通过行为级语言VerilogA完成数字信号到模拟信号的转换功能，并根据参数需求，完成信号行为模拟；
噪声模拟：结合数模转换器电路性能仿真和测试结果，通过所述行为级语言VerilogA完成噪声的引入，完成模拟信号性能模拟。
在一些实施方式中，所述第二建立模块，用于建立基于Spice的端口模型，包括：
所述第二建立模块，具体用于：
端口功能：结合数模转换器电路设计中输出端口部分功能，基于当前所选工艺基础晶体管，搭建端口Spice电路；
参数配置：结合整体数模转换器可配置型需求，设定输出端口可配置参数；
端口性能：结合数模转换器电路性能仿真和测试结果，调整所述基础晶体管参数，完成输出端口性能模拟。
在一些实施方式中，所述结合模块，用于将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型相结合，构建从数字信号输入到模拟信号输出的信号通路，获得数模转换器模型，包括：
所述结合模块，具体用于：
参数配置：结合所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型的参数配置，形成数模转换器模型参数配置需求；
模型组合：结合数模转换器整体功能，将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型结合，构建从数字信号输入到模拟信号输出的信号通路，获得所述数模转换器模型。
本公开的另一方面，提供一种数模转换器，采用前文记载的所述的建模方法建成。
本公开的数模转换器建模方法及系统、数模转换器，设计了基于行为级语言VerilogA的行为级模型和基于Spice的端口模型相融合的模型架构，在保障数模转换器集成仿真需求和精度的同时，有效提升模型的仿真效率，增加了模型的可用性，增加了模型的可共享性，该数模转换器模型建模方法可有效支撑基于模型的IP共享。
附图说明
图1为本公开一实施例的数模转换器建模方法的流程图；
图2为本公开另一实施例的数模转换器的示意图；
图3为本公开另一实施例的数模转换器用于系统集成仿真的示意图；
图4为本公开另一实施例的数模转换器建模系统的结构示意图。
具体实施方式
为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开作进一步详细描述。
本实施例的一方面，如图1所示，涉及一种数模转换器建模方法S100，所述方法S100包括：
S110、建立基于行为级语言VerilogA的行为级模型。
具体地，在本步骤中，通过行为级语言VerilogA完成对于数模转换器的功能的建模，完成从数字信号到模拟信号的转换，实现模型与数模转换器电路设计的相关功能和性能一致。
S120、建立基于Spice的端口模型。
具体地，在本步骤中，可以通过所选的工艺PDK中的基础门电路完成数模转换器电路上输出的模拟端口性能表征，主要包括模拟端口上的电压、电流等，以得到与数模转换器电路端口相同的性能。
S130、将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型相结合，构建从数字信号输入到模拟信号输出的信号通路，获得数模转换器模型。
具体地，在本步骤中，将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型相结合，构建从数字信号输入到模拟信号输出的信号通路，获得数模转换器模型，如图2所示。
本实施例的数模转换器建模方法，设计了基于行为级语言VerilogA的行为级模型和基于Spice的端口模型相融合的模型架构，在保障数模转换器集成仿真需求和精度的同时，有效提升模型的仿真效率，增加了模型的可用性，增加了模型的可共享性，该数模转换器模型建模方法可有效支撑基于模型的IP共享。
在一些实施方式中，所述建立基于行为级语言VerilogA的行为级模型，包括：
模型架构：结合数模转换器电路设计架构，建立行为级模型基础结构，在保留整体电路结构的同时，隐藏核心电路设计；
参数配置：结合整体数模转换器可配置性需求，设定模型可配置参数；
功能建模：结合数模转换器整体功能，通过行为级语言VerilogA完成数字信号到模拟信号的转换功能，并根据参数需求，完成信号行为模拟；
噪声模拟：结合数模转换器电路性能仿真和测试结果，通过所述行为级语言VerilogA完成噪声的引入，完成模拟信号性能模拟。
需要说明的是，核心电路是指完成数模转换性能指标分析的架构电路，例如，该核心电路可以用于对输入的数字信号进行降噪、滤波等处理，也可以对数字信号的每个比特位的占比权重进行分析，从而可以确保得出的模拟信号可以准确反应出数字信号。
在一些实施方式中，所述建立基于Spice的端口模型，包括：
端口功能：结合数模转换器电路设计中输出端口部分功能，基于当前所选工艺基础晶体管，搭建端口Spice电路；
参数配置：结合整体数模转换器可配置型需求，设定输出端口可配置参数；
端口性能：结合数模转换器电路性能仿真和测试结果，调整所述基础晶体管参数，完成输出端口性能模拟。
在一些实施方式中，所述将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型相结合，构建从数字信号输入到模拟信号输出的信号通路，获得数模转换器模型，包括：
参数配置：结合所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型的参数配置，形成数模转换器模型参数配置需求；
模型组合：结合数模转换器整体功能，将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型结合，构建从数字信号输入到模拟信号输出的信号通路，获得所述数模转换器模型。
下文对本公开的数模转换器建模方法形成的数模转换器模型的应用进行说明。
如图3所示，本公开的数模转换器建模方法形成的数模转换器模型可用于系统集成仿真，完成系统集成功能评估。系统集成仿真包括A-输入控制，B-输出检测，C-数模转换器模型。
所述A-输入控制由信号源和理想的模数转换器组成，也可由具体的系统前端数字信号功能电路及模型来替换，主要是提供数字信号源。
所述B-输出检测由信号分析组成，主要完成模拟信号的相关性能分析，可以包括信号-失真噪声比（SNDR），有效位数（ENOB）等，也可由后续的模拟信号处理来替换，主要是完成模拟信号分析。
所述C-数模转换器模型就是利用本公开提供的建模方法完成数模转换器模型，可根据实际所需的相关要求完成模型参数配置。
本公开的另一方面，如图4所示，提供一种数模转换器建模系统100，该系统100可以适用于前文记载的数模转换器建模方法，相关内容可以参考前文记载，在此不作赘述。所述系统100包括：
第一建立模块110，用于建立基于行为级语言VerilogA的行为级模型。
第二建立模块120，用于建立基于Spice的端口模型。
结合模块130，用于将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型相结合，构建从数字信号输入到模拟信号输出的信号通路，获得数模转换器模型。
本实施例的数模转换器建模系统，设计了基于行为级语言VerilogA的行为级模型和基于Spice的端口模型相融合的模型架构，在保障数模转换器集成仿真需求和精度的同时，有效提升模型的仿真效率，增加了模型的可用性，增加了模型的可共享性，该数模转换器模型建模方法可有效支撑基于模型的IP共享。
在一些实施方式中，所述第一建立模块110，用于建立基于行为级语言VerilogA的行为级模型，包括：
所述第一建立模块110，具体用于：
模型架构：结合数模转换器电路设计架构，建立行为级模型基础结构，在保留整体电路结构的同时，隐藏核心电路设计；
参数配置：结合整体数模转换器可配置性需求，设定模型可配置参数；
功能建模：结合数模转换器整体功能，通过行为级语言VerilogA完成数字信号到模拟信号的转换功能，并根据参数需求，完成信号行为模拟；
噪声模拟：结合数模转换器电路性能仿真和测试结果，通过所述行为级语言VerilogA完成噪声的引入，完成模拟信号性能模拟。
在一些实施方式中，所述第二建立模块120，用于建立基于Spice的端口模型，包括：
所述第二建立模块，具体用于：
端口功能：结合数模转换器电路设计中输出端口部分功能，基于当前所选工艺基础晶体管，搭建端口Spice电路；
参数配置：结合整体数模转换器可配置型需求，设定输出端口可配置参数；
端口性能：结合数模转换器电路性能仿真和测试结果，调整所述基础晶体管参数，完成输出端口性能模拟。
在一些实施方式中，所述结合模块130，用于将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型相结合，构建从数字信号输入到模拟信号输出的信号通路，获得数模转换器模型，包括：
所述结合模块130，具体用于：
参数配置：结合所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型的参数配置，形成数模转换器模型参数配置需求；
模型组合：结合数模转换器整体功能，将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型结合，构建从数字信号输入到模拟信号输出的信号通路，获得所述数模转换器模型。
本公开的另一方面，提供一种数模转换器，采用前文记载的所述的建模方法建成。
本实施例的数模转换器，采用前文记载的建模方法建成，其设计了基于行为级语言VerilogA的行为级模型和基于Spice的端口模型相融合的模型架构，在保障数模转换器集成仿真需求和精度的同时，有效提升模型的仿真效率，增加了模型的可用性，增加了模型的可共享性，该数模转换器模型建模方法可有效支撑基于模型的IP共享。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。
Claims (7)
1.一种数模转换器建模方法，其特征在于，所述方法包括：
建立基于行为级语言VerilogA的行为级模型；
建立基于Spice的端口模型；
将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型相结合，构建从数字信号输入到模拟信号输出的信号通路，获得数模转换器模型；
所述建立基于Spice的端口模型，包括：
端口功能：结合数模转换器电路设计中输出端口部分功能，基于当前所选工艺基础晶体管，搭建端口Spice电路；
参数配置：结合整体数模转换器可配置型需求，设定输出端口可配置参数；
端口性能：结合数模转换器电路性能仿真和测试结果，调整所述工艺基础晶体管参数，完成输出端口性能模拟；
所述将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型相结合，包括：
参数配置：结合所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型的参数配置，形成数模转换器模型参数配置需求。
2.根据权利要求1所述的方法，其特征在于，所述建立基于行为级语言VerilogA的行为级模型，包括：
模型架构：结合数模转换器电路设计架构，建立行为级模型基础结构，在保留整体电路结构的同时，隐藏核心电路设计；
参数配置：结合整体数模转换器可配置性需求，设定模型可配置参数；
功能建模：结合数模转换器整体功能，通过行为级语言VerilogA完成数字信号到模拟信号的转换功能，并根据参数需求，完成信号行为模拟；
噪声模拟：结合数模转换器电路性能仿真和测试结果，通过所述行为级语言VerilogA完成噪声的引入，完成模拟信号性能模拟。
3.根据权利要求1所述的方法，其特征在于，所述将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型相结合，构建从数字信号输入到模拟信号输出的信号通路，获得数模转换器模型，还包括：
模型组合：结合数模转换器整体功能，将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型结合，构建从数字信号输入到模拟信号输出的信号通路，获得所述数模转换器模型。
4.一种数模转换器建模系统，其特征在于，所述系统包括：
第一建立模块，用于建立基于行为级语言VerilogA的行为级模型；
第二建立模块，用于建立基于Spice的端口模型；
结合模块，用于将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型相结合，构建从数字信号输入到模拟信号输出的信号通路，获得数模转换器模型；
所述第二建立模块，具体用于：
端口功能：结合数模转换器电路设计中输出端口部分功能，基于当前所选工艺基础晶体管，搭建端口Spice电路；
参数配置：结合整体数模转换器可配置型需求，设定输出端口可配置参数；
端口性能：结合数模转换器电路性能仿真和测试结果，调整所述基础晶体管参数，完成输出端口性能模拟；
所述结合模块，具体用于：
参数配置：结合所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型的参数配置，形成数模转换器模型参数配置需求。
5.根据权利要求4所述的系统，其特征在于，所述第一建立模块，用于建立基于行为级语言VerilogA的行为级模型，包括：
所述第一建立模块，具体用于：
模型架构：结合数模转换器电路设计架构，建立行为级模型基础结构，在保留整体电路结构的同时，隐藏核心电路设计；
参数配置：结合整体数模转换器可配置性需求，设定模型可配置参数；
功能建模：结合数模转换器整体功能，通过行为级语言VerilogA完成数字信号到模拟信号的转换功能，并根据参数需求，完成信号行为模拟；
噪声模拟：结合数模转换器电路性能仿真和测试结果，通过所述行为级语言VerilogA完成噪声的引入，完成模拟信号性能模拟。
6.根据权利要求4所述的系统，其特征在于，所述结合模块，用于将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型相结合，构建从数字信号输入到模拟信号输出的信号通路，获得数模转换器模型，包括：
所述结合模块，具体还用于：
模型组合：结合数模转换器整体功能，将所述基于行为级语言VerilogA的行为级模型和所述基于Spice的端口模型结合，构建从数字信号输入到模拟信号输出的信号通路，获得所述数模转换器模型。
7.一种数模转换器，其特征在于，采用权利要求1至3任一项所述的建模方法建成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110380013.6A CN112800709B (zh) | 2021-04-09 | 2021-04-09 | 数模转换器建模方法及系统、数模转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110380013.6A CN112800709B (zh) | 2021-04-09 | 2021-04-09 | 数模转换器建模方法及系统、数模转换器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112800709A CN112800709A (zh) | 2021-05-14 |
| CN112800709B true CN112800709B (zh) | 2021-07-02 |
Family
ID=75816662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110380013.6A Active CN112800709B (zh) | 2021-04-09 | 2021-04-09 | 数模转换器建模方法及系统、数模转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112800709B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101543412A (zh) * | 2008-03-26 | 2009-09-30 | 深圳迈瑞生物医疗电子股份有限公司 | 基于二维超声成像装置的图形坐标分量计算方法及装置 |
| CN101933234A (zh) * | 2008-02-06 | 2010-12-29 | 高通股份有限公司 | 自适应高阶数/模转换 |
| CN104485958A (zh) * | 2014-11-07 | 2015-04-01 | 绵阳市维博电子有限责任公司 | 一种模数转换器输出信号处理系统及方法 |
| CN106096177A (zh) * | 2016-06-23 | 2016-11-09 | 中国电子科技集团公司第五十八研究所 | 一种基于传统eda工具的多芯片联合仿真方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7098832B1 (en) * | 2003-05-13 | 2006-08-29 | Opris Ion E | Image processing method and analog front end circuit |
| CN101599767B (zh) * | 2009-06-19 | 2012-03-21 | 中国科学院微电子研究所 | 一种四阶单环局部负反馈Sigma-Delta调制器 |
| CN102955871A (zh) * | 2011-08-31 | 2013-03-06 | 北京中电华大电子设计有限责任公司 | 一种实现滤波器数模混合验证的系统 |
| CN103780259A (zh) * | 2012-10-23 | 2014-05-07 | 飞思卡尔半导体公司 | 用于验证数模转换器设计的方法 |
| CN103474015B (zh) * | 2013-08-20 | 2016-08-17 | 北京大学深圳研究生院 | 输出放大器、数模转换器、数据驱动电路和显示装置 |
| CN104679925A (zh) * | 2013-11-29 | 2015-06-03 | 哈尔滨功成科技创业投资有限公司 | 一种基于fpga的扩频信号发生器 |
| US10715165B2 (en) * | 2018-11-14 | 2020-07-14 | Intel Corporation | High-speed analog-to-digital converter |
| WO2020223955A1 (en) * | 2019-05-09 | 2020-11-12 | Yangtze Memory Technologies Co., Ltd. | Simulation method for use in functional equivalence check |
| CN112232007B (zh) * | 2020-10-14 | 2022-12-09 | 西安交通大学 | 一种电子学系统总剂量效应的系统级仿真方法 |
-
2021
- 2021-04-09 CN CN202110380013.6A patent/CN112800709B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101933234A (zh) * | 2008-02-06 | 2010-12-29 | 高通股份有限公司 | 自适应高阶数/模转换 |
| CN101543412A (zh) * | 2008-03-26 | 2009-09-30 | 深圳迈瑞生物医疗电子股份有限公司 | 基于二维超声成像装置的图形坐标分量计算方法及装置 |
| CN104485958A (zh) * | 2014-11-07 | 2015-04-01 | 绵阳市维博电子有限责任公司 | 一种模数转换器输出信号处理系统及方法 |
| CN106096177A (zh) * | 2016-06-23 | 2016-11-09 | 中国电子科技集团公司第五十八研究所 | 一种基于传统eda工具的多芯片联合仿真方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112800709A (zh) | 2021-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ruiz-Amaya et al. | High-level synthesis of switched-capacitor, switched-current and continuous-time/spl Sigma//spl Delta/modulators using SIMULINK-based time-domain behavioral models | |
| Chen et al. | The analysis and improvement of a current-steering DACs dynamic SFDR-I: The cell-dependent delay differences | |
| JPH05143674A (ja) | 回路図形データベースからの自動論理モデル作成方法 | |
| Grimm et al. | An introduction to modeling embedded analog/mixed-signal systems using SystemC AMS extensions | |
| US6879949B2 (en) | Current coupling for mixed circuit simulation | |
| US6567971B1 (en) | Circuit synthesis method using technology parameters extracting circuit | |
| CN112800709B (zh) | 数模转换器建模方法及系统、数模转换器 | |
| Wei et al. | Systematic Methodology for Designing Reconfigurable $\Delta\Sigma $ Modulator Topologies for Multimode Communication Systems | |
| Sun et al. | Contract-based system-level composition of analog circuits | |
| CN115936169A (zh) | 一种考虑影响因素和基于组合模型的短期电力负荷预测方法 | |
| Zhang et al. | Fast time-domain symbolic simulation for synthesis of sigma-delta analog-digital converters | |
| US20090177814A1 (en) | Programmable Modular Circuit For Testing and Controlling A System-On-A-Chip Integrated Circuit, and Applications Thereof | |
| Polzer et al. | Digital late-transition metastability simulation model | |
| Martens et al. | Analyzing continuous-time/spl Delta//spl Sigma/Modulators with generic behavioral models | |
| Lauwers et al. | ACTIF: A high-level power estimation tool for analog continuous-time filters | |
| US20050038639A1 (en) | Multiple variable monte carlo simulation | |
| Stievano et al. | Behavioural macromodels of digital IC receivers for analogue-mixed signal simulations | |
| Gielen | System-level design tools for RF communication ICs | |
| CN109871558A (zh) | 基于人工智能进行电路设计的方法及装置 | |
| Schroll et al. | HEAVEN: A Framework for the Refinement of Heterogeneous Systems. | |
| Castro-Lopez et al. | Behavioural Modelling and Simulation of Σ∆ Modulators Using Hardware Description Languages | |
| Brik et al. | Fast hierarchical system synthesis based on predictive models | |
| Webb et al. | Analog design retargeting by design knowledge reuse and circuit synthesis | |
| Gielen | Top-down design of mixed-mode systems: challenges and solutions | |
| Grimm et al. | Top-down design of mixed-signal systems with kandis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |